半導(dǎo)體激光器LD脈沖驅(qū)動電路的設(shè)計與實驗

1、半導(dǎo)體激光器LD脈沖驅(qū)動電路的設(shè)計與實驗進(jìn)行脈沖驅(qū)動電路的設(shè)計主要是由于，半導(dǎo)體激光器在脈沖驅(qū)動電路驅(qū)動時，其結(jié)溫會在半導(dǎo)體激光器不工作的時刻進(jìn)行散熱，因此半導(dǎo)體激光器在脈沖電源驅(qū)動下，對半導(dǎo)體激光器的散熱要求不高。在設(shè)計半導(dǎo)體激光器的脈沖驅(qū)動電源時，也是先仿真后設(shè)計的思想，在電路選型上也是力求簡單。1脈沖電源的仿真在進(jìn)行脈沖電源仿真時，同樣選用的NI公司的這款MultisimlO這款電路仿真軟件。選用的器件是IRF53O，信號源是5V,占款比為50%，頻率為50Hz的方波信號源；用電阻R代替半導(dǎo)體激光器、且將R的阻值設(shè)置為1Q，用llMultisim10的自帶示波器對電阻R兩端的電信號進(jìn)行測

2、量。1脈沖電源仿真在仿真電路設(shè)計的過程中，選用了功率管IRF530作為主開關(guān)，對電阻R上1的電壓進(jìn)行采樣，信號源選取的是輸出5V方波的、頻率是50Hz、占款比是50%的信號源。在進(jìn)行仿真前、將示波器的A通道接在電阻R的兩端，對整個電路1的電流信號進(jìn)行監(jiān)測。將示波器的B通道接在信號源的兩端，對信號源的輸出電信號進(jìn)行采樣，這樣通過A、B兩通道的電信號進(jìn)行對比，看脈沖驅(qū)動電路能否滿設(shè)計要求。根據(jù)仿真示波器監(jiān)測到的數(shù)據(jù)顯示，電阻R兩端的電信號完全是跟信號源1的電信號同步變化的，而且波形完全一致。仿真結(jié)果顯示電阻R的峰值電壓是1為1.145V，說明電路的峰值電流也是1.145A。在仿真過程中，通過不斷的

3、調(diào)整信號源的特性，發(fā)現(xiàn)電阻R兩端的電壓值1的大小只與信號源的電壓值大小有關(guān)系，而與信號源的頻率和占空比關(guān)系不大，這說明此脈沖仿真電路輸出電流值的大小只與信號源輸出的電壓值大小有關(guān)。出現(xiàn)這樣的結(jié)果主要是選取的信號源的頻率過低，功率管IRF530完全可以做到對電路的開斷控制。以上仿真結(jié)果顯示，當(dāng)信號源的峰值電壓是5V的時候，所對應(yīng)的流過IRF530的峰值電流是1.145A。根據(jù)IRF530的輸出特性，通過調(diào)節(jié)信號源的加載在IRF530V的電壓就可以改變功率管IRF530的輸出電流值，從而改變整個脈GS沖電源輸出電流的值。2脈沖電源的設(shè)計從上面的電路仿真可以看出，脈沖電源的設(shè)計主要是脈沖信號源的設(shè)計

4、、電路的主體部分還是用IRF530來實現(xiàn)的，通過控制信號源的加載在V的電壓來控GS制流通IRF530的電流。要調(diào)整輸出電流信號的頻率得通過信號源進(jìn)行控制。I丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨詢丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨丨PINTPllTPllP13P14Pl5Pl5Pl-KT1INTOT1TOEATXIXIEESETED圖3-25基于單片機(jī)脈沖電源在信號源的選取上，首先選取了基于單片機(jī)STC89C52的脈沖電源的信號源設(shè)計，在設(shè)計時設(shè)定P0.0端口為頻率發(fā)出端口、P0.1端口為判別端口，整個程序設(shè)計采用中斷處理函數(shù)加延時函數(shù)組成。在電路結(jié)構(gòu)設(shè)計很簡單、

5、設(shè)置了中斷、利用中斷控制頻率發(fā)生器是否繼續(xù)工作。用單片機(jī)作脈沖信號源的好處在于、成本低廉，開發(fā)周期短。不足在于，書寫單片機(jī)代碼的時候，發(fā)現(xiàn)單片機(jī)作為信號源，其輸出的信號的頻率和占寬比之間的矛盾較為明顯，很難得到頻率高的信號源。為得到較為理想的信號源輸出，隨后選取了Altera公司性價比較高的MAXII系列的CPLD產(chǎn)品EPM240T100C5N。該芯片有240個邏輯單元，等效宏單元是192個，資源比較豐富，內(nèi)有8KbitFlash的存儲空間；使用的晶振是50MHz有源晶振，具有低電平復(fù)位，各個相鄰引腳間的時延在ns級。而且EPM240T100C5N這款芯片的價格也在20元以內(nèi)，無論從性能還是價

6、位上講都是不錯的選擇。在基于EPM240的脈沖電源設(shè)計中，主要是分頻代碼的書寫。主時鐘的頻率是50MHz,個周期是20ns。采用不同位數(shù)的計數(shù)器進(jìn)行循環(huán)計數(shù)，就可以得到不同的頻率脈沖信號。在EPM240的代碼設(shè)計中，采用了verilog語言進(jìn)行代碼設(shè)計。在設(shè)計中只使用了EPM240的一個引腳作為信號源的輸出。在進(jìn)行代碼設(shè)計時，首先進(jìn)了如下定義，將elk定為時鐘信號、頻率是50MHz；rst_n是EPM240的復(fù)位信號、低電平有效；clk_div分頻信號輸出端口。代碼設(shè)計的思想是通過改變計數(shù)器的位數(shù)得到不同的頻率的輸出。clk_div_r芯片RTL視圖在代碼調(diào)試通過后，首先使用quartusii軟件進(jìn)行RTL視圖仿真，從RTL視圖可以看出，當(dāng)計數(shù)器cnt計滿兩次，clk_div就會有一個周期的時鐘變化，通過clk_div輸出分頻后的信號，從而實現(xiàn)脈沖信號的輸出。芯片時序仿真如圖是芯片EPM240的時序仿真、可以看出