原理圖與宏功能模塊設(shè)計(jì)課件

1、第4章 原理圖與宏功能模塊設(shè)計(jì) EDA技術(shù)與VHDL設(shè)計(jì)第4章 原理圖與宏功能模塊設(shè)計(jì)4.1Quartus II原理圖設(shè)計(jì) Quartus II的優(yōu)化設(shè)置 Quartus II的時(shí)序分析 宏功能模塊設(shè)計(jì)4.24.34.4基于Quartus II進(jìn)行EDA設(shè)計(jì)開發(fā)的流程 4.1 Quartus II原理圖設(shè)計(jì)1. 為本項(xiàng)工程設(shè)計(jì)建立文件夾 2. 輸入設(shè)計(jì)項(xiàng)目和存盤 元件輸入對(duì)話框 3. 將設(shè)計(jì)項(xiàng)目設(shè)置成可調(diào)用的元件 將所需元件全部調(diào)入原理圖編輯窗并連接好 4. 設(shè)計(jì)全加器頂層文件 連接好的全加器原理圖f_adder.bdf 5. 將設(shè)計(jì)項(xiàng)目設(shè)置成工程和時(shí)序仿真 f_adder.bdf工程設(shè)置窗

2、5. 將設(shè)計(jì)項(xiàng)目設(shè)置成工程和時(shí)序仿真 加入本工程所有文件 5. 將設(shè)計(jì)項(xiàng)目設(shè)置成工程和時(shí)序仿真 全加器工程f_adder的仿真波形 4.2 Quartus II的優(yōu)化設(shè)置 1. Setting設(shè)置 在Quartus II軟件菜單欄中選擇“Assignments”中的“Setting”就可打開一個(gè)設(shè)置控制對(duì)話框?？梢允褂肧etting對(duì)話框?qū)こ?、文件、參?shù)等進(jìn)行修改，還可設(shè)置編譯器、仿真器、時(shí)序分析、功耗分析等等。 Settings對(duì)話框2. 分析與綜合設(shè)置 Analysis & Synthesis Settings項(xiàng)中包含有四個(gè)項(xiàng)目：VHDL InputVerilog HDL InputDe

3、fault ParametersSynthesis Netlist Optimization作為Quartus II的編譯模塊之一，Analysis & Synthesis包括Quaruts II Integrated Synthesis集成綜合器，完全支持VHDL和Verilog HDL語言，并提供控制綜合過程的選項(xiàng)。支持Verilog-1995標(biāo)準(zhǔn)（IEEE標(biāo)準(zhǔn)1364-1995）和大多數(shù)Verilog-2001標(biāo)準(zhǔn)（IEEE1364-2001），還支持VHDL1987標(biāo)準(zhǔn)（IEEE標(biāo)準(zhǔn)1076-1987）和VHDL1993標(biāo)準(zhǔn)（IEEE標(biāo)準(zhǔn)1076-1993）。3. 優(yōu)化布局布線 Set

4、ting對(duì)話框的Fitter Settings頁指定控制時(shí)序驅(qū)動(dòng)編譯和編譯速度的選擇，如下圖所示。 Fitter Settings選項(xiàng)頁 more Fitter Settings選項(xiàng)頁 在Compilation Report中查看適配結(jié)果 在Timing Closure Floorplan中查看適配結(jié)果 在Chip Editor中查看適配結(jié)果4.3 Quartus II的時(shí)序分析 全程編譯前時(shí)序條件設(shè)置界面 “More Settings”中的設(shè)置 時(shí)序分析結(jié)果 4.4.1 Megafunctions庫4.4.2 Maxplus2庫4.4.3 Primitives庫 4.4 宏功能模塊設(shè)計(jì)4.4

5、.1 Megafunctions庫 Megafunction庫是Altera提供的參數(shù)化模塊庫。從功能上看，可以把Megafunction庫中的元器件分為：算術(shù)運(yùn)算模塊（arithmetic）邏輯門模塊（gates）儲(chǔ)存模塊（storage）IO模塊（I/O）算數(shù)運(yùn)算模塊庫 下面以參數(shù)化乘法器lpm_mult為例來說明如何在設(shè)計(jì)中使用宏功能模塊。lpm_mult的基本參數(shù)已在下表中給出。 lpm_mult（1）調(diào)用lpm_mult（2）lpm_mult參數(shù)設(shè)置輸入輸出位寬設(shè)置乘法器類型設(shè)置（3）編譯仿真8位有符號(hào)乘法器電路功能仿真波形8.1.2 邏輯門庫 I/O模塊庫 I/O模塊庫 鎖相環(huán)模塊

6、設(shè)計(jì)舉例 參數(shù)化鎖相環(huán)宏模塊altpll以輸入時(shí)鐘信號(hào)作為參考信號(hào)實(shí)現(xiàn)鎖相，從而輸出若干個(gè)同步倍頻或者分頻的片內(nèi)時(shí)鐘信號(hào)。與直接來自片外的時(shí)鐘相比，片內(nèi)時(shí)鐘可以減少時(shí)鐘延遲，減小片外干擾，還可改善時(shí)鐘的建立時(shí)間和保持時(shí)間，是系統(tǒng)穩(wěn)定工作的保證。不同系列的芯片對(duì)鎖相環(huán)的支持程度不同，但是基本的參數(shù)設(shè)置大致相同，下面便舉例說明altpll的應(yīng)用。（1）輸入altpll宏功能模塊選擇芯片和設(shè)置參考時(shí)鐘 鎖相環(huán)控制信號(hào)設(shè)置 輸入時(shí)鐘設(shè)置 （2）編譯和仿真鎖相環(huán)電路功能仿真波形 存儲(chǔ)模塊庫 存儲(chǔ)器模塊設(shè)計(jì)舉例 ROM（Read Only Memory，只讀存儲(chǔ)器）是存儲(chǔ)器的一種，利用FPGA可以實(shí)現(xiàn)RO

7、M的功能，但其不是真正意義上的ROM，因?yàn)镕PGA器件在掉電后，其內(nèi)部的所有信息都會(huì)丟失，再次工作時(shí)需要重新配置。 Quartus II提供的參數(shù)化ROM是lpm_rom，下面用一個(gè)乘法器的例子來說明它的使用方法，這個(gè)例子使用lpm_rom構(gòu)成一個(gè)4位4位的無符號(hào)數(shù)乘法器，利用查表方法完成乘法功能。數(shù)據(jù)線、地址線寬度設(shè)置 控制端口設(shè)置 添加.mif文件 如下圖所示就是基于ROM實(shí)現(xiàn)的4位4位的無符號(hào)數(shù)乘法器電路圖，其參數(shù)設(shè)置為：LPM_WIDTH=8LPM_WIDTHAD=8LPM_FILE=mult_rom.mif仿真結(jié)果4.4.2 Maxplus2庫 Maxplus2庫主要由74系列數(shù)字集

8、成電路組成，包括時(shí)序電路宏模塊和運(yùn)算電路宏模塊兩大類，其中時(shí)序電路宏模塊包括觸發(fā)器、鎖存器、計(jì)數(shù)器、分頻器、多路復(fù)用器和移位寄存器，運(yùn)算電路宏模塊包括邏輯預(yù)算模塊、加法器、減法器、乘法器、絕對(duì)值運(yùn)算器、數(shù)值比較器、編譯碼器和奇偶校驗(yàn)器。 對(duì)于這些小規(guī)模的集成電路，在數(shù)字電路課程中有詳細(xì)的介紹，其調(diào)入方法與Megafunction庫中的宏模塊相同，只是端口和參數(shù)無法設(shè)置。 計(jì)數(shù)器74161設(shè)計(jì)舉例 模10計(jì)數(shù)器仿真結(jié)果4.4.3 Primitives庫 緩沖器庫 引腳庫 存儲(chǔ)單元庫 邏輯門庫 其他模塊 4-1 基于Quartus II軟件，用D觸發(fā)器設(shè)計(jì)一個(gè)2分頻電路，并做波形仿真，在此基礎(chǔ)上，

9、設(shè)計(jì)一個(gè)4分頻和8分頻電路，做波形仿真。 。4-2 基于Quartus II軟件，用7490設(shè)計(jì)一個(gè)能計(jì)時(shí)（12小時(shí)）、計(jì)分（60分）和計(jì)秒（60秒）的簡單數(shù)字鐘電路。設(shè)計(jì)過程如下：（1）先用Quartus II的原理圖輸入方式，用7490連接成包含進(jìn)位輸出的模60的計(jì)數(shù)器，并進(jìn)行仿真，如果功能正確，則將其生成一個(gè)部件；（2）將7490連接成模12的計(jì)數(shù)器，進(jìn)行仿真，如果功能正確，也將其生成一個(gè)部件；（3）將以上兩個(gè)部件連接成為簡單的數(shù)字鐘電路，能計(jì)時(shí)、計(jì)分和計(jì)秒，計(jì)滿12小時(shí)后系統(tǒng)清0重新開始計(jì)時(shí)。（4）在實(shí)現(xiàn)上述功能的基礎(chǔ)上可以進(jìn)一步增加其它功能，比如校時(shí)功能，能隨意調(diào)整小時(shí)、分鐘信號(hào)，增

10、加整點(diǎn)報(bào)時(shí)功能等。 習(xí) 題 4-3 基于Quartus II軟件，用74161設(shè)計(jì)一個(gè)模99的計(jì)數(shù)器，個(gè)位和十位都采用8421BCD碼的編碼方式設(shè)計(jì)，分別用置0和置1兩種方法實(shí)現(xiàn)，完成原理圖設(shè)計(jì)輸入、編譯、仿真和下載整個(gè)過程。 4-4 基于Quartus II軟件，用7490設(shè)計(jì)一個(gè)模71計(jì)數(shù)器，個(gè)位和十位都采用8421BCD碼的編碼方式設(shè)計(jì)，完成原理圖設(shè)計(jì)輸入、編譯、仿真和下載整個(gè)過程。 4-5 基于Quartus II，用74283（4位二進(jìn)制全加器）設(shè)計(jì)實(shí)現(xiàn)一個(gè)8位全加器，并進(jìn)行綜合和仿真，查看綜合結(jié)果和仿真結(jié)果。 習(xí) 題 4-6 基于Quartus II，用74194（4位雙向移位寄存器）設(shè)計(jì)一個(gè)“00011101”序列產(chǎn)生器電路，進(jìn)行編譯和仿真，查看仿真結(jié)果。 4-7 基于Quartus II軟件，用D觸發(fā)器和適當(dāng)?shù)拈T電路實(shí)現(xiàn)一個(gè)輸出長度為15的m序列產(chǎn)生器，進(jìn)行編譯和仿真，查看仿真結(jié)果。 習(xí) 題 4-8 采用Quartus II軟件的宏功能模塊lpm_counter設(shè)計(jì)一個(gè)模60加法計(jì)數(shù)器，進(jìn)行編譯仿真，查看仿真結(jié)果。4-9 采用Quartus II軟件的宏功能模塊lpm_rom，用查表的方式設(shè)計(jì)一個(gè)實(shí)現(xiàn)兩個(gè)8位無符號(hào)數(shù)加法的電路