配套課件-微型計算機原理

1、2022年7月25日1計算機硬件技術(shù)基礎(chǔ)2022年7月25日第2頁硬件技術(shù)是學(xué)習(xí)和掌握微機硬件知識和匯編語言程序設(shè)計的入門課程： 微型計算機的基本工作原理 匯編語言程序設(shè)計 微型計算機接口技術(shù)目的：建立微型計算機系統(tǒng)的整體概念，形成微機系統(tǒng)軟硬件開發(fā)的初步能力。課程目標(biāo)2022年7月25日第3頁第1章 微型計算機基礎(chǔ)知識第2章 微處理器結(jié)構(gòu)和總線操作時序第3章 8086指令系統(tǒng)第4章 匯編語言程序設(shè)計第5章 半導(dǎo)體存儲器第6章 輸入/輸出接口技術(shù)第7章 中斷第8章 常用輸入輸出接口課程內(nèi)容2022年7月25日第4頁復(fù)習(xí)并掌握先修課的有關(guān)內(nèi)容課前：預(yù)習(xí)內(nèi)容，記下問題與難點課堂：聽講與理解、適當(dāng)筆

2、記課后：認(rèn)真讀書、完成作業(yè)實驗：充分準(zhǔn)備、勇于實踐總成績考試成績實驗成績平時成績學(xué)習(xí)方法2022年7月25日第5頁參考書目微型計算機技術(shù)及其應(yīng)用（第二版） 戴梅萼主編 清華大學(xué)出版社1微機原理及其應(yīng)用 丁新民主編 高等教育出版社23全國計算機等級考試三級教程 PC技術(shù) 高等教育出版社Intel 微處理器（第七版） Barry B.Brey 機械工業(yè)出版社42022年7月25日第6頁第一章 微型計算機基礎(chǔ)知識微機的發(fā)展概況微機結(jié)構(gòu)及工作原理計算機中的數(shù)制與編碼教學(xué)內(nèi)容 2022年7月25日第7頁第一章 微型計算機基礎(chǔ)知識教學(xué)目標(biāo) 1、計算機系統(tǒng)的組成和特點。2、馮諾依曼型計算機的體系結(jié)構(gòu)、模塊功

3、能和工作原理。3、微處理器、微型計算機和微型計算機系統(tǒng)的概念。4、數(shù)制及其轉(zhuǎn)換，有符號數(shù)的表示及運算。2022年7月25日第8頁 計算機：第一代 電子管 第二代 晶體管 第三代 集成電路 第四代 大規(guī)模、超大規(guī)模集成電路1.1 微型計算機的發(fā)展和應(yīng)用2022年7月25日第9頁1.1.1計算機發(fā)展概況電子管 世界上第1臺電子計算機名稱：ENIAC (Electronic Numerical Integrator and Computer)即電子數(shù)值積分計算機目的：用于第2次世界大戰(zhàn)后期的彈道計算誕生時間：1946年2月14日誕生地：美國賓夕法尼亞大學(xué)ENIAC計算機使用18800只電子管占地面積

4、150m2重量30噸耗電量150千瓦2022年7月25日第10頁 1954美國貝爾實驗室研制成功第一臺使用晶體管線路計算機TRADIC。圖為1959年生產(chǎn)IBM7090型全晶體管電子計算機（第二代）。1.1.1計算機發(fā)展概況晶體管2022年7月25日第11頁 1964年美國第一個采用集成電路，通用計算機系統(tǒng)IBM360系統(tǒng)研制成功（第三代）。1.1.1計算機發(fā)展概況2022年7月25日第12頁 1970年以來出現(xiàn)大規(guī)模集成電路（第四代）。1983年中國研制成功巨型“銀河”電子計算機，運算速度每秒為1億次。1.1.1計算機發(fā)展概況2022年7月25日第13頁 作為第四代計算機的重要分支，微型計算

5、機誕生于70年代初，以大規(guī)模、超大規(guī)模集成電路為主要部件，以集成了計算機主要部件控制器和運算器的微處理器為核心所構(gòu)造出的計算機系統(tǒng)。其核心器件CPU集成在一片芯片上，稱之為微處理器MPU (Microprocessor)。1.1.2 微型計算機141、CPU的芯路歷程 多核時代來臨 奔騰年代 80X86時代 悄悄誕生，震撼世界14中央處理器是指計算機內(nèi)部對數(shù)據(jù)進行處理并對處理過程進行控制的部件。 151971年11月，世界上第一款CPU Intel4004問世！工作時鐘頻率是108KHz，包含2300個晶體管，用10m工藝加工。每次傳輸?shù)臄?shù)據(jù)是4位，可尋址的存儲器只有640字節(jié)。1）、悄悄誕生

6、 震撼世界特德霍夫（Ted Hoff）15161972年4月，Intel發(fā)布了8008處理器,工作時鐘頻率為200KHz。8位的數(shù)據(jù)總線，可對16KB的存儲器進行尋址，性能是4004的2倍。1974年4月，8080發(fā)布。時鐘頻率為2MHz，包含有6000個晶體管，采用6m工藝制造，8080有8位數(shù)據(jù)總線，可尋址64KB存儲器，具有10倍于8008的性能。 800880808位微處理器16Altair 8800171983年1月3日出版的時代周刊破天荒地將PC列為“年度風(fēng)云人物”，時代周刊寫道：“有時候，在一年中最有影響力的不是一個人而是一個過程，而且整個社會都普遍認(rèn)定，這一過程將改變所有其它的

7、進程?！?2、80X86時代18182）、80X86時代191978年英特爾公司生產(chǎn)的8086是第一個16位的微處理器。8MHZ,運算速度0.75MIPs,集成晶體管29,000個,3微米制造工藝,最大尋址內(nèi)存1MB，指令擴充到2萬多條。1981年，美國IBM公司將8088芯片用于其研制的PC機中，從而開創(chuàng)了全新的微機時代。2）、80X86時代1982年，Intel80286的最大主頻為20MHz，內(nèi)、外部數(shù)據(jù)傳輸均為16位，使用24位內(nèi)存儲器的尋址，內(nèi)存尋址能力為16MB。工作方式有實模式和保護模式，是英特爾的首個具有完全兼容性的處理器。 16位微處理器IBM PC ATIBM 515019

8、2020 Intel 8088 CPU 128Kb RAM 3.5 360kb 或者 720kb 軟驅(qū) 5MB硬盤 211985年，32位核心的80386。首個80386內(nèi)含27.5萬個晶體管，時鐘頻率為12.5MHz。內(nèi)部和外部數(shù)據(jù)總線都是32位，地址總線也是32位，可尋址高達4GB內(nèi)存。它除具有實模式和保護模式外，還增加了虛擬模式。三個技術(shù)要點：使用“類286”結(jié)構(gòu)，開發(fā)80387微處理器增強浮點運算能力，開發(fā)高速緩存解決內(nèi)存速度瓶頸。386處理器是第一款具有“多任務(wù)”功能的處理器。所謂“多任務(wù)”就是說它可以同時處理多個程序的指令，這對微軟的操作系統(tǒng)發(fā)展有著重要的影響。32位微處理器Des

9、kpro 38621221989年，英特爾推出80486芯片。將80386和數(shù)學(xué)協(xié)處理器80387以及一個8KB的高速緩存集成在一個芯片內(nèi)。內(nèi)含120萬個晶體管，使用1微米的制造工藝。80486的時鐘頻率從25MHz逐步提高到33MHz、40MHz、50MHz。在80X86系列中首次采用了RISC（精簡指令集）技術(shù)，可以在一個時鐘周期內(nèi)執(zhí)行一條指令。它還采用了突發(fā)總線方式，大大提高了與內(nèi)存的數(shù)據(jù)交換速度。用戶進入“選中并點擊”（point-and-click)的計算時代。2223 1993年，Intel Pentium 的內(nèi)部含有的晶體管數(shù)量高達310萬個，時鐘頻率由最初推出的60MHZ和66

10、MHZ，后提高到200MHZ。所有的奔騰CPU里面都已經(jīng)內(nèi)置了16K的一級緩存，這樣使它的處理性能更加強大。具有超標(biāo)量體系結(jié)構(gòu)；分支預(yù)測技術(shù)。3）、奔騰年代23靜態(tài)轉(zhuǎn)移預(yù)測策略，不取決于條件轉(zhuǎn)移指令的過去執(zhí)行歷史，如預(yù)測絕不發(fā)生、預(yù)測總是發(fā)生、依操作碼預(yù)測。241996年，奔騰Pro。PentimuPro的內(nèi)部含有高達550萬個的晶體管，內(nèi)部時鐘頻率為133MHZ，處理速度幾乎是100MHZ奔騰的2倍，具有了256KB二級緩存。 PentimuPro具有一項稱為“動態(tài)執(zhí)行”的創(chuàng)新技術(shù)。1996年底，奔騰MMX（多能奔騰）。采用MMX技術(shù)去增強性能，還將CPU芯片內(nèi)的L1緩存由原來的16KB增加

11、到32KB（16K指令+16K數(shù)據(jù)）。MMX技術(shù)“多媒體擴展指令集”24動態(tài)轉(zhuǎn)移預(yù)測策略，試圖通過記錄條件轉(zhuǎn)移指令在程序中的歷史來改善預(yù)測的準(zhǔn)確度。轉(zhuǎn)移歷史表25 1997年5月，奔騰出現(xiàn)。0.28微米工藝，內(nèi)部集成了750萬個晶體管，并整合了MMX指令集技術(shù)，可以更快更流暢的播放影音Video，Audio以及圖像等多媒體數(shù)據(jù)。 配備了可重命名的段寄存器，可以猜測的執(zhí)行寫操作寄存器重命名（Register Renaming） 多媒體及互聯(lián)網(wǎng)方面的應(yīng)用25多個指令為使用同一寄存器位置而競爭，產(chǎn)生了妨礙性能的流水限制。（寄存器存儲沖突）26 1999年，Celeron（賽揚）處理器。簡單的說，Ce

12、leron與Pentium II并沒有本質(zhì)上的不同，因為它們的內(nèi)核是一樣的，最大的區(qū)別在于高速緩存上。既有合理的效能，又有相對低廉的售價，這樣的策略一直延續(xù)到今天。 1998年英特爾發(fā)布了Pentium II Xeon（至強）處理器，面向中高端企業(yè)級服務(wù)器、工作站市場。26271999年春季，英特爾推出了奔騰處理器，使用0.25微米技術(shù)，它帶來的最重要的技術(shù)創(chuàng)新之一是互聯(lián)網(wǎng)SSE指令集（Streaming SIMD Extensions，數(shù)據(jù)流、單指令多數(shù)據(jù)、擴展指令集）P III （舊）新封裝 P III27282000-2002年：Pentium 4處理器 最初的Pentium 4處理器集

13、成了4200萬個晶體管，到了改進版的Pentium 4（Northwood）更是集成了5千5百萬個晶體管；并且開始采用0.18微米進行制造。 Pentium 4提供SSE2指令集。2829高主頻=高速度=高性能？4）、多核時代來臨頻率、性能功耗、熱量29302005，Intel Pentium D 處理器正式揭開了x86處理器多核心時代。Pentium D 處理器是用于臺式機的雙內(nèi)核處理器，架構(gòu)了90納米技術(shù)。它在一個物理處理器內(nèi)包含兩個完整的執(zhí)行內(nèi)核，這2個內(nèi)核以相同的頻率運行。2個內(nèi)核共享相同的封裝和芯片組/內(nèi)存接口。304）、多核時代來臨312006年， Intel Core 及Core

14、2 Duo處理器 首款 Core 2 Duo處理器擁有1.67億個晶體管，基于的是65nm工藝，擁有4M L2緩存，前端總線頻率為1,066MHz。 E6700 2.6GHz型號比先前推出之最強的Intel Pentium D 960 (3.6GHz)處理器，在性能方面提升了40%，省電效率也增加40%2008年， Core i7處理器推出，通過QuickPath互連技術(shù)可以讓CPU能夠更快速的與系統(tǒng)其它部分進行互連。314）、多核時代來臨322010年1月8日，英特爾公司發(fā)布了第二代酷睿i7、i5、i3處理器。這是英特爾的首批32納米處理器。部分處理器直接集成顯卡。324）、多核時代來臨20

15、22年7月25日第33頁Apple微型計算機Apple-IApple-II2022年7月25日第34頁IBM PC 系列微型計算機8088CPUIBM PC機表1 80 x86系列微處理器概況 表1續(xù) 80 x86系列微處理器概況 型 號發(fā)布年份字長/位集成度/(萬/片)主頻/MHz內(nèi)數(shù)據(jù)總線寬度/位外數(shù)據(jù)總線寬度/位地址總線寬度/位尋址空間高速緩沖存儲器(Cache)Pentium(586)199332310330601663264324 GB8 KB數(shù)據(jù)8 KB指令Pentium 19973275023333332643664 GB32 KB和512 KB二級高速緩存Pentium1999

16、3295045032643664 GB32 KB一級緩存和512 KB二級緩存Pentium 42000324200150032643664 GB32 KB一級緩存和512 KB二級緩存Pentium 4 6XX2005643000380064643664 GB32 KB一級緩存和1/2 MB二級緩存Pentium D(雙核)2005642660360064643664 GB32 KB一級緩存和2/4 MB二級緩存Core 2 Duo2006642.9億64643664GB2022年7月25日第37頁Intel 微處理器芯片80386PentiumPentium 4英特爾酷睿2雙核處理器2、

17、特點與分類 1）、特點體積小、重量輕、功耗低速度快、功能強成本低、價格便宜品種多、適應(yīng)性強2）、分類按字長分：4位、8位、16位、32位、64位。按形態(tài)分：單片機、單板機、PC機、筆記本電腦2022年7月25日第39頁1.2 微機結(jié)構(gòu)及工作原理1.2.1 微機的基本結(jié)構(gòu) 1945年馮諾依曼起草了“關(guān)于EDVAC的報告草案”，EDVAC (Electronic Discrete variable Automatic Computer)即離散變量自動電子計算機。具體地介紹了制造電子計算機和程序設(shè)計的新思想。EDVAC方案明確計算機由運算器、邏輯控制裝置、存儲器、輸入和輸出設(shè)備五個部分組成，并描述了

18、這五部分的職能和相互關(guān)系。EDVAC報告中體現(xiàn)了兩大設(shè)計思想：一是采用二進制，他根據(jù)電子元件雙穩(wěn)工作的特點，建議在電子計算機中采用二進制。二是采用“存儲程序”方法，即程序與數(shù)據(jù)一起放在存儲器中，由機器依次一條條執(zhí)行。依次思想設(shè)計制造的計算機稱為“諾依曼機”2022年7月25日第40頁運算器輸出設(shè)備控制器輸入設(shè)備存儲器指令流控制命令數(shù)據(jù)流馮諾依曼結(jié)構(gòu) 提出了采用二進制計算、存儲程序和數(shù)據(jù)，在程序控制下自動執(zhí)行的思想指令驅(qū)動2022年7月25日第41頁1.2 微機結(jié)構(gòu)及工作原理馮諾依曼結(jié)構(gòu)計算機工作原理核心是： （1）計算機的任務(wù)由事先編好的程序完成。（2）計算機的程序被事先輸入的存儲器中，程序運

19、算的結(jié)果也存放在存儲器中。（3）計算機能連續(xù)自動的完成程序運行.（4）程序運行所需的信息和結(jié)果可以通過輸入、輸出設(shè)備完成。（5）計算機由運算器、控制器、存儲器、輸入設(shè)備和輸出設(shè)備組成。 “存儲程序”和“程序控制” 2022年7月25日第42頁1.2.2 微機的總線結(jié)構(gòu)和工作原理 由于半導(dǎo)體集成電路的發(fā)展，將運算器、控制器集成在一塊集成電路中便是現(xiàn)在的微處理器，又稱為中央處理單元CPU。 微型計算機的基本結(jié)構(gòu)是CPU、存儲器、輸入/輸出接口采用總線結(jié)構(gòu)聯(lián)系起來。而輸入、輸出設(shè)備通過接口與計算機相連接。1.2 微機結(jié)構(gòu)及工作原理2022年7月25日第43頁AB: Address Bus，DB: D

20、ata Bus，CB: Control Bus存儲器I/O接口輸入設(shè)備I/O接口地址總線 AB輸出設(shè)備CPU數(shù)據(jù)總線 DB控制總線 CBI/O接口1.2.2 微機的總線結(jié)構(gòu)和工作原理 1.2 微機結(jié)構(gòu)及工作原理2022年7月25日第44頁地址總線AB輸出將要訪問的內(nèi)存單元或I/O端口的地址地址線的多少決定了系統(tǒng)直接尋址存儲器的范圍數(shù)據(jù)總線DBCPU讀操作時，外部數(shù)據(jù)通過數(shù)據(jù)總線送往CPU CPU寫操作時，CPU數(shù)據(jù)通過數(shù)據(jù)總線送往外部數(shù)據(jù)線的多少決定了一次能夠傳送數(shù)據(jù)的位數(shù)控制總線CB協(xié)調(diào)系統(tǒng)中各部件的操作，有輸出控制、輸入狀態(tài)、握手聯(lián)絡(luò)等信號控制總線決定了系統(tǒng)總線的特點，例如功能、適應(yīng)性等總

21、線信號1.2 微機結(jié)構(gòu)及工作原理2022年7月25日第45頁1.2.2 微機的總線結(jié)構(gòu)和工作原理 1.2 微機結(jié)構(gòu)及工作原理按照總線在微機結(jié)構(gòu)中所處的位置不同，可分為：（1）片內(nèi)總線：芯片內(nèi)部總線，連接CPU內(nèi)部寄存器，控制器，運算器的總線。（2）片級總線：又稱內(nèi)部總線，是計算機內(nèi)CPU與各外圍芯片之間連接的總線。如I2C（Inter-IC）總線、SPI（Serial Peripheral Interface ）總線、SCI（Serial Communication Interface）總線。（3）系統(tǒng)總線：又稱板級總線，微機中主板與各插件板之間的連接線。如ISA（Industrial Sta

22、ndard Architecture ）總線、EISA（Extended ISA）總線、MCA（Micro Channel Architecture）總線、PCI（Peripheral Component Interconnecter）總線、AGP（Accelerated Graphics Port）總線等。（4）外部總線：又稱通信總線，使系統(tǒng)之間或微機與其他電子設(shè)備之間的一組通信線路，用于設(shè)備一級的互聯(lián)。如RS-232總線、USB（Universal Serial Bus）總線等。2022年7月25日第46頁 主機的硬件系統(tǒng) 微處理器也稱為中央處理單元（Central Processing

23、Unit，CPU）， 包括運算器、控制器以及寄存器組，是整個硬件系統(tǒng)的核心。 計算機系統(tǒng)中的一種存儲記憶設(shè)備，用來存放指令、數(shù)據(jù)、運算 結(jié)果以及各種需要保存的信息。 指一組信號線的集合，計算機系統(tǒng)中各部件之間傳輸?shù)刂?、?shù)據(jù)和 控制信息的公共通路。從物理結(jié)構(gòu)來看，它由一組導(dǎo)線和相關(guān)的控 制電路、驅(qū)動電路組成。 微機通過它們與外界進行數(shù)據(jù)交換 。微處理器總線存儲器I/O接口2022年7月25日第47頁運算器 控制器 寄存器組 內(nèi)存儲器 總線輸入輸出接口電路外部設(shè)備 軟件微處理器微型計算機微型計算機系統(tǒng)2022年7月25日第48頁硬件基本組成 16位和32位PC機的基本部件相同2022年7月25日第

24、49頁IBM PC 主機板組成8088微處理器8087協(xié)處理器8288總線控制器I/O通道8259中斷控制器隨機存儲器RAM只讀存儲器ROM8253定時控制器8237DMA控制器8255并行接口控制總線數(shù)據(jù)總線地址總線地址鎖存器數(shù)據(jù)收發(fā)器揚聲器接口8284時鐘發(fā)生器鍵盤接口系統(tǒng)配置開關(guān)2022年7月25日第50頁現(xiàn)代微機硬件系統(tǒng)組成CPU北橋南橋RAMCacheAGPCRTBIOSKBD，Mouse串行/并行接口HDD/CDROM(IDE)FDDUSBPCIISA前端總線/CPU總線接口卡外設(shè)總線擴展槽北橋南橋2022年7月25日第51頁CPU插座芯片組內(nèi)存插槽高速緩存（Cache）CMOS存

25、放硬件系統(tǒng)參數(shù)系統(tǒng)BIOS總線擴展槽串/并行接口 主板2022年7月25日第52頁主板Intel 845GE華碩P5Q（Intel P45 芯片組）2022年7月25日第53頁地址寄存器AR累加器A加法器數(shù)據(jù)寄存器DR指令寄存器IR指令譯碼器ID時序邏輯電路時序控制信號（控制命令）1011 00000000 01010000 01000000 10001111 0100內(nèi)部總線存儲器01234程序計數(shù)器PC地址地址總線+1地址譯碼器讀寫控制電路輸出地址1011 0000鎖存指令鎖存數(shù)據(jù)置初值輸出指令地址鎖存地址讀寫命令指令譯碼鎖存輸出MOV A, 5ADD A, 8HLT1.2.3 微處理器結(jié)

26、構(gòu)及工作原理 2022年7月25日第54頁程序指令1指令2指令3指令4指令n 取指令指令譯碼取操作數(shù)執(zhí)行指令存結(jié)果指令周期操作碼操作數(shù)執(zhí)行程序的執(zhí)行過程2022年7月25日第55頁1.2 微機結(jié)構(gòu)及工作原理微處理器存儲器I/O接口總線 硬件系統(tǒng)軟件系統(tǒng)微 型計算機系 統(tǒng)微 型計算機(主機)外 設(shè)ALU寄存器控制器鍵盤、鼠標(biāo)顯示器軟驅(qū)、硬盤、光驅(qū) 打印機、掃描儀系統(tǒng)軟件應(yīng)用軟件2022年7月25日第56頁常用基本概念位（bit）：二進制數(shù)據(jù)單位。字（word）和字長：字是計算機內(nèi)部一次可以處理的二進制數(shù)碼的位數(shù)。一般為16位。存儲器容量：存儲二進制信息量的大小。以字節(jié)B (Byte)為單位，更大

27、的單位有：KB=210B、 MB=220B、 GB=230B、 TB=240B等 。MIPS：運算速度單位（Millions of Instruction Per Second ) ，計算機每秒執(zhí)行百萬條指令數(shù)。指令、指令系統(tǒng)和程序：指令（Instruction）是計算機完成某種操作的命令。指令系統(tǒng)（Instruction set）是計算機能夠識別和處理的全部指令的集合。程序（Program）是指用戶為完成某種工作為計算機編寫的指令序列。 常用的數(shù)制及其轉(zhuǎn)換 BCD編碼和ASCII碼 符號數(shù)的表示及運算 補碼及溢出的判別 浮點數(shù)的表示1.2 計算機中的數(shù)制和編碼記數(shù)法（加權(quán)記數(shù)） 十進制 二進

28、制 八進制 十六進制 （D） （B） （O） （H）十進制記數(shù)法的特點： 以10為底，逢10進1 需10個數(shù)字符號0、1、9十六進制: 09、A、B、C、D、E、F1.3.1 計算機中的數(shù)制1、常用數(shù)制2、 數(shù)制轉(zhuǎn)換1）任意數(shù)制轉(zhuǎn)換為十進制數(shù)方法： 將該進制數(shù)的每一位乘上它的權(quán)，然后累加即可。 N進制的權(quán)就是以N為底的冪。如某N進制的數(shù)表示為：Xn-1Xn-2X1X0.Y1Y2Ym則轉(zhuǎn)換為相應(yīng)的十進制數(shù)為：Xn-1 Nn-1+ Xn-2 Nn-2 X1 N1 + X0 N0 +Y1 N-1 + Y2 N-2 + Ym N-m1.3.1 計算機中的數(shù)制135.7D = 1102+3101+510

29、0+710 11101.1B = 123+122+021+120+121372.01O = 382+781+280+08 1 +18 2E5AD.BFH = 14163+5162+10161+13160 +1116 1 +1516 2 例：135.7D 1101.1B 372.01O E5AD.BFH1.3.1 計算機中的數(shù)制2）十進制數(shù)轉(zhuǎn)換成二進制數(shù)（1）整數(shù)的轉(zhuǎn)換 除2取余 對十進制整數(shù)連續(xù)除以2，每次相除所得的余數(shù) 就構(gòu)成了要轉(zhuǎn)換的二進制數(shù)，而每次所得的整數(shù)商繼續(xù)被2除，直到商為零為止。（2）小數(shù)的轉(zhuǎn)換 乘2取整 將十進制小數(shù)連續(xù)乘2，每乘一次取出乘積的整數(shù)部分上的 0 或 1 ，并將小

30、數(shù)部分繼續(xù)乘2，直到相乘結(jié)果的小數(shù)部分為零或達到一定的精度為止。1.3.1 計算機中的數(shù)制2 44余數(shù)2 11 02 512 212 1001（44）D=101100B（125）D=1111101B02 2202 312 125余數(shù)12 6212 1512 312 712 101（0.8125）D=0.81252=1.625 10.6252=1.25 10.252=0.5 00.52=1.0 1(44.8125)D=101100.1101B 若一十進制數(shù)既有整數(shù)又有小數(shù)部分,則只需將兩部分分別轉(zhuǎn)換后,結(jié)合在一起即可。0.1101B3）二進制數(shù)與八進制數(shù)、十六進制數(shù)間的轉(zhuǎn)換 按3位二進制數(shù)對應(yīng)一

31、位八進制數(shù)，4位二進制數(shù)對應(yīng)一位十六進制數(shù)的關(guān)系轉(zhuǎn)換。 以小數(shù)點為界，整數(shù)部分從右至左，小數(shù)部分從左至右，3位或4位為一組，不足時補0。10110.10111B010 110.101 110B26.56O10110.10111B0001 0110.1011 1000B16.D8H1.3.1 計算機中的數(shù)制1、BCD碼（Binary-Coded Decimal） 二進制編碼表示的十進制數(shù)。 用4位二進制編碼來表示一位十進制數(shù)。 8421碼 每位十進制數(shù)用4位等值的二進制數(shù)來表示，從左到右各位二進制數(shù)的權(quán)為8421.1.3.2 信息的編碼 BCD碼只利用了4位二進制編碼中對應(yīng) 09 的10種組合，

32、其余的6種是不可用的。十 BCD 二2 0010 00107 0111 0111 0001 0000 1010 0001 0100 1110 0110 0101 1000001注意二進制代碼與二進制數(shù)的區(qū)別！BCD數(shù)的運算 計算機進行十進制運算時，由于十進制數(shù)用BCD碼表示，一般要分兩步進行：第一步，將BCD碼按二進制規(guī)則運算；第二步，根據(jù)結(jié)果確定是否進行調(diào)整。調(diào)整規(guī)則：1、運算結(jié)果X9，不調(diào)整。 2、運算結(jié)果10 X 15或產(chǎn)生進位，要調(diào)整。 0011+） 01011000結(jié)果X9，不調(diào)整 1000+） 01011101+） 01101，0011結(jié)果10 X 15，要調(diào)整 1000+） 10

33、011，0001+） 01101，0111結(jié)果產(chǎn)生進位，要調(diào)整 (1024) 10 = (0001 0000 0010 0100) BCD (0.1001 0010) BCD = (0.92) 10 (1000 0100) BCD = (84) 10= (10010010)B(01011100)B = (92)10 = (1001 0010)BCD壓縮BCD碼 4位二進制碼表示一位十進制非壓縮BCD碼 8位二進制碼表示一位十進制數(shù)(92)10 = (00001001 00000010) BCD2、ASCII碼 美國標(biāo)準(zhǔn)信息交換碼 ASCII( America Standard Code for

34、 Information Interchange)碼通常由7位二進制編碼表示，用以表示128種不同的字符或功能： 十進制數(shù)字09；大寫和小寫的26個英文字母； 標(biāo)點符號；特殊符號；特殊控制功能字符。 構(gòu)成格式：65432101.3.2 信息的編碼例： A 3位組為(100)2 ，4位組為(0001)2 ， ASCII碼為 1000001B 或 41H a 3位組為(110)2 ，4位組為(0001)2 ， ASCII碼為 1100001B 或 61H 在7位ASCII碼的基礎(chǔ)上附加上一位奇偶校驗位 放在最高位，就形成了8位ASCII碼。奇偶校驗位 主要用來檢測數(shù)據(jù)傳送過程中是否有一位出錯。 奇

35、校驗: 包括校驗位在內(nèi)，所有為1的位數(shù)之和為奇數(shù)。 偶校驗: 包括校驗位在內(nèi)，所有為1的位數(shù)之和為偶數(shù)。例如：字符a 3位組為(110)2 ，4位組為(0001)2 ，ASCII碼為 1100001B 或 61H 。奇校驗: 01100001B偶校驗: 11100001B 1.3.2 信息的編碼3、漢字編碼 計算機輸入、處理和輸出的漢字由若干位二進制編碼表示。（1）輸入碼：出入漢字的編碼，又稱外碼。如：區(qū)位碼、形碼、音碼等種類眾多。（2）交換碼：信息處理系統(tǒng)或通信系統(tǒng)間使用的漢字編碼，又稱國標(biāo)碼（信息交換用漢字編碼字符集基本集GB2312-1980），用兩個字節(jié)編碼，收錄漢字和圖形符號7445

36、個。（3）機內(nèi)碼：漢字處理系統(tǒng)內(nèi)部存儲、處理漢字的編碼，又稱內(nèi)碼。（4）輸出碼：輸出漢字時采用的圖形點陣方式，又稱為字形碼。1.3.2 信息的編碼4、UNICODE：（統(tǒng)一碼，萬國碼） 一種涵蓋了世界上幾十種文字的統(tǒng)一編碼，用四個字節(jié)編碼。 數(shù)的符號在計算機中也用二進制數(shù)表示（0表示正，1表示負），通常用二進制數(shù)的最高位表示數(shù)的符號，稱之為機器數(shù)。三種表示方法：原碼法、反碼法、補碼法+0101100 01100110010110010110011機器數(shù)真值1.3.3 符號數(shù)的表示及運算1、機器數(shù)與真值2、原碼 用原碼來表示一個符號數(shù)，就是由符號和數(shù)值湊到一起來實現(xiàn)。如8位二進制數(shù)用D7D6D0

37、 表示，則最高位D7 這位就是符號位，D6D0 為數(shù)字位。X原 =（01011011）2 X原 =（11011011）2 X = 91X = 910 的原碼表示：+0原 = 00000000 0原=100000008位二進制數(shù)原碼表示范圍為：127+127 1.3.3 符號數(shù)的表示及運算3、反碼+4反 =（00000100）24反=（11111011）2+31反 =（00011111）231反=（11100000）2+127反 =（01111111）2127反=（10000000）2正數(shù)：其原碼與反碼相同。負數(shù)：用相應(yīng)正數(shù)的原碼各位取反（包括將符號位取反）來表示。1.3.3 符號數(shù)的表示及運算

38、0的反碼表示：+0反 = （00000000）2 0反=（11111111）28位二進制數(shù)反碼表示范圍為：127 +127 當(dāng)一個帶符號數(shù)由反碼表示時，最高位為符號位。該位為0時，后面的七位為數(shù)值部分；但當(dāng)該位為1時，后七位應(yīng)按位取反，才表示它的二進制值。例：已知 X反=（10010100）2，求 X（10010100）2（1101011）2（107）101.3.3 符號數(shù)的表示及運算4、補碼法（1）補碼的求法正數(shù)：補碼與原碼、反碼相同負數(shù)：相應(yīng)正數(shù)的原碼按位取反，再在最低位加 1+4原 = （00000100）24反=（11111011）24補=（11111100）2+31原 = （0001

39、1111）231反 =（11100000）231補=（11100001）20的補碼表示：+0補= 0補 =（00000000）28位二進制數(shù)補碼表示范圍為：128 +1271.3.3 符號數(shù)的表示及運算 一個以補碼表示的二進制數(shù)，當(dāng)最高位符號位為0時，其余七位即為此數(shù)的二進制數(shù)；若該位為1，則其余七位按位取反，且在最低位加1，才是它的二進制值。（2）補碼表示數(shù)的真值已知 X補=（00010100）2，求 X已知 X補=（10010100）2，求 XX=+（0010100）2=20（0010100）2按位取反（1101011）2末位加1（1101100）2即 X= （1101100）2= 108

40、1.3.3 符號數(shù)的表示及運算（二）補碼的運算 0001100011111001無符號數(shù) ：225 + 24 = 2491110000111100001求真值= - 00111113100011000求真值= + 00110002411111001求真值= - 00001117有符號數(shù) ：-31 + 24 = -71.3.3 符號數(shù)的表示及運算（00010001）2（11101111）2按位取反（11101110）2末位加117補17補（00010000）2按位取反末位加1 X補補 =X 補 當(dāng)補碼進行加法運算時，其結(jié)果不超出其范圍時，有以下重要結(jié)論： 1、用補碼表示的兩數(shù)進行加法運算，其結(jié)果

41、仍為補碼。產(chǎn)生的進位要丟去。 2、XY補=X補+Y補。 3、符號位與數(shù)值位一樣參與運算。1.3.3 符號數(shù)的表示及運算補碼運算規(guī)則：XY補=X補 Y補6926 =？69（26）01000101+ 11100110 1 0010101143（56）（17）=？（56）+（17）11001000 + 0001000111011001求真值- 01001113969補= 0100010126補= 00011010 -26補= 1110011056補= 0011100017補= 0001000117補=11101111-56補= 11001000溢出問題 有符號數(shù)進行加減運算，結(jié)果超出所規(guī)定的數(shù)值范圍

42、（同號數(shù)相加，異號數(shù)相減）。（+72）+（+98）（83）+（80）01001000 + 01100010101010108610101101+ 10110000101011101+93 雙高位判別法：1、若次高位（數(shù)值部分最高位）形成進位加入最高位，而最高位（符號位）相加（包括次高位的進位）卻沒有進位輸出時；2、或次高位無進位加入最高位，但最高位有進位輸出，都將發(fā)生溢出。計算機如何處理小數(shù)運算？1、數(shù)的定點表示 定點表示法即規(guī)定一個固定的小數(shù)點位置，并把用這種方法表示的數(shù)叫定點數(shù)。 純整數(shù)：小數(shù)點固定在最低有效位后面 純小數(shù)：小數(shù)點固定在最高有效位前面符號MSBLSB小數(shù)點小數(shù)點1.3.4

43、數(shù)的定點與浮點表示2、數(shù)的浮點表示101.1011230.1011011240.010110112EF E階碼 F尾數(shù) 浮點數(shù)：用階碼和尾數(shù)表示的數(shù) 階碼常為帶符號的整數(shù)，尾數(shù)為帶符號的純小數(shù)。階符階碼數(shù)符尾數(shù)小數(shù)點浮點數(shù)的表示不是唯一的。1.3.4 數(shù)的定點與浮點表示 二進制數(shù) 101.1011 用包括符號在內(nèi)的8位階碼，16位尾數(shù)的規(guī)格化形式表示如下： 000000110101101100000000階符數(shù)符小數(shù)點階碼尾數(shù) 小數(shù)點的位置是由階碼（包括它的符號和大?。Q定的，并不固定。80 x86中使用的IEEE標(biāo)準(zhǔn)浮點數(shù)單精度浮點數(shù)（32位階碼偏移7FH）雙精度浮點數(shù)（64位階碼偏移3FF

44、H）數(shù)符階E(11位)尾數(shù)F(52位) ，整數(shù)部分默認(rèn)為1小數(shù)點位置數(shù)符階E(8位)尾數(shù)F(23位)，整數(shù)部分默認(rèn)為1小數(shù)點位置 31 30 23 22 0 63 62 52 51 0例：將1011.10101用8位階碼、15位尾數(shù)的規(guī)格化浮點數(shù)形式表示。解：因為1011.101010.10111010124 所以要求的浮點數(shù)為：00000100101 1101 0100 00000階碼階符數(shù)符尾數(shù)（后補0到15位）用IEEE標(biāo)準(zhǔn)單精度浮點數(shù)重做上題。因為1011.101011.0111010123, 階為7FH+3=82H=10000010B所以要求的浮點數(shù)為： 010000010011 1

45、010 1000 0000 0000 00002022年7月25日第88頁本章重點1馮.諾伊曼型計算機的組成及各部分功能；2計算機系統(tǒng)的組成及工作原理；3計算機中數(shù)的表示方法；4數(shù)制的轉(zhuǎn)換，有符號數(shù)的補碼運算；2022年7月25日第二章 8086微處理器2022年7月25日第90頁本章主要內(nèi)容8086微處理器內(nèi)部結(jié)構(gòu)18086微處理器外部特征238086的存儲器結(jié)構(gòu)2022年7月25日第91頁2. 對內(nèi)存空間實行分段管理： 將內(nèi)存分段并設(shè)置地址段寄存器，以實現(xiàn)對1MB空間的尋址。1. 采用并行流水線工作方式： 通過設(shè)置指令預(yù)取隊列（IPQ）實現(xiàn)3. 支持多處理器系統(tǒng)：如8087 FPU2.1.

46、1 8086 CPU的特點2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第92頁串行工作方式8086以前的CPU采用串行工作方式取指令1執(zhí)行1取指令2執(zhí)行2CPUBUS忙 碌忙 碌取指令3執(zhí)行3忙 碌空閑空閑空閑t1t0t2t3t4t56個周期執(zhí)行了3條指令2.1 8086微處理器內(nèi)部結(jié)構(gòu)2.1.1 8086 CPU的特點2022年7月25日第93頁并行工作方式8086CPU采用并行工作方式取指令1取指令2取指令3取指令4執(zhí)行1執(zhí)行2執(zhí)行3BUS忙碌執(zhí)行4CPUt1t0t2t3t4t5取指令5執(zhí)行5忙碌忙碌忙碌忙碌忙碌6個周期執(zhí)行了5條指令2.1.1 8086 CPU的特點2.1 808

47、6微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第94頁8086微處理器的一般性能特點：16位的內(nèi)部結(jié)構(gòu)，16位雙向數(shù)據(jù)信號線；20位地址信號線，可尋址1M字節(jié)存儲單元；較強的指令系統(tǒng)；利用低16位的地址總線來進行I/O端口尋址，可尋址64K個I/O端口；中斷功能強，可處理內(nèi)部軟件中斷和外部中斷，中斷源可達256個；單一的5V電源，單相時鐘5MHz。2.1.1 8086 CPU的特點2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第95頁 微處理器的一般結(jié)構(gòu)運算器：算術(shù)邏輯運算(ALU) ，由加法器和 一些輔助邏輯電路組成 指令流控制 時序控制，產(chǎn)生節(jié)拍定時信號 指令譯碼和操作控制寄存器組：存放臨時

48、數(shù)據(jù)、運算的中間結(jié)果、 運算特征、操作數(shù)地址主要部件控制器2.1.2 8086CPU的內(nèi)部結(jié)構(gòu)2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第96頁AHALBHBLCHCLDHDLSPBPDISI運算寄存器標(biāo)志寄存器ALU執(zhí)行部分控制電路CSDSSSESIP內(nèi)部暫存器輸入輸出控制電路123456數(shù)據(jù)總線（16位）指令隊列地址總線（20位）執(zhí)行單元總線接口單元數(shù)據(jù)總線外部總線EUBIU1、8086CPU的內(nèi)部結(jié)構(gòu)2.1 8086微處理器內(nèi)部結(jié)構(gòu)AXBXCXDX2022年7月25日第97頁 執(zhí)行單元（EU Execution Unit） 負責(zé)指令譯碼、運算等執(zhí)行指令的功能。由指令譯碼器，通用

49、寄存器組，狀態(tài)寄存器等組成。 總線接口單元（BIU Bus Interface Unit） 負責(zé)形成CPU操作的各種總線信號和控制信號，預(yù)取指令操作。由指令預(yù)取隊列、段寄存器組、地址加法器及總線控制部件組成。2022年7月25日第98頁 8086結(jié)構(gòu)特點小結(jié)有EU和BIU兩個獨立的、同時運行的部件二者通過IPQ構(gòu)成一個兩工位流水線指令被EU和BIU按流水線方式處理：提高了總線利用率；提高了CPU的執(zhí)行效率；降低了對存儲器存取速度的要求。2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第99頁8086寄存器組又稱為8086的程序設(shè)計模型它是程序設(shè)計中惟一可見的CPU部件它是系統(tǒng)程序設(shè)計員的操

50、作對象含14個16位寄存器，按功能可分為三類： 通用寄存器，8個 段寄存器，4個 控制寄存器，2個2、8086CPU的內(nèi)部寄存器2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第100頁8086寄存器概貌SPIPPSWAHALBHBLCHCLDHDLAXBXCXDXBPSIDICSDSESSS通用寄存器控制寄存器段寄存器16位16位代碼段 數(shù)據(jù)段 堆棧段 附加段指令指針寄存器狀態(tài)標(biāo)志寄存器累加器基址寄存器計數(shù)器數(shù)據(jù)寄存器數(shù)據(jù)寄存器堆棧指針寄存器基數(shù)指針寄存器源變址寄存器目的變址寄存器指針寄存器2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第101頁1）通用寄存器 數(shù)據(jù)寄存器（AX，B

51、X，CX，DX） 地址指針寄存器（SP，BP） 變址寄存器（SI，DI）2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第102頁(1) 數(shù)據(jù)寄存器用途：存放臨時數(shù)據(jù)和運算操作數(shù)。每個均為16位，但又可分為2個8位寄存器，即：AX AH，ALBX BH，BLCX CH，CLDX DH，DL例如：若(AX)1234H, 則(AH)12H, (AL)34H2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第103頁AX：累加器所有I/O指令都通過AX（AL）與接口傳送信息;中間運算結(jié)果也多放于AX（AL）中；乘除法指令的一個操作數(shù)必須在AX（AL）中。BX：基址寄存器在間接尋址中用于存放操作

52、數(shù)的基地址。CX：計數(shù)寄存器用于在循環(huán)指令或串操作指令中存放計數(shù)值。DX：數(shù)據(jù)寄存器在間接尋址的I/O指令中存放I/O端口地址；在32位乘除法運算時，存放高16位數(shù)。2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第104頁(2) 地址指針寄存器SP：堆棧指針寄存器其內(nèi)容為堆棧棧頂?shù)钠频刂?；任何堆棧操作后，SP都會自動增/減量。BP：基址指針寄存器在間接尋址中用于存放操作數(shù)的基地址；常用于訪問存放在堆棧中的數(shù)據(jù)。2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第105頁 BX與BP在應(yīng)用上的區(qū)別作為通用寄存器，二者均可用于存放數(shù)據(jù)；作為基址寄存器，默認(rèn)情況下：用BX作為指針?biāo)L問的數(shù)

53、據(jù)在數(shù)據(jù)段（DS段）。用BP作為指針?biāo)L問的數(shù)據(jù)在堆棧段（SS段）。注：間接尋址時 僅BX、BP、SI、DI可用于存儲器尋址； 僅DX可用于I/O尋址。2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第106頁（3）變址寄存器SI：源變址寄存器，用于訪問源操作數(shù)DI：目標(biāo)變址寄存器，用于訪問目的操作數(shù)常用于操作數(shù)的間接尋址或變址尋址。在串操作指令中，SI存放源操作數(shù)的偏移地址，而DI存放目標(biāo)操作數(shù)的偏移地址。2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第107頁2、段寄存器用于存放邏輯段的段基地址（簡稱段地址）CS：代碼段寄存器。代碼段存放指令代碼DS：數(shù)據(jù)段寄存器 ES：附加段寄

54、存器SS：堆棧段寄存器：指示堆棧區(qū)域的位置這兩個段存放操作數(shù)堆棧段SS數(shù)據(jù)段DS/ES代碼段CS2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第108頁段寄存器與指針寄存器的搭配關(guān)系 IPCSSI、BXDSSP、BPSSDIES64K64K64K64K數(shù)據(jù)段堆棧段附加段代碼段2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第109頁3、控制寄存器IP：指令指針寄存器其內(nèi)容為下一條要執(zhí)行的指令的偏移地址。PSW：標(biāo)志寄存器存放指令執(zhí)行結(jié)果的特征：有些指令（如算術(shù)指令）要改變PSW的內(nèi)容(影響FLAGS)；有些指令對FLAGS無影響。6個狀態(tài)標(biāo)志位（CF，SF，AF，PF，OF，ZF）3

55、個控制標(biāo)志位（IF，TF，DF）ODITSZAPC1502467891011FLAGS2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第110頁OF=1表明有溢出 狀態(tài)標(biāo)志是操作在執(zhí)行后，決定ALU處于何種狀態(tài)，這種標(biāo)志會影響后面的操作。 控制標(biāo)志是人為設(shè)置的，指令系統(tǒng)中有專門的指令用于控制標(biāo)志的設(shè)置和清除。溢 出 標(biāo) 志 位OF方 向 標(biāo) 志 位DF中斷允許 標(biāo) 志 位IF單 步 標(biāo) 志 位TF符 號 標(biāo) 志 位SF零 標(biāo) 志 位ZF半 加 標(biāo) 志 位AF奇 偶 標(biāo) 志 位PF進 位 標(biāo) 志 位CF 150運算結(jié)果最高位為1時，SF=1運算結(jié)果為零時，ZF=1加（減）法時，當(dāng)位3需向位4

56、有進（借）位時，AF=1加（減）法時，出現(xiàn)進（借）位，CF=1當(dāng)結(jié)果的低8位中1的個數(shù)為偶數(shù)時，PF=1IF=1允許可屏蔽中斷當(dāng)TF=1時，8088將進入單步工作狀態(tài)DF=1時，串操作指令從高地址向低地址處處理字符串2.1 8086微處理器內(nèi)部結(jié)構(gòu)2022年7月25日第111頁引腳定義的方法可大致分為：每個引腳只傳送一種信息（如RD）電平的高低代表不同的含義（如M/IO）在不同模式下有不同的名稱和定義（如WR/LOCK）分時復(fù)用引腳（如AD15AD0）引腳的輸入、輸出分別傳送不同的信息（如RQ/GT0）2.2.1 8086/88的引腳與功能2.2 8086微處理器的外部特性2022年7月25日

57、第112頁8086的引腳8086CPUGNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16 / S3A17 / S4A18 / S5A19 / S6MN /MXRDHOLD RQ / GT0HLDA RQ / GT1WRLOCKM / IO S2DT / R S1DEN S0ALE QS0INTA QS1TESTREADYRESET12345678910111213141516171819202122232425262728293031323334353637383940BHE/S72.2 80

58、86微處理器外部特性2022年7月25日第113頁8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16 / S3A17 / S4A18 / S5A19 / S6SSOMN /MXRDHOLD RQ / GT0HLDA RQ / GT1WRLOCKIO / M S2DT / R S1DEN S0ALE QS0INTA QS1TESTREADYRESET123456789101112131415161718192021222324252627282930313233343536373839408088的引腳

59、2.2 8086微處理器外部特性2022年7月25日第114頁8086可工作于兩種模式下，即： 最小模式和最大模式最小模式不支持多處理器結(jié)構(gòu)。存儲器和I/O控制信號全部由CPU產(chǎn)生。最大模式支持多處理器結(jié)構(gòu)如增加數(shù)學(xué)協(xié)處理器8087。 CPU的部分控制總線信號需要由總線控制器8288來產(chǎn)生。注：80286以后的CPU不再區(qū)分這兩種工作模式。MN/MX 工作模式控制=0（接地）：工作于最大模式；=1（接Vcc）：工作于最小模式。2.2 8086微處理器外部特性2022年7月25日第115頁地址、數(shù)據(jù)、狀態(tài)：AD15AD0：三態(tài)地址/數(shù)據(jù)復(fù)用引腳。ALE=1時作為地址線A16A0，ALE=0時作為

60、數(shù)據(jù)線D16D0。傳送地址時為輸出，傳送數(shù)據(jù)時為雙向。A19-A16/S6-S3：輸出，三態(tài)地址/狀態(tài)復(fù)用引腳。ALE=1時作為地址線A19A16，ALE=0時作為狀態(tài)信號。附加段寄存器（ES）1 1代碼段寄存器（CS）或不用1 0堆棧段寄存器（SS）0 1數(shù)據(jù)段寄存器（DS）0 0當(dāng)前使用的段寄存器S4 S31、最小模式下的引腳2.2 8086微處理器外部特性2022年7月25日第116頁控制信號：WR：輸出，三態(tài)寫選通信號，表示CPU正在寫數(shù)據(jù)到MEM或I/O設(shè)備。RD：輸出，三態(tài)讀信號，表示CPU正在從總線上讀來自于MEM或I/O設(shè)備的數(shù)據(jù)。M/IO：輸出，三態(tài)區(qū)分是讀寫存儲器還是讀寫I