電工與電子技術(shù)項(xiàng)目十一課件

1、了解可編程邏輯器件的種類(lèi)；了解數(shù)字電路的發(fā)展趨勢(shì)。知識(shí)目標(biāo)：可編程邏輯器件實(shí)現(xiàn)計(jì)數(shù)器學(xué)習(xí)目標(biāo)學(xué)習(xí)目標(biāo)掌握仿真軟件中可編程邏輯器件的識(shí)別；能使用仿真軟件在仿真中用可編程邏輯器件實(shí)現(xiàn)計(jì)數(shù)器。技能目標(biāo)：可編程邏輯器件實(shí)現(xiàn)計(jì)數(shù)器 隨著集成電路和計(jì)算機(jī)技術(shù)的發(fā)展，數(shù)字電路系統(tǒng)經(jīng)歷了分立元件、SSI、MSI、LSI和VLSI的過(guò)程。20世紀(jì)80年代進(jìn)入專(zhuān)用集成電路ASIC（application specific integrated circuit）時(shí)代，ASIC是專(zhuān)為某一數(shù)字系統(tǒng)設(shè)計(jì)、生產(chǎn)的集成電路，也可稱(chēng)為定制集成電路。項(xiàng)目分析可編程邏輯器件實(shí)現(xiàn)計(jì)數(shù)器 制作ASIC的方法可簡(jiǎn)單地分為兩大類(lèi)：一類(lèi)是定

2、制生產(chǎn)，由半導(dǎo)體生產(chǎn)廠家根據(jù)用戶或市場(chǎng)的需要來(lái)制造專(zhuān)用的集成電路；另一類(lèi)則是現(xiàn)場(chǎng)可編程方法，由設(shè)計(jì)者以某種方式，利用半導(dǎo)體廠商生產(chǎn)的可編程邏輯器件PLD（programmable logic device）芯片制作?？删幊踢壿嬈骷荅DA（electronic design automation，電子設(shè)計(jì)自動(dòng)化）技術(shù)的硬件基礎(chǔ)。項(xiàng)目分析可編程邏輯器件實(shí)現(xiàn)計(jì)數(shù)器可編程邏輯器件實(shí)現(xiàn)計(jì)數(shù)器 本項(xiàng)目通過(guò)仿真的方式，介紹可編程邏輯器件的基本知識(shí)。 可編程邏輯器件實(shí)現(xiàn)計(jì)數(shù)器項(xiàng)目要求完成的技術(shù)指標(biāo)如下。 （1）仿真實(shí)現(xiàn)PLD模塊的編輯。 （2）用PLD模塊實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)器。 本項(xiàng)目需要完成下列內(nèi)容。 （1

3、）完成對(duì)可編程邏輯器件基本知識(shí)點(diǎn)的了解。 （2）完成仿真PLD模塊的編輯。 （3）完成用PLD模塊實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)器的仿真調(diào)試。 要完成可編程邏輯器件實(shí)現(xiàn)計(jì)數(shù)器的設(shè)計(jì)，相應(yīng)的知識(shí)環(huán)節(jié)如圖11-1所示?？删幊踢壿嬈骷?shí)現(xiàn)計(jì)數(shù)器可編程邏輯器件實(shí)現(xiàn)計(jì)數(shù)器任務(wù)一 認(rèn)識(shí)可編程邏輯器件 一、可編程邏輯器件的發(fā)展 （1） 20世紀(jì)70年代初期:第一種PLD可編程只讀存儲(chǔ)器(PROM)問(wèn)世。PROM由一個(gè)“與”陣列和一個(gè)“或”陣列組成，“與”陣列是固定的，“或”陣列是可編程的。 （2） 20世紀(jì)70年代中期：出現(xiàn)了可編程邏輯陣列(PLA)，PLA同樣由一個(gè)“與”陣列和一個(gè)“或”陣列組成，但其“與”陣列和“或”

4、陣列都是可編程的。任務(wù)一 認(rèn)識(shí)可編程邏輯器件 （3） 20世紀(jì)70年代末期：出現(xiàn)了可編程陣列邏輯(PAL)器件。PAL器件的“與”陣列是可編程的，而“或”陣列是固定的，它有多種輸出和反饋結(jié)構(gòu)，因而給邏輯設(shè)計(jì)帶來(lái)了很大的靈活性。但PAL器件一般采用熔絲工藝，一旦編程后便不能改寫(xiě)。 （4） 20世紀(jì)80年代中期: 通用陣列邏輯(GAL)器件問(wèn)世。GAL器件采用高速電可擦除CMOS工藝，能反復(fù)擦除和改寫(xiě)。特別是在結(jié)構(gòu)上采用了“輸出邏輯宏單元”電路，使一種型號(hào)的GAL器件可以對(duì)幾十種PAL器件做到全兼容，給邏輯設(shè)計(jì)者帶來(lái)了更大的靈活性。任務(wù)一 認(rèn)識(shí)可編程邏輯器件 （5） 20世紀(jì)90年代:產(chǎn)生了在系統(tǒng)

5、編程(ISP)器件。在系統(tǒng)編程是指用戶具有在自己設(shè)計(jì)的目標(biāo)系統(tǒng)中或線路板上為重構(gòu)邏輯而對(duì)邏輯器件進(jìn)行編程或反復(fù)改寫(xiě)的能力。ISP器件為用戶提供了傳統(tǒng)的PLD技術(shù)無(wú)法達(dá)到的靈活性，帶來(lái)了極大的時(shí)間效益和經(jīng)濟(jì)效益，使可編程邏輯技術(shù)發(fā)生了實(shí)質(zhì)性飛躍。二、可編程邏輯器件的分類(lèi)和表示方法 可編程邏輯器件指的是一個(gè)集成電路群的集合名稱(chēng)，它包括了PAL、GAL、EPLD、EPGA等，統(tǒng)稱(chēng)為PLD。但有的公司把自己生產(chǎn)的一個(gè)具體的品種也稱(chēng)為PLD，則該公司的PLD被包括在我們介紹的PLD之中，是其中的一種器件。任務(wù)一 認(rèn)識(shí)可編程邏輯器件 （一）可編程邏輯器件的分類(lèi)任務(wù)一 認(rèn)識(shí)可編程邏輯器件 任務(wù)一 認(rèn)識(shí)可編程

6、邏輯器件 （二）可編程邏輯器件的表示方法 1.PLD的連線方式 (1)“”表示該點(diǎn)是固定連接點(diǎn)。 (2)“”表示該點(diǎn)為用戶可自定義的編程點(diǎn)。 (3)既無(wú)“ ”也無(wú)“”處，表示該點(diǎn)是斷開(kāi)的，或是在編程時(shí)被擦除的。任務(wù)一 認(rèn)識(shí)可編程邏輯器件 2.PLD中邏輯門(mén)電路的表示法 (1)多輸入端與門(mén)。 (2)多輸入端或門(mén)。任務(wù)一 認(rèn)識(shí)可編程邏輯器件 一、可編程只讀存儲(chǔ)器PROM任務(wù)二 可編程邏輯器件的工作原理（一）只讀存儲(chǔ)器ROM ROM是固定結(jié)構(gòu)的存儲(chǔ)器，它由工廠按需要存儲(chǔ)的內(nèi)容用掩膜光刻的方法生產(chǎn)出來(lái)。用戶不能改變所存內(nèi)容，即不能寫(xiě)入，只能讀出，故而得名。所有ROM的電路結(jié)構(gòu)都包含地址譯碼器、存儲(chǔ)單元

7、矩陣和輸出緩沖器三個(gè)部分。任務(wù)二 可編程邏輯器件的工作原理（二）可編程只讀存儲(chǔ)器PROM PROM是在固定ROM的基礎(chǔ)上發(fā)展起來(lái)的，它針對(duì)ROM存儲(chǔ)內(nèi)容不能改寫(xiě)的缺點(diǎn)進(jìn)行了改進(jìn)，使設(shè)計(jì)人員可以根據(jù)自己的需要來(lái)確定其存儲(chǔ)內(nèi)容，但基本原理不變。PROM器件從物理結(jié)構(gòu)上是雙極型結(jié)構(gòu)，其中又分為熔絲型和結(jié)破壞型。二、可編程邏輯陣列PLA任務(wù)二 可編程邏輯器件的工作原理 PLA器件由“與”和“或”兩級(jí)可編程陣列組成。通過(guò)適當(dāng)配置陣列網(wǎng)格點(diǎn)上的二極管,“與”陣列實(shí)現(xiàn)輸入變量或輸入反變量的任意邏輯積,“或”陣列實(shí)現(xiàn)這些變量的任意邏輯和。PLA器件的基本結(jié)構(gòu)如圖11-6所示。任務(wù)二 可編程邏輯器件的工作原理任

8、務(wù)二 可編程邏輯器件的工作原理三、可編程陣列邏輯PAL任務(wù)二 可編程邏輯器件的工作原理 PAL器件由可編程的“與”陣列、固定的“或”陣列和靈活多變的輸出電路三部分組成。使用者不但可以通過(guò)對(duì)“與”邏輯陣列編程得到各種組合邏輯電路,還可以通過(guò)選擇輸出電路中的觸發(fā)器和反饋線構(gòu)成不同形式的時(shí)序電路。由于PAL器件品種較多,本項(xiàng)目只介紹PAL器件的基本結(jié)構(gòu)。任務(wù)二 可編程邏輯器件的工作原理四、通用陣列邏輯GAL任務(wù)二 可編程邏輯器件的工作原理 PAL器件已經(jīng)給邏輯設(shè)計(jì)者帶來(lái)了很大的靈活性,但是PAL器件采用熔絲工藝,一旦編程（燒錄）后便不能改寫(xiě)。另外,雖然PAL器件的輸出結(jié)構(gòu)有多種形式,但對(duì)每一種型號(hào)的

9、PAL器件來(lái)說(shuō),其輸出結(jié)構(gòu)是固定的,用戶不能改變,且型號(hào)太多,通用性差,使設(shè)計(jì)者在選擇最佳型號(hào)時(shí)遇到困難。任務(wù)二 可編程邏輯器件的工作原理五、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA （1） FPGA/CPLD器件的集成度高、功能強(qiáng)。目前單片F(xiàn)PGA/CPLD的邏輯門(mén)數(shù)已達(dá)到十萬(wàn)門(mén)，完全可以滿足芯片內(nèi)集成系統(tǒng)的要求。 （2） FPGA/CPLD器件可靠性高、保密性好、重量輕、體積小、功耗低、速度快。 （3） FPGA/CPLD器件具有可編程性和實(shí)現(xiàn)方案容易改動(dòng)性,使得電路設(shè)計(jì)周期短,占領(lǐng)市場(chǎng)速度快。任務(wù)二 可編程邏輯器件的工作原理 （4） 用FPGA/CPLD器件所設(shè)計(jì)的電子系統(tǒng),研制和開(kāi)發(fā)成本相對(duì)較低。一方

10、面,FPGA/CPLD芯片在出廠之前都做過(guò)測(cè)試,不需要設(shè)計(jì)人員承擔(dān)投片風(fēng)險(xiǎn)和費(fèi)用；另一方面,設(shè)計(jì)人員只需在自己的實(shí)驗(yàn)室通過(guò)相關(guān)的軟件來(lái)完成設(shè)計(jì),節(jié)約了許多裝配和調(diào)試費(fèi)用。 （5） 電路設(shè)計(jì)人員使用FPGA/CPLD設(shè)計(jì)電子系統(tǒng)時(shí),不需具備專(zhuān)門(mén)的集成電路深層次的知識(shí),如布局布線等,且FPGA/CPLD軟件易學(xué)易用,這樣,設(shè)計(jì)人員就能集中更多精力在電路設(shè)計(jì)方面。任務(wù)二 可編程邏輯器件的工作原理 Altera公司的FLEX10K是工業(yè)界第一個(gè)嵌入式的PLD,由于其具有高密度、低成本、低功耗等特點(diǎn),所以脫穎而出成為當(dāng)今該公司應(yīng)用前景最好的CPLD系列?，F(xiàn)以FLEX10K系列為例介紹CPLD的簡(jiǎn)單知識(shí)。

11、任務(wù)二 可編程邏輯器件的工作原理六、復(fù)雜可編程邏輯器件CPLD項(xiàng)目實(shí)施一、項(xiàng)目目的（1）掌握使用仿真軟件調(diào)試可編程邏輯器件實(shí)現(xiàn)計(jì)數(shù)器的簡(jiǎn)單方法。（2）了解仿真軟件中可編程邏輯器件的簡(jiǎn)單功能。項(xiàng)目實(shí)施項(xiàng)目實(shí)施二、項(xiàng)目要求（1）了解仿真軟件中可編程邏輯器件的種類(lèi)。（2）能使用仿真軟件調(diào)試可編程邏輯器件實(shí)現(xiàn)計(jì)數(shù)器功能。（3）能實(shí)現(xiàn)六十進(jìn)制計(jì)數(shù)功能。項(xiàng)目實(shí)施三、項(xiàng)目步驟（一）電路設(shè)計(jì)分析1.管腳分布 脈沖輸入端：CLK。 預(yù)置控制端：LOAD。 清零端：CLRN。 使能端：EN。 數(shù)據(jù)預(yù)置端：Da3，0、Db2，0。 輸出端：Qa3，0、Qb2，0。 進(jìn)位輸出端：RCO=EN AND Qa0 AND Qa2 AND Qb0 AND Qb2。項(xiàng)目實(shí)施2.真值表項(xiàng)目實(shí)施3.封裝電路項(xiàng)目實(shí)施（二）元件