4H-SiC功率MOSFETs柵介質(zhì)材料研究詳解課件

1、4H-SiC 功率MOSFETs柵介質(zhì)材料研究2022/7/24主 要 內(nèi) 容2022/7/242引言介質(zhì)材料及其性質(zhì)物理模型與計(jì)算方法介質(zhì)材料對4H-SiC MOS電容電學(xué)特性的影響機(jī)理介質(zhì)材料對4H-SiC MOSFET電學(xué)特性的影響總結(jié)引言32022/7/24SiC 功率MOSFET具有功率密度大，能有效降低功率損耗，減小系統(tǒng)成本，在逆變、輸電、大功率、高溫領(lǐng)域具有廣闊的應(yīng)用前景；在SiC上利用普通熱氧化方法制備SiO2的工藝引入很高的界面態(tài)密度，易引起表面粗糙散射與界面陷阱效應(yīng)，導(dǎo)致器件可靠性降低：SiC介電常數(shù)約為SiO2 的2.5倍，SiC體內(nèi)發(fā)生雪崩擊穿時(shí)，易導(dǎo)致SiO2提前擊穿

2、；SiO2 /SiC結(jié)構(gòu)界面特性差，界面態(tài)密度高，導(dǎo)致SiC MOSFET溝道遷移率下降與閾值電壓漂移；實(shí)驗(yàn)表明通過改進(jìn)氧化工藝如氮鈍化可以改善界面特性，在NO/NO2中退火能提高遷移率至50cm2/Vs，但近導(dǎo)帶底界面態(tài)密度增加，引起溝道遷移率降低；在POCl3中氧化退火能提高遷移率至89cm2/Vs，但由于P摻雜，氧化層陷阱電荷密度增加，閾值電壓漂移現(xiàn)象明顯； 各種高k介質(zhì)材料用于替代SiO2以改善界面特性，如：Al2O3，HfO2，AlN，La2O3，Y2O3，Ta2O5，其中Al2O3和HfO2與4H-SiC由于較好的熱穩(wěn)定性和很高的k值，近年來研究的較多，但由于這兩種材料禁帶寬度小，

3、與4H-SiC導(dǎo)帶底能量差較小，引起柵漏電流密度增加；主要的介質(zhì)材料及其性質(zhì)2022/7/244 物理模型與計(jì)算方法2022/7/245模擬中使用的器件結(jié)構(gòu)（a）與摻雜分布（b）物理模型：禁帶窄化模型，俄歇復(fù)合模型，SRH復(fù)合模型，依賴于溫度和摻雜濃度的遷移率模型，碰撞電離模型，依賴于溫度和摻雜的載流子壽命模型載流子統(tǒng)計(jì)模型：費(fèi)米狄拉克2022/7/246不同頻率下MOS電容的C-V特性：(a) sample A: HfO2 (3.7 nm)/SiO2 (7.5 nm)/SiC, (b) sample B: HfO2 (3.2 nm)/SiO2 (15.5 nm)/SiC, (c) sampl

4、e C: HfO2/SiC, and (d) sample D: Al/HfO2/ SiO2/Si. 介質(zhì)材料對MOS電容電學(xué)特性的影響機(jī)理2022/7/247俄歇電子能譜測試結(jié)果：(a) sample A and (b) sample B. C.-M.Hasu和J.-G.Hwu實(shí)驗(yàn)已經(jīng)證明，在高k介質(zhì)層和SiC之間插入SiO2緩沖層作為勢壘層，能有效阻礙電子從半導(dǎo)體發(fā)射到介質(zhì)層。sample B XPS測試結(jié)果(a) Si2p, (b) C 1s , (c) 元素組分比.介質(zhì)材料對MOS電容電學(xué)特性的影響機(jī)理MOS結(jié)構(gòu)的SEM圖2022/7/248 漏源偏壓不變時(shí)，隨著柵極電壓從負(fù)壓增加到正

5、壓，MOSFET從積累到耗盡再到反型，柵極電流密度隨著介質(zhì)常數(shù)增加而減小。但隨著柵極電壓增加，電場增加，且由于高k材料與4H-SiC較小的能帶差（conduction band offset），柵極電流密度增加。介質(zhì)材料對MOSFET電學(xué)特性的影響柵極電流密度漏源電壓為10V2022/7/249 300K時(shí)，不同厚度的SiO2和Al2O3介質(zhì)層對柵電流密度的影響：柵電流密度隨著介質(zhì)層厚度增加而減小，對相同厚度的柵介質(zhì)層， Al2O3有更小的柵極電流密度，Al2O3與4H-SiC材料的導(dǎo)帶差較小，但能有效抑制界面載流子注入。介質(zhì)材料對MOSFET電學(xué)特性的影響柵極電流密度2022/7/2410

6、閾值電壓受介質(zhì)層材料、類型、厚度、外延層摻雜濃度、界面固定電荷濃度、器件結(jié)構(gòu)參數(shù)（溝道長度、溝道寬度）等影響；對給定的柵介質(zhì)材料，閾值電壓隨著介質(zhì)層厚度增加而線性增加，但使用高-k材料時(shí)，閾值電壓的變化受到抑制。 對相同厚度的柵介質(zhì)材料，閾值電壓隨著介電常數(shù)增加而減小，從SiO2到HfO2，閾值電壓漂移近2.5V，同時(shí)引起跨導(dǎo)增加。溝道表面電勢分布依賴于柵介質(zhì)介電常數(shù)，對4H-SiC，隨著柵介質(zhì)介電常數(shù)增加，從源極到溝道區(qū)和漏極的電場線增加，電勢降低，因此閾值電壓降低。介質(zhì)材料對MOSFET電學(xué)特性的影響閾值電壓2022/7/2411 對每一種介質(zhì)，在介質(zhì)層和4H-SiC界面存在的電荷和能量態(tài)

7、，如SiO2/4H-SiC界面處存在的碳簇，Si、C懸掛鍵，引起了溝道區(qū)電子散射，降低了溝道區(qū)電子遷移率，導(dǎo)致F-N隧穿；同時(shí)，SiC/介質(zhì)層界面處的快態(tài)以及固定電荷也會(huì)引起閾值電壓漂移。介質(zhì)材料對MOSFET電學(xué)特性的影響閾值電壓2022/7/2412 對相同厚度的不同介質(zhì)材料，隨著界面態(tài)密度增加，高k介質(zhì)有助于減小閾值電壓的漂移程度。介質(zhì)材料對MOSFET電學(xué)特性的影響閾值電壓總結(jié)2022/7/2413 SiC MOSFET因諸多優(yōu)點(diǎn)具有廣闊的應(yīng)用前景，但因SiC MOS結(jié)構(gòu)界面態(tài)密度高、界面特性差，阻礙了其應(yīng)用與發(fā)展，使用N、P鈍化能在一定程度上改善界面特性，提高遷移率，但閾值電壓漂移等可靠性問題，實(shí)驗(yàn)研究表明，相比傳統(tǒng)SiO2，利用高k介質(zhì)或疊層介質(zhì)能進(jìn)一步改善SiC MOS界面特性：高k介質(zhì)層有助于降低介質(zhì)層中的電場和柵極電流密度；高k介質(zhì)層能有效抑制閾值電壓變化；對相同數(shù)量級的界面態(tài)密度，高k介質(zhì)層能減小閾值電壓的漂移量；高k介質(zhì)層/SiO2/SiC疊層結(jié)構(gòu)有助于減少襯底間隙原子和氧空位，因此能降低邊界陷阱密度和界面處的雜質(zhì)散射，提高溝道遷移率。Reference: Active and Passive Electronic Components Volume2015(2015), /10.1155/2015/65152