集成觸發(fā)器概述和應用舉例

1、集成觸發(fā)器 概述和應用舉例概述基本 RS 觸發(fā)器同步觸發(fā)器 邊沿觸發(fā)器本章小結主從觸發(fā)器觸發(fā)器應用舉例主要要求：了解觸發(fā)器的基本特點、作用和類型。 概述 Flip - Flop，簡寫為 FF，又稱雙穩(wěn)態(tài)觸發(fā)器。一個觸發(fā)器可存儲 1 位二進制數(shù)碼一、觸發(fā)器的基本特點和作用 基本特點 (1)具有兩個在邏輯上互反的輸出端 Q 和 Q ，且這兩個輸出端具有兩個穩(wěn)定狀態(tài) ( 簡稱穩(wěn)態(tài) ) 。當 Q = 0、Q =1時，稱為 0 狀態(tài)；Q =1，Q = 0 時，稱為 1 狀態(tài)。(2)在輸入信號作用下，觸發(fā)器的兩個穩(wěn)定狀態(tài)可相互轉換 (稱為狀態(tài)的翻轉)。輸入信號消失后，新狀態(tài)可長期 保持下來，因此具有記憶功

2、能，可存儲二進制信息。 觸發(fā)器的作用觸發(fā)器有記憶功能，由它構成的電路在某時刻的輸出不僅取決于該時刻的輸入，還與電路原來狀態(tài)有關。而門電路無記憶功能，由它構成的電路在某時刻的輸出完全取決于該時刻的輸入，與電路原來狀態(tài)無關。觸發(fā)器和門電路是構成數(shù)字電路的基本單元。根據邏輯功能不同分為 RS 觸發(fā)器 D 觸發(fā)器 JK 觸發(fā)器 T 觸發(fā)器 T觸發(fā)器 根據觸發(fā)方式不同分為 電平觸發(fā)器 邊沿觸發(fā)器 主從觸發(fā)器 根據電路結構不同分為 三、觸發(fā)器邏輯功能的描述方法 主要有特性表、特性方程、激勵表 (又稱驅動表)、狀態(tài)轉換圖和波形圖(又稱時序圖)等?；?RS 觸發(fā)器 同步觸發(fā)器 主從觸發(fā)器 邊沿觸發(fā)器 維持阻

3、塞觸發(fā)器 二、觸發(fā)器的類型 基本 RS 觸發(fā)器 主要要求：掌握與非門結構基本 RS 觸發(fā)器的電路和邏輯功能。理解或非門結構基本 RS 觸發(fā)器的電路、邏輯 功能。掌握觸發(fā)器邏輯功能的描述方法。 掌握基本RS 觸發(fā)器的工作特點和邏輯功能。5.2.1 由與非門組成的基本 RS 觸發(fā)器 一、電路組成QQSDRDG1G2QQSDRDSRSDRDQQQ = 1，Q = 0 時，稱為觸發(fā)器的 1 狀態(tài)，記為 Q = 1；Q = 0，Q = 1 時，稱為觸發(fā)器的 0 狀態(tài)，記為 Q = 0 。 RD置0 端，也稱復位端。 R 即 Reset 。SD置1端，也稱置位端。 S 即 Set 。Basic Flip

4、- Flop 互補輸出端，正常工作時，它們的輸出狀態(tài)相反。 低電平有效 QQSDRDG1G211011000SDRD 功 能 說 明輸 入QQ輸 出二、邏輯功能 0111 10觸發(fā)器被置 0 觸發(fā)器置 010QQSDRDG1G211011000SDRD 功 能 說 明輸 入QQ輸 出二、邏輯功能QQ輸 出1001 11觸發(fā)器被置 1 觸發(fā)器置 010 觸發(fā)器置 101QQSDRDG1G211011000SDRD 功 能 說 明輸 入QQ輸 出二、邏輯功能QQ輸 出11 觸發(fā)器置 010 觸發(fā)器置 101 觸發(fā)器保持原狀態(tài)不變不 變&G1 門輸出G2 門輸出QQSDRDG1G211011000S

5、DRD 功 能 說 明輸 入QQ輸 出二、邏輯功能 輸出狀態(tài)不定(禁用)不 定QQ輸 出 觸發(fā)器置 010 觸發(fā)器置 101 觸發(fā)器保持原狀態(tài)不變不 變0011輸出既非 0 狀態(tài)，也非 1 狀態(tài)。當 RD 和 SD 同時由 0 變 1 時，輸出狀態(tài)可能為 0，也可能為 1，即輸出狀態(tài)不定。因此，這種情況禁用。觸發(fā)器次態(tài) Qn+1 與輸入信號和電路原有狀態(tài)（現(xiàn)態(tài)Qn）之間關系的真值表。三、特性表000010Qn+1 = Qn+1 =1，狀態(tài)錯誤，因此不允許。011010100觸發(fā)器置 010101100觸發(fā)器置 1111111001觸發(fā)器保持原狀態(tài)不變說 明QnQnSDRD與非門組成的基本 RS

6、 觸發(fā)器特性表 111100Qn+10011110011Qn+1說明：SD 和 RD 輸入為低電平有效。 SD=0時，Q 被置0 。RD =0 時， Q 被置 1 。但SD 和RD 不能同時為0，否則Q 和Q 的狀態(tài)不再 互反，出現(xiàn)錯誤,且當SD 和RD由0同時變1時，Q端的狀態(tài)不定。觸發(fā)器次態(tài) Qn+1 與輸入信號和電路原有狀態(tài)（現(xiàn)態(tài)Qn）之間關系的真值表。 SD 端 和 RD 端不能同時為 0，即 RD + SD = 1稱約束條件 三、特性表000010Qn+1 = Qn+1 =1，狀態(tài)錯誤，因此不允許。011010100觸發(fā)器置 010101100觸發(fā)器置 1111111001觸發(fā)器保持

7、原狀態(tài)不變說 明QnQnSDRD與非門組成的基本 RS 觸發(fā)器特性表 111100Qn+10011110011Qn+1觸發(fā)器次態(tài) Qn+1 與輸入信號和電路原有狀態(tài)（現(xiàn)態(tài)Qn）之間關系的真值表。 兩個信號輸入端信號名上的非號與信號名構成一個不可拆分的的符號，僅表示輸入低電平有效，而不能參與非運算。注意三、特性表000010Qn+1 = Qn+1 =1，狀態(tài)錯誤，因此不允許。011010100觸發(fā)器置 010101100觸發(fā)器置 1111111001觸發(fā)器保持原狀態(tài)不變說 明QnQnSDRD與非門組成的基本 RS 觸發(fā)器特性表 111100Qn+10011110011Qn+1四、特性方程觸發(fā)器次

8、態(tài) Qn+1 與輸入信號 RD、 SD 及現(xiàn)態(tài) Qn 之間的邏輯關系表達式。特性方程(約束條件)RD + SD = 1基本RS觸發(fā)器Qn+1的卡諾圖RDSD Qn0100 0111 10 0 0 1 1 1 0基本 RS 觸發(fā)器特性表011001010000QnSDRD100110101111010Qn+1011不允許解：例 設下圖中觸發(fā)器初始狀態(tài)為 0，試對應輸入波形 畫出 Q 和 Q 的波形。保持初態(tài)為 0，故保持為 0。置 0保持Q置 1QQSDRDSRSDRDQ1. 電路組成QQRDSDRSQQRDSDG1G2RDSDQQ互補輸出端，正常工作時，它們的輸出狀態(tài)相反。 高電平有效 5.2

9、.2 由或非門組成的基本 RS 觸發(fā)器QQRDSDG1G211011000SDRD 功 能 說 明輸 入QQ輸 出2. 邏輯功能 0100 01觸發(fā)器被置 1 觸發(fā)器置 101QQRDSDG1G211011000SDRD 功 能 說 明輸 入QQ輸 出2. 邏輯功能 1010 00觸發(fā)器被置 0 觸發(fā)器置 010 觸發(fā)器置 101QQRDSDG1G211011000SDRD 功 能 說 明輸 入QQ輸 出2. 邏輯功能 00 觸發(fā)器置 010 觸發(fā)器置 101 觸發(fā)器保持原狀態(tài)不變不 變11G1 門輸出G2 門輸出QQRDSDG1G211011000SDRD 功 能 說 明輸 入QQ輸 出2.

10、 邏輯功能 1100輸出既非 0 狀態(tài)，也非 1 狀態(tài)。當 RD 和 SD 同時由 1 變 0 時，輸出狀態(tài)是不確定的。所以，這種情況也是不允許的。為保證觸發(fā)器能正常工作，要求 RDSD = 0。 輸出狀態(tài)不定(禁用)不 定 觸發(fā)器置 010 觸發(fā)器置 101 觸發(fā)器保持原狀態(tài)不變不 變00001觸發(fā)器狀態(tài)不允許01010101觸發(fā)器置 110101100觸發(fā)器置 0011110011觸發(fā)器保持原狀態(tài)不變說 明Qn+1QnSDRD或非門組成的基本 RS 觸發(fā)器特性表 置 0 端 RD 和置 1 端 SD 高電平有效。 RD SD = 0稱約束條件 注意3. 特性表3. 特性方程基本 RS 觸發(fā)

11、器Qn+1的卡諾圖RDSD Qn0100 0111 10 1 0 1 1 0 0特性方程(約束條件)RD SD = 0基本 RS 觸發(fā)器特性表011001010000QnSDRD100110101111010Qn+1011不允許 基本 RS 觸發(fā)器的兩種形式比較功能歸納Qn11101010不定00Qn+1SDRD不允許11001110Qn00Qn+1SDRDQQSDRDSRQQSDRDSR邏輯符號置 0、置1 信號低電平有效置 0、置1 信號高電平有效注意弄清輸入信號是低電平有效還是高電平有效?；?RS 觸發(fā)器的優(yōu)缺點 優(yōu)點缺點電路簡單，是構成各種觸發(fā)器的基礎。 輸出受輸入信號直接控制，不能

12、定時控制。 不易實現(xiàn)多個觸發(fā)器的同步。 2. 有約束條件。 一、TTL鎖存器1. 電路組成5.2.3 集成鎖存器四R S 鎖存器 CT74LS279 的邏輯電路和邏輯符號 (a) 邏輯電路一； (b) 邏輯電路二； (c) 邏輯符號鎖存器置11鎖存器保持原狀態(tài)不變Qn鎖存器置01鎖存器狀態(tài)不定，不允許2. 邏輯功能 11011000SR 功 能 說 明輸 入輸 出Qn+1二、CMOS鎖存器1. 由與非門組成的鎖存器5.2.3 集成鎖器四R S 鎖存器 CC4044 的邏輯電路和邏輯符號 (a) 邏輯電路； (b) 邏輯符號鎖存器保持原狀態(tài)不變Qn鎖存器置11鎖存器置00鎖存器狀態(tài)不定，不允許鎖

13、存器輸出高阻態(tài)Z2. 邏輯功能 1011100ENS 功 能 說 明輸 入輸 出Qn+1100R111二、CMOS鎖存器2. 由或非門組成的鎖存器5.2.3 集成鎖器四R S 鎖存器 CC4043 的邏輯電路和邏輯符號 (a) 邏輯電路； (b) 邏輯符號鎖存器狀態(tài)不定，不允許鎖存器置00鎖存器置11鎖存器保持原狀態(tài)不變Qn鎖存器輸出高阻態(tài)Z2. 邏輯功能 1011100ENS 功 能 說 明輸 入輸 出Qn+1100R111 同步觸發(fā)器 主要要求：掌握同步 RS 觸發(fā)器、同步 D 觸發(fā)器、同步 JK 觸發(fā)器的邏輯功能及其特性方程。 理解同步觸發(fā)器的觸發(fā)方式，了解同步觸發(fā)器的空翻現(xiàn)象。Sync

14、hronous Flip - Flop 在數(shù)字系統(tǒng)中，為了協(xié)調各部分有節(jié)拍地工作，常常要求一些觸發(fā)器在同一時刻動作。為此，必須采用同步脈沖，使這些觸發(fā)器在同步脈沖作用下根據輸入信號同時改變狀態(tài)，而在沒有同步脈沖輸入時，觸發(fā)器保持原狀態(tài)不變，這個同步脈沖稱為時鐘脈沖 CP。 具有時鐘脈沖控制的觸發(fā)器稱為時鐘觸發(fā)器，又稱同步觸發(fā)器。 同步觸發(fā)器 QQG1G2SRG3G4CPQ3Q4工作原理 CP = 0 時，G3、G4被封鎖，輸入信號 R、S不起作用?；?RS 觸發(fā)器的輸入均為 1，觸發(fā)器狀態(tài)保持不變。 011一、電路組成 基本 RS 觸發(fā)器 增加了由時鐘 CP 控制的門 G3、G4 5.3.1

15、 同步 RS 觸發(fā)器QQG1G2SRG3G4CPQ3Q41SR工作原理 CP = 0 時，G3、G4被封鎖，輸入信號 R、S不起作用?；?RS 觸發(fā)器的輸入均為 1，觸發(fā)器狀態(tài)保持不變。 CP = 1 時，G3、G4解除封鎖，將輸入信號 R 和 S 取非后送至基本 RS 觸發(fā)器的輸入端。 一、電路組成5.3.1 同步 RS 觸發(fā)器QQ1SC11RQQG1G2SRG3G4CPQ3Q4RS功能 RDSD二、邏輯功能異步置 0 端 RD 和異步置1 端 SD 不受 CP 控制。實際應用中，常需要利用異步端預置觸發(fā)器狀態(tài)(置 0 或置 1)，預置完畢后應使 RD = SD = 1。SSDRRDSCP

16、R不定110011 10Qn00Qn+1SR1CP0Qn R、S 信號高電平有效 同步RS 觸發(fā)器 Qn+1的卡諾圖RSQn0100 0111 10 0 0 1 1 1 0三、特性表、特性方程000010101010101101011000111101Qn+1QnSR特性表特性方程RS = 0(約束條件)CP = 1 期間有效狀態(tài)轉換圖 四、驅動表及狀態(tài)轉換圖驅動表R = 0S = 10 1R=S= 0R = 0S = R = 1S = 0100S10000110101RQn+1Qn 根據觸發(fā)器的現(xiàn)態(tài)Qn和次態(tài)Qn+1的取值來確定輸入信號取值的關系表，稱為觸發(fā)器的驅動表，又稱激勵表。 狀態(tài)轉換

17、圖表示觸發(fā)器從一個狀態(tài)變化到另一個狀態(tài)或保持原狀態(tài)不變時，對信號 ( R、S ) 提出的要求。一、電路組成DQQ1S1RC1CPQQ1DDC1CP5.3.2 同步 D 觸發(fā)器二、邏輯功能DQQ1S1RC1CP稱為 D 功能特點：Qn+1 跟隨 D 信號變化不變Qn0置0置101011說明Qn+1DCP同步 D 觸發(fā)器功能表 工作原理 CP = 0 時，觸發(fā)器不受 D 端輸入信號的控制。保持原狀態(tài)不變， CP = 1 時，觸發(fā)器可接受 D 端輸入的信號，其狀態(tài)翻到和 D 的狀態(tài)相同。 三、特性表和特性方程同步D觸發(fā)器Qn+1的卡諾圖DQn010 10 0 1 1Qn+1 = D無約束條件特性方程

18、CP = 1 期間有效001101010011Qn+1QnD特性表 00001111四、驅動表及狀態(tài)轉換圖驅動表100010110110DQn+1Qn0 1D = 1D = 0D = 0D= 1狀態(tài)轉換圖 一、電路結構QQ1JJC1CP1KK邏輯符號5.3.3 同步 JK 觸發(fā)器QQG1G2JKG3G4CPQQG1G2JKG3G4CP功能表 二、邏輯功能稱為 JK 功能，即 JK = 00 時，保持； JK = 11 時，翻轉； J K 時 Qn+1 值與 J 相同。1說明Qn+1KJCP不變Qn00置 0010翻轉11置 1101不變Qn0Qn工作原理 CP = 0 時，G3、G4被封鎖，都

19、輸出 1 ，觸發(fā)器保持原狀態(tài)不變。 CP = 1 時，G3、G4解除封鎖，輸入 J、K 端的信號可控制觸發(fā)器的狀態(tài)。 特性表 同步JK觸發(fā)器Qn+1的卡諾圖JKQn0100 0111 10 0 0 1 1 1 1 0 0三、特性表和特性方程10011111110100110001110000K010100Qn+1QnJ無約束條件特性方程CP = 1 期間有效四、驅動表及狀態(tài)轉換圖0 1J = 0K =J = 1K =J =K = 0J =K = 1狀態(tài)轉換圖 驅動表01K1000101101JQn+1Qn同步觸發(fā)器在 CP = 1 期間接收輸入信號，如輸入信號在此期間發(fā)生多次變化，其輸出狀態(tài)也

20、會隨之發(fā)生翻轉，這種現(xiàn)象稱為觸發(fā)器的空翻。 空翻現(xiàn)象限制了同步觸發(fā)器的應用。5.3.4 同步觸發(fā)器的空翻 5.4 邊沿觸發(fā)器 掌握 TTL 邊沿 JK 觸發(fā)器、維持阻塞 D 觸發(fā)器、T 觸發(fā)器和 T觸發(fā)器、CMOS 邊沿觸發(fā)器的邏輯功能和特性方程。 主要要求： 理解邊沿觸發(fā)器的觸發(fā)方式。 Edge - Triggered Flip - Flop 邊沿觸發(fā)器只能在時鐘脈沖 CP 上升沿 (或下降沿 )時刻接收輸入信號，因此，電路狀態(tài)只能在 CP 上升沿(或下降沿 )時刻翻轉。在 CP 的其他時間內，電路狀態(tài)不會發(fā)生變化，這樣就提高了觸發(fā)器工作的可靠性和抗干擾能力。邊沿觸發(fā)器沒有空翻現(xiàn)象。 邊沿觸

21、發(fā)器主要有邊沿 JK 觸發(fā)器、維持阻塞 D 觸發(fā)器、CMOS 邊沿觸發(fā)器等。邊沿觸發(fā)器 基本 RS 觸發(fā)器 輸入信號接收門 G3、G4 5.4.1 TTL 邊沿 JK 觸發(fā)器邏輯符號一、電路結構 CP = 0 、CP =1、CP由 0正躍到 1 三種情況下，觸發(fā)器狀態(tài)均不變。 CP由 1 負躍到0 時，觸發(fā)器的狀態(tài)根據 J、K 端的輸入信號翻轉。 二、邏輯功能特性方程CP下降沿到達時刻有效功能表 說明Qn+1KJCP不變Qn00置 0010翻轉11置 1101不變Qn0 1Qn二、邏輯功能例如圖所示為下降沿出發(fā)邊沿JK觸發(fā)器 CP、J、K 端的輸入電壓波形，試畫出輸出 Q 端的電壓波形。設觸發(fā)

22、器的初始狀態(tài)為 Q = 0 。解：Q1001110001 JCPK 1 2 3 4 5三、 集成邊沿 JK 觸發(fā)器 CT74LS112 介紹CT74LS112邏輯符號100Qn111在 CP時刻執(zhí)行 JK 功能Qn11111011101011保持Qn0 011異步置 1101異步置 0010說 明Qn+1KJCPSDRD不允許 CT74LS112功能表異步置 0端 RD 和異步置 1 端 SD 輸入的置 0、置1 信號優(yōu)先于 CP 和 J、K 端的輸入信號。如 RD= SD = 0時， Qn+1 = Qn+1 = 1 ，這既不是 0 狀態(tài)，也不是 1 狀態(tài)。因此，在使用 CT74LS112 時

23、，這種情況是不允許的。觸發(fā)器工作時，應取 RD = SD = 1。三、 集成邊沿 JK 觸發(fā)器 CT74LS112 介紹CT74LS112邏輯符號 CT74LS112功能表 在 RD = SD = 1 時，觸發(fā)器在 CP 下降沿到達時刻才能接收 J、K 端的輸入信號。RD 和 SD 端輸入的信號對觸發(fā)器的控制作用優(yōu)先于 CP 和 J、 K 端的信號。100Qn111在 CP時刻執(zhí)行 JK 功能Qn11111011101011保持Qn0 011異步置 1101異步置 0010說 明Qn+1KJCPSDRD不允許例已知邊沿JK觸發(fā)器CT74LS112的CP、J、K、RD和SD端的輸入波形，試畫出輸

24、出端Q 的波形。設觸發(fā)器的初始狀態(tài)為Q=0 態(tài)。 RDCPSDJK解：Q111001110111111100105.4.2 維持阻塞 D 觸發(fā)器一、 邏輯功能 QQ1DDC1CP邏輯符號 特性方程CP 上升沿到達時刻有效不變Qn其他置0置10101說明Qn+1DCP功能表 例如圖所示為維持阻塞 D 觸發(fā)器的時鐘脈沖 CP 和 D 端輸入的電壓波形，試畫出觸發(fā)器輸出 Q 和 Q 的波形。設觸發(fā)器的初始狀態(tài)為 Q = 0。Q01解：1001DCP2345Q二、 集成維持阻塞 D 觸發(fā)器 CT74LS74 介紹CT74LS74邏輯符號 CT74LS74功能表100Qn011 置 01111保持001

25、1異步置 1101異步置 0010說 明Qn+1DCPSDRD不允許 置 1 異步置 0 端 RD 和異步置1 端 SD 的置0、置1信號對觸發(fā)器的控制作用優(yōu)先于 CP 和 D 的信號。 CT74LS74 工作時，不允許RD 和 SD 同時取0，應取RD = SD = 1。 由 JK 觸發(fā)器或 D 觸發(fā)器構成，主要是用來簡化集成計數(shù)器的邏輯電路。QQTT邏輯符號QQC1CP1TC11TCP上升沿觸發(fā)下降沿觸發(fā) T 觸發(fā)器是根據 T 端輸入信號的不同，在時鐘脈沖 CP 作用下具有翻轉和保持功能的電路。 T觸發(fā)器是指每輸入一個時鐘脈沖 CP ，狀態(tài)變化一次的電路。它實際上是 T 觸發(fā)器的翻轉功能。

26、 5.4.3 T 觸發(fā)器和T觸發(fā)器保持翻轉QnQn01說明Qn+1TCP功能表 一、JK 觸發(fā)器構成 T 和 T觸發(fā)器QQTT 觸發(fā)器C11JCP1KQQC1CP1JT觸發(fā)器1KT =1特性方程特性方程翻轉Qn1說明Qn+1TCP功能表 二、 D 觸發(fā)器構成 T 和 T觸發(fā)器QQC1CP1DT觸發(fā)器特性方程特性方程QQTT 觸發(fā)器C11DCP=1一、 CMOS 邊沿 D 觸發(fā)器QCC4013 邏輯圖 主觸發(fā)器從觸發(fā)器緩沖 輸出門5.4.4 CMOS 邊沿觸發(fā)器 Q一、 CMOS 邊沿 D 觸發(fā)器5.4.4 CMOS 邊沿觸發(fā)器 CC4013 邏輯圖 當CP = 0 時，TG1 和 TG4 開通

27、，TG2 和 TG3 關閉，主觸發(fā)器接收輸入端 D 的信息，QM = D ， QM = D。主、從觸發(fā)器間的聯(lián)系被切斷，從觸發(fā)器保持原狀態(tài)不變。 CC4013 邏輯圖 Q 當CP 到達時，TG1 和 TG4 關閉，TG2 和 TG3 開通，主觸發(fā)器維持原狀態(tài)不變。主觸發(fā)器的狀態(tài) QM 傳遞給從觸發(fā)器，使其輸出 Qn+1 = QM = D。 一、 CMOS 邊沿 D 觸發(fā)器5.4.4 CMOS 邊沿觸發(fā)器 CC4013 邏輯圖 Q 當CP 到達時，從觸發(fā)器狀態(tài)不變，主觸發(fā)器的 D 端可輸入新的信號。 一、 CMOS 邊沿 D 觸發(fā)器5.4.4 CMOS 邊沿觸發(fā)器 特性方程二、 CMOS 邊沿

28、JK 觸發(fā)器 主從觸發(fā)器 了解觸發(fā)器各種邏輯功能間的轉換方法。 主要要求：掌握主從觸發(fā)器的觸發(fā)方式、邏輯符號、邏輯功能和特性方程，會畫工作波形。 Master - Slave Flip - Flop 為了提高觸發(fā)器的工作可靠性，要求在 CP 的每個周期內觸發(fā)器的狀態(tài)只能變化一次，因此，常采用主從結構的觸發(fā)器。主從觸發(fā)器 主從觸發(fā)器的工作特點是：CP = 1 期間，主觸發(fā)器接收輸入信號；CP = 0 期間，主觸發(fā)器保持 CP 之前狀態(tài)不變，而從觸發(fā)器接受主觸發(fā)器狀態(tài)。因此，主從觸發(fā)器的狀態(tài)只能在 CP 到達后翻轉。 QQFF2SRFF1CPQMQMCP1S1RC11S1RC1一、電路組成5.5.

29、1 主從 RS 觸發(fā)器從觸發(fā)器 主觸發(fā)器 給主從觸發(fā)器提供反相時鐘信號，使它們在不同的時段交替工作。QQ1SSC1CP1RR表示時鐘觸發(fā)沿為下降沿 一、電路組成5.5.1 主從 RS 觸發(fā)器QQFF2SRFF1CPQMQMCP1S1RC11S1RC1 綜上所述，主從觸發(fā)器狀態(tài)只能在 CP 到達時發(fā)生翻轉，其它時刻則保持不變。至于狀態(tài)如何翻轉， 則由 CP之前最后的輸入信號值決定。 主從 RS 觸發(fā)器工作原理 CP 到達時，CP = 0，CP =1。主觸發(fā)器被封鎖，并保持 CP 到達之前的狀態(tài)不變。這時從觸發(fā)器工作， 因此 QM = 0 時， Q 置 0；QM = 1時，Q 置 1，即 Q =

30、QM，從觸發(fā)器翻轉到與主觸發(fā)器相同的狀態(tài)。 CP = 0 期間，主觸發(fā)器被封鎖，保持CP 到達之前的狀態(tài)不變， Q = QM，主從RS觸發(fā)器狀態(tài)保持不變。二、邏輯功能 CP = 1 期間，CP = 0，主觸發(fā)器接收輸入信號，從觸發(fā)器被封鎖，使主從 RS 觸發(fā)器狀態(tài)保持不變。1工作封鎖0工作封鎖10QQFF2SRFF1CPQMQMCP1S1RC11S1RC1R從S從QQ1JJC1CP1KK1RQQJKG1GQMQMCP1S1RC11SC1G2&1表示時鐘觸發(fā)沿為下降沿 從觸發(fā)器 主觸發(fā)器 特性方程5.5.2 主從 JK 觸發(fā)器CP 到達時有效5.5.3 主從 JK 觸發(fā)器的一次翻轉現(xiàn)象 主從觸發(fā)

31、器避免了空翻現(xiàn)象，卻出現(xiàn)了一次翻轉現(xiàn)象。為了避免產生錯誤的一次翻轉，要求在CP = 1 期間 J、K端的輸入信號保持不變。無論克服這個缺點，在主從觸發(fā)器之后，出現(xiàn)了邊沿觸發(fā)器。邊沿觸發(fā)器既沒有空翻現(xiàn)象，也沒有一次翻轉現(xiàn)象。 指在 CP =1 期間，J、K端的輸入信號不論變化多少次，主觸發(fā)器的狀態(tài)只能變化一次。一次翻轉誤翻轉(一)觸發(fā)器五種邏輯功能的比較(二)不同邏輯功能間的相互轉換討論與練習 (一)觸發(fā)器五種邏輯功能的比較無約束，但功能少無約束，且功能強令 J = K = T即可令J = K= 1即可 D 功能1 0Qn+110DQn+1 = D T 功能 QnQnQn+110T JK 功能

32、Qn10 QnQn+111011000KJQn+1 = JQn + KQnT功能(計數(shù)功能) 在 J = K = 1 時，只有 CP 輸入端，無數(shù)據輸入端。來一個CP 翻轉一次。Qn+1 = Qn RS 功能不定01 QnQn+111011000SRQn+1 = S + RQnRS = 0(約束條件)(二)不同邏輯功能間的相互轉換1. JK D2. JK T、T 因此，令J = K = D已有Qn+1 = JQn+ KQn欲得 Qn+1 = DQQCPDC11J1KQQC11J1KQQCP1C11J1KTCP轉換方法(1) 寫出待求觸發(fā)器和給定觸發(fā)器的特性方程。(3)畫出用給定觸發(fā)器實現(xiàn)待求觸

33、發(fā)器的電路。(2)比較上述特性方程，得出給定觸發(fā)器中輸入 信號的接法。3. D JK已有 Qn+1 = D欲得Qn+1 = JQn + KQn因此，令4. D T已有 Qn+1 = D 欲得Qn+1 =已有 Qn+1 = D欲得 Qn+1 = Qn因此，令D = Qn因此，令D =QQCPC11DQQCPC11DTQQCPJC11DK5. D T 觸發(fā)器的應用舉例 主要要求：掌握觸發(fā)器及其簡單應用電路的分析方法。 觸發(fā)器由門電路構成，因此，門電路的應用注意事項在這里都適用。例如，TTL 觸發(fā)器的輸入端懸空相當于輸入高電平，而 CMOS 觸發(fā)器的輸入端不允許懸空。應用注意 實際工作中，應根據需要

34、選定觸發(fā)器的功能和觸發(fā)方式。例如：同步電平觸發(fā)器通常只用于數(shù)據鎖存，而構成計數(shù)器、移位寄存器時一般要用同步邊沿觸發(fā)器。一、同步單脈沖產生電路 兩個雙上升沿觸發(fā)的 D 觸發(fā)器CC4013 組成的同步單脈沖產生電路。 CP 由此可見，每按一次按鈕開關 S1，F(xiàn)F1的Q1端便輸出一個正脈沖。CPAQ0Q1按鈕開關S1按下二、多路控制公共照明燈電路Q=0 S0 Sn 為安裝在不同處的按鈕開關，用以控制同一個照明燈L的點亮和熄滅。V截止繼電器觸點斷開，燈L熄滅。二、多路控制公共照明燈電路Q=1V導通繼電器觸點閉合，燈L點亮。 按下S0 Sn任一個開關，觸發(fā)器置1，Q=1，V導通，繼電器觸點閉合，燈L亮。再按任一開關，Q=0，燈L熄滅。為安裝在不同處的按鈕開關，用以控制同一個照明燈L的點亮和熄滅。三、數(shù)字搶答器電路 當主持人的控制開關 S “清除”位置，由于這時按鈕開關S0 S7都處在打開位置，優(yōu)先編碼器 CC74HC148 的I0I7 端都輸入高電平，輸出 Y2Y0 和YEX都為高電平，4個鎖存器的 R=0、S=1，其輸出4Q1Q都為低電平，譯碼器CC74HC4511的 BI = 1Q = 0，Ya Yg 都輸出低電平，顯示器不顯示數(shù)字。由于1Q=0，使ST=0，所以 CC74HC148 處于工作狀態(tài)。 當控制開關 S 打到“開始”位置時，四個鎖