EDA（II）課程設(shè)計(jì)實(shí)驗(yàn)報(bào)告-基于QuartusII軟件和SmartSopc平臺(tái)多功能數(shù)字鐘設(shè)計(jì)

1、摘要上學(xué)期的EDA（ = 1 * ROMAN I）實(shí)驗(yàn)為硬件實(shí)驗(yàn)，利用模電知識(shí)在面包板上連接線路實(shí)現(xiàn)多功能數(shù)字鐘設(shè)計(jì)。本次EDA（ = 2 * ROMAN II）實(shí)驗(yàn)為軟件實(shí)驗(yàn)，利用數(shù)電知識(shí)、QuartusII軟件、在以Cyclone II芯片為核心的SmartSOPC平臺(tái)上實(shí)現(xiàn)多功能數(shù)字鐘的設(shè)計(jì)和顯示。4天時(shí)間，我設(shè)計(jì)出了符合基本要求，包括計(jì)時(shí)、顯示、保持、清零、校分、校時(shí)和整點(diǎn)報(bào)時(shí)功能，并具備鬧鐘、星期計(jì)時(shí)功能的多功能數(shù)字鐘。實(shí)驗(yàn)中，我首先對(duì)其從原理上進(jìn)行了設(shè)計(jì)，隨后在QuartusII軟件中設(shè)計(jì)了具體的電路并將其仿真檢驗(yàn)，最后將完整電路下載至SmartSOPC平臺(tái)演示，最終予以了細(xì)節(jié)的完

2、善及各種功能的實(shí)現(xiàn)。本文中，我將對(duì)本次實(shí)驗(yàn)的具體過程，如數(shù)字鐘設(shè)計(jì)要求、方案論證、各子模塊設(shè)計(jì)原理、調(diào)試、仿真結(jié)果及編程下載等作出較為詳細(xì)的說明。關(guān)鍵詞：EDA（ = 2 * ROMAN II），多功能數(shù)字鐘，QuartusII，SmartSOPCAbstractOn semester EDA (I) tests is the hardware experiment, using the mold notified by telegram that knows connects the line on the bread board to realize the multi-function

3、digital clock design. This EDA (II) tests is the software experiment, using digital logic electric circuit knowledge, the QuartusII software, and the demonstration take the Cyclone II chip as in the core SmartSOPC platform to realize the multi-purpose digital clocks design and demonstrate. In 4 days

4、, I designed have met the essential requirements, including time, demonstration, maintained, reset, minute divides ,hour divides and hourly chime function, also it had the alarm clock, the week time function multi- function digital clock. In the experiment, I first have carried on the design it by t

5、heory, afterward has designed the concrete electric circuit and its simulation examination in the QuartusII software, finally complete electric circuit downloading to the SmartSOPC platform demonstration, has given finally the detail consummation and each kind of function realization. In this articl

6、e, I will make a more detailed explanation to this experiments concrete process, as the digital clock design requirements, the project concept demonstration, various submodules principle of design, the debugging, the simulation result and programming downloading and so on.Keywords: EDA（ = 2 * ROMAN

7、II），Multi- function Digital Clock，QuartusII，SmartSOPC目 錄 TOC o 1-3 h z u HYPERLINK l _Toc293346593 摘要 = 1 * ROMAN I HYPERLINK l _Toc293346594 Abstract = 1 * ROMAN I HYPERLINK l _Toc293346595 1緒論 PAGEREF _Toc293346595 h 1 HYPERLINK l _Toc293346596 概述 PAGEREF _Toc293346596 h 1 HYPERLINK l _Toc29334659

8、7 數(shù)字鐘主要功能介紹 PAGEREF _Toc293346597 h 2 HYPERLINK l _Toc293346598 2設(shè)計(jì)要求說明 PAGEREF _Toc293346598 h 3 HYPERLINK l _Toc293346599 2.1 設(shè)計(jì)概述 PAGEREF _Toc293346599 h 3 HYPERLINK l _Toc293346600 2.2 設(shè)計(jì)基本要求 PAGEREF _Toc293346600 h 3 HYPERLINK l _Toc293346601 設(shè)計(jì)提高部分要求 PAGEREF _Toc293346601 h 3 HYPERLINK l _Toc2

9、93346602 3設(shè)計(jì)方案論證（整體電路的工作原理） PAGEREF _Toc293346602 h 4 HYPERLINK l _Toc293346603 工作流程圖 PAGEREF _Toc293346603 h 4 HYPERLINK l _Toc293346604 工作原理 PAGEREF _Toc293346604 h 4 HYPERLINK l _Toc293346605 3.3整體電路圖 PAGEREF _Toc293346605 h 5 HYPERLINK l _Toc293346606 本章總結(jié) PAGEREF _Toc293346606 h 5 HYPERLINK l _

10、Toc293346607 4各子模塊設(shè)計(jì)原理 PAGEREF _Toc293346607 h 6 HYPERLINK l _Toc293346608 脈沖發(fā)生電路 PAGEREF _Toc293346608 h 6 HYPERLINK l _Toc293346609 計(jì)時(shí)電路 PAGEREF _Toc293346609 h 7 HYPERLINK l _Toc293346610 清零電路 PAGEREF _Toc293346610 h 8 HYPERLINK l _Toc293346611 校時(shí)電路 PAGEREF _Toc293346611 h 8 HYPERLINK l _Toc29334

11、6612 整點(diǎn)報(bào)時(shí)電路 PAGEREF _Toc293346612 h 8 HYPERLINK l _Toc293346613 顯示電路 PAGEREF _Toc293346613 h 8 HYPERLINK l _Toc293346614 鬧鐘電路 PAGEREF _Toc293346614 h 8 HYPERLINK l _Toc293346615 防顫電路 PAGEREF _Toc293346615 h 8 HYPERLINK l _Toc293346616 本章小結(jié) PAGEREF _Toc293346616 h 8 HYPERLINK l _Toc293346617 5調(diào)試 PAGE

12、REF _Toc293346617 h 8 HYPERLINK l _Toc293346618 基本過程 PAGEREF _Toc293346618 h 8 HYPERLINK l _Toc293346619 5.2 問題及解決 PAGEREF _Toc293346619 h 8 HYPERLINK l _Toc293346620 5.2 本章總結(jié) PAGEREF _Toc293346620 h 8 HYPERLINK l _Toc293346621 6仿真 PAGEREF _Toc293346621 h 8 HYPERLINK l _Toc293346622 脈沖發(fā)生電路系統(tǒng) PAGEREF

13、 _Toc293346622 h 8 HYPERLINK l _Toc293346623 計(jì)時(shí)電路系統(tǒng) PAGEREF _Toc293346623 h 8 HYPERLINK l _Toc293346624 暫停電路系統(tǒng) PAGEREF _Toc293346624 h 8 HYPERLINK l _Toc293346625 清零電路系統(tǒng) PAGEREF _Toc293346625 h 8 HYPERLINK l _Toc293346626 校時(shí)電路系統(tǒng) PAGEREF _Toc293346626 h 8 HYPERLINK l _Toc293346627 整點(diǎn)報(bào)時(shí)電路系統(tǒng) PAGEREF _T

14、oc293346627 h 8 HYPERLINK l _Toc293346628 顯示電路系統(tǒng) PAGEREF _Toc293346628 h 8 HYPERLINK l _Toc293346629 鬧鐘電路系統(tǒng) PAGEREF _Toc293346629 h 8 HYPERLINK l _Toc293346630 本章小結(jié) PAGEREF _Toc293346630 h 8 HYPERLINK l _Toc293346631 7編程下載 PAGEREF _Toc293346631 h 8 HYPERLINK l _Toc293346632 基本過程 PAGEREF _Toc29334663

15、2 h 8 HYPERLINK l _Toc293346633 管腳號(hào)分配 PAGEREF _Toc293346633 h 8 HYPERLINK l _Toc293346634 結(jié)論 PAGEREF _Toc293346634 h 8 HYPERLINK l _Toc293346635 實(shí)驗(yàn)感想 PAGEREF _Toc293346635 h 8 HYPERLINK l _Toc293346636 參考文獻(xiàn) PAGEREF _Toc293346636 h 8 HYPERLINK l _Toc293346637 附錄A 原理圖及波形仿真文件夾 PAGEREF _Toc293346637 h 8

16、1緒論1.1EDA概述EDA技術(shù)，指以大規(guī)?？删幊踢壿嬈骷檩d體，以硬件描述語言為系統(tǒng)邏輯描述為主要表達(dá)方式，以EDA開發(fā)軟件為設(shè)計(jì)工具，通過有關(guān)的開發(fā)軟件，自動(dòng)完成用軟件方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯畫簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至對(duì)于特定目標(biāo)芯片的邏輯映射、編程下載等工作，最后形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。主要涉及環(huán)境主要分硬件環(huán)境和軟件環(huán)境。Smartsopc實(shí)驗(yàn)平臺(tái)圖1-1：以Cyclone II芯片為核心的SmartSOPC多功能試驗(yàn)臺(tái)圖1-2：QuartusII軟件界面QuartusII提供了可編程片上系統(tǒng)（SOPC）設(shè)計(jì)的一

17、個(gè)開發(fā)環(huán)境。QuartusII集成環(huán)境包括：系統(tǒng)級(jí)設(shè)計(jì)，嵌入式軟件開發(fā)，可編程器件設(shè)計(jì)，綜合，布局/步線，仿真驗(yàn)證。1.2數(shù)字鐘主要功能介紹（1）24小時(shí)計(jì)時(shí)：可完成二十四小時(shí)的不間斷計(jì)時(shí)，最大計(jì)時(shí)顯示23小時(shí)59分59秒。在SmartSOPC平臺(tái)上由6個(gè)7段數(shù)碼管顯示。（2）星期計(jì)時(shí)：可完成7天計(jì)時(shí)，從17顯示在1個(gè)7段數(shù)碼管上。（3）時(shí)鐘清零：使用K2開關(guān)控制清零端。K2=1時(shí)，數(shù)字鐘所有時(shí)間清零；K2=0時(shí)，正常計(jì)數(shù)顯示。（4）時(shí)鐘暫停：使用K1開關(guān)控制時(shí)鐘脈沖輸入信號(hào)。K1=1時(shí)，時(shí)鐘將停止計(jì)數(shù)，暫停顯示當(dāng)前時(shí)刻；K1=0時(shí)，時(shí)鐘即可從原顯示時(shí)間繼續(xù)計(jì)時(shí)。使用此功能主要用于對(duì)時(shí)鐘進(jìn)行精

18、確校對(duì)。例如通過時(shí)校對(duì)和分校對(duì)分別把時(shí)鐘校對(duì)到12:00:00后可以啟用時(shí)鐘暫停按鈕，等待當(dāng)標(biāo)準(zhǔn)時(shí)間到12:00:00時(shí)，關(guān)掉時(shí)鐘停止按鈕，便可完成時(shí)鐘的精準(zhǔn)校對(duì)。（5）時(shí)鐘快速校時(shí)：使用K3、K4、K5開關(guān)分別選擇控制分、時(shí)、日進(jìn)位端。1）K3=1，將1Hz脈沖加至分低位，校正分位，秒位計(jì)數(shù)不受影響；K3=0，正常秒位向分位進(jìn)位，每60秒進(jìn)1。2)K4=1，將1Hz脈沖加至小時(shí)低位，分位、秒位計(jì)數(shù)不受影響；K4=0，正常分位向小時(shí)位進(jìn)位，每60分進(jìn)1。3）K5=1，將1Hz脈沖加至星期進(jìn)位，校正星期，時(shí)、分、秒位計(jì)數(shù)不受影響；K5=0，正常時(shí)位向星期位進(jìn)位，每24小時(shí)進(jìn)1。（6）整點(diǎn)報(bào)時(shí)：實(shí)

19、現(xiàn)每個(gè)整點(diǎn)報(bào)時(shí)。當(dāng)時(shí)間到達(dá)任何一個(gè)整點(diǎn)時(shí)刻前，例如11點(diǎn)59分時(shí)，蜂鳴器將分別在11:59:53、11:59:55、11:59:55以三聲低頻鳴響，在11:59:59時(shí)以高頻鳴響。（7）鬧鐘功能：實(shí)現(xiàn)定點(diǎn)鬧鐘功能。1）由于SmartSOPC平臺(tái)上僅8個(gè)7段數(shù)碼管，因此設(shè)計(jì)使用K6開關(guān)選擇正常顯示和鬧鐘設(shè)定顯示，且為區(qū)分正常顯示和那種顯示，鬧鐘顯示僅用6個(gè)數(shù)碼管。K6=1,7個(gè)數(shù)碼管正常顯示星期、時(shí)、分、秒；K6=0,6個(gè)數(shù)碼管分別顯示星期、時(shí)、分，秒高位一直為0。2）鬧鐘計(jì)時(shí)僅時(shí)位和分位單獨(dú)計(jì)數(shù)，沒有進(jìn)位。使用K7對(duì)鬧鐘的時(shí)位設(shè)定時(shí)間，即校時(shí)，K7=0，將脈沖加至?xí)r進(jìn)位，校時(shí)；K7=1，保持設(shè)

20、定的時(shí)間。使用K8對(duì)鬧鐘的分位設(shè)定時(shí)間，即校分，K8=0，將脈沖加至分進(jìn)位，校分；K8=1，保持設(shè)定的時(shí)間。一旦與設(shè)定時(shí)間相同，則蜂鳴器將以1Khz頻率鳴響10秒鐘。2設(shè)計(jì)要求說明 設(shè)計(jì)概述主要內(nèi)容：利用QuartusII軟件設(shè)計(jì)一個(gè)數(shù)字計(jì)時(shí)器，可以完成00:00:00到23:59:59的計(jì)時(shí)功能，并在控制電路的作用下具有保持、清零、快速校時(shí)、快速校分、整點(diǎn)報(bào)時(shí)等功能。并下載到SmartSOPC實(shí)驗(yàn)系統(tǒng)中演示。 設(shè)計(jì)基本要求（1）能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能；（2）分別由六個(gè)數(shù)碼管顯示時(shí)分秒的計(jì)時(shí)；（3）K1是系統(tǒng)的使能開關(guān)（K1=0正常工作，K1=1時(shí)鐘保持不變）；（4）K2是系統(tǒng)的清零開

21、關(guān)（K2=0正常工作，K2=1時(shí)鐘的分、秒全清零）；（5）K3是系統(tǒng)的校分開關(guān)（K3=0正常工作，K3=1時(shí)可以快速校分）；（6）K4是系統(tǒng)的校時(shí)開關(guān)（K4=0正常工作，K4=1時(shí)可以快速校分）；（7）使時(shí)鐘具有整點(diǎn)報(bào)時(shí)功能（當(dāng)時(shí)鐘計(jì)到5953”時(shí)開始報(bào)時(shí)，在5953”, 5955”,5957”時(shí)報(bào)時(shí)頻率為512Hz,5959”時(shí)報(bào)時(shí)頻率為1KHz） 設(shè)計(jì)提高部分要求(1)鬧表設(shè)定功能；(2)自己添加其他功能；3設(shè)計(jì)方案論證（整體電路的工作原理）工作流程圖圖3-1工作原理（1）基本電路：脈沖發(fā)生電路、計(jì)時(shí)電路脈沖發(fā)生電路是所有電路的工作前提，將SmartSOPC平臺(tái)提供的48MHz輸出經(jīng)過分頻

22、分為1Hz、1KHz和512Hz信號(hào)，分別用于計(jì)數(shù)和報(bào)時(shí)輸入脈沖。計(jì)時(shí)電路是核心電路。其從脈沖發(fā)生電路接受1Hz的脈沖信號(hào)，進(jìn)行時(shí)鐘的60進(jìn)制、24進(jìn)制和7進(jìn)制的相關(guān)設(shè)計(jì)。（2）功能電路：校時(shí)電路、清零電路、顯示電路、整點(diǎn)報(bào)時(shí)電路這三個(gè)電路是圍繞計(jì)時(shí)電路的基本功能電路。通過特定的端口輸入計(jì)時(shí)電路或從計(jì)時(shí)電路得到輸出。依次完成對(duì)計(jì)時(shí)時(shí)間的快速校正、對(duì)內(nèi)部計(jì)時(shí)器值全部清零、對(duì)計(jì)時(shí)時(shí)間進(jìn)行譯碼顯示和在整點(diǎn)進(jìn)行報(bào)時(shí)。（3）附加功能電路：鬧鐘電路、星期計(jì)時(shí)電路鬧鐘電路與計(jì)時(shí)電路在同7片數(shù)碼管輸出顯示，故增加選擇電路使顯示電路分別顯示。將正常工作時(shí)間與設(shè)定時(shí)間進(jìn)行比較，一旦相同則蜂鳴10秒。星期計(jì)時(shí)與24

23、小時(shí)計(jì)時(shí)電路原理相同，增加一個(gè)模7計(jì)數(shù)，從17顯示。整體電路圖9個(gè)輸入端，其中一個(gè)是系統(tǒng)頻率48MHz輸入，另8個(gè)為控制開關(guān)，分別為暫停開關(guān)K1、清零開關(guān)K2、正常工作時(shí)位校對(duì)開關(guān)K3、正常工作分位校對(duì)開關(guān)K4、校星期開關(guān)K5、腦中顯示開關(guān)K6、鬧鐘校時(shí)開關(guān)K7和鬧鐘校分開關(guān)K8。3個(gè)輸出端，蜂鳴器BEEP輸出、7位數(shù)碼管段碼輸出S6.0和位碼輸出X6.0。各個(gè)子模塊均為封裝后子電路。各個(gè)子電路的內(nèi)部電路將在下章中予以說明。電路圖如下：圖3-23.4本章總結(jié)本章節(jié)給出了本次設(shè)計(jì)的總思路。對(duì)總體原理進(jìn)行概括和總結(jié)，給出流程圖，總電路圖。對(duì)輸入、輸出端進(jìn)行闡釋說明。并實(shí)行由自頂向下的設(shè)計(jì)方案，依次

24、設(shè)計(jì)子模塊，對(duì)每個(gè)模塊的思路進(jìn)行總結(jié)概括。4各子模塊設(shè)計(jì)原理脈沖發(fā)生電路 圖4-1：脈沖發(fā)生電路模塊流程圖圖4-2（1）48分頻使用2片4位二進(jìn)制計(jì)數(shù)器74161構(gòu)成一個(gè)模16和模3計(jì)數(shù)器，級(jí)聯(lián)，可構(gòu)成48分頻。將系統(tǒng)提供輸入48MHz分頻為1MHz。電路圖如下：圖4-3（2）1000分頻使用3片4位二進(jìn)制計(jì)數(shù)器74161構(gòu)成三個(gè)模10計(jì)數(shù)器的級(jí)聯(lián)，可構(gòu)成1000分頻。使用兩個(gè)1000分頻級(jí)聯(lián)（1）中的48分頻，使輸出信號(hào)頻率為1Hz。在第一個(gè)1000分頻后拉出一個(gè)輸出端，為1KHz。電路圖如下：圖4-4（3）2分頻使用7474的器重一個(gè)觸發(fā)器構(gòu)成模2計(jì)數(shù)器。使用1KHz為輸入，使輸出為512

25、hz。電路圖如下：圖4-5計(jì)時(shí)電路 圖4-6：計(jì)數(shù)電路模塊4.2.1流程圖圖4-7（1）分、秒60計(jì)數(shù)使用2片74161構(gòu)成模6和模10級(jí)聯(lián)，成為模60，作為秒和分的計(jì)數(shù)器，實(shí)現(xiàn)0059計(jì)數(shù)。秒位脈沖為1Hz，分位脈沖由秒位進(jìn)位。電路圖如下：圖4-8（2）小時(shí)24計(jì)數(shù)使用2片74161，一片構(gòu)成模3作為24小時(shí)的高位，另一片在前片為0、1時(shí)模10，前片為2時(shí)模4，實(shí)現(xiàn)0023計(jì)數(shù)。脈沖由分位進(jìn)位。電路圖如下：圖4-9（3）星期7計(jì)數(shù)使用1片74161，構(gòu)成模7作為一星期的7天計(jì)數(shù)，與秒、分、時(shí)不同之處在于，前者均從0000開始計(jì)數(shù)，星期計(jì)數(shù)從0001開始，實(shí)現(xiàn)17計(jì)數(shù)。脈沖由小時(shí)位進(jìn)位。電路圖

26、如下：圖4-104.2.3級(jí)聯(lián)模塊圖圖4-114.3清零電路74161芯片的CLRN引腳為清零引腳，低電平有效，在計(jì)時(shí)電路設(shè)計(jì)時(shí)，將所有的CLRN端均設(shè)為高電平，不會(huì)有清零作用產(chǎn)生，因此，次項(xiàng)設(shè)計(jì)中，將分、秒60計(jì)數(shù)、小時(shí)24計(jì)數(shù)和星期7計(jì)數(shù)的清零端均連接于開關(guān)K2。為可實(shí)現(xiàn)K2=0時(shí)正常工作，K2=1時(shí)全部清零。則將K2的值取非后再接入。上述計(jì)時(shí)電路中已將此功能涵蓋。4.4校時(shí)電路 圖4-12：校時(shí)模塊4.4.1電路圖（1）校時(shí)原理本次實(shí)驗(yàn)中，我用到了校周、校時(shí)和校分。電路原理均一樣，通過門電路的組合，實(shí)現(xiàn)K=0時(shí)正常工作，提供該給的進(jìn)位IN脈沖，K=1時(shí)，提供1Hz的CLK脈沖快速校正。電

27、路如下：圖4-13（2）加至計(jì)數(shù)電路圖4-144.5整點(diǎn)報(bào)時(shí)電路圖4-15：整點(diǎn)報(bào)時(shí)模塊圖4.5.1流程圖設(shè)計(jì)簡(jiǎn)單的門電路，將規(guī)定時(shí)間（5953”,5955”,5957”,5959”）同響應(yīng)頻率相與，結(jié)果相或后輸入到蜂鳴器。圖4-164.5.2電路圖（1）報(bào)時(shí)電路需要在5953”, 5955”,5957”時(shí)和512Hz的頻率信號(hào)相與輸出為1，我利用了F2和F1相或再和F0相與得到53”、55”、57”時(shí)輸出為1。5959”則將所有的1相與然后和1KHz的頻率信號(hào)相與，結(jié)果相或后輸入到蜂鳴器。圖4-17（2）綜合前述基本功能電路圖4-184.6顯示電路圖4-19：顯示電路模塊4.6.1流程圖圖4

28、-204.6.2電路圖用由4片74151構(gòu)成的28選4數(shù)據(jù)選擇器得到輸出，將輸出用于顯示譯碼器的輸出，得到數(shù)碼管的段碼顯示。另外，又3線8線譯碼器74138輸出到數(shù)碼管的位碼，使共陰數(shù)碼管顯示。電路如下：圖4-214.7鬧鐘電路圖4-22：鬧鐘電路模塊4.7.1流程圖圖4-234.7.2電路圖（1）鬧鐘計(jì)時(shí)鬧鐘計(jì)時(shí)只需要24小時(shí)59分，但如果只比較這4個(gè)數(shù)字，鬧鈴時(shí)間為60秒，因此我選擇了比較5個(gè)數(shù)字，將秒十位設(shè)定為0顯示，因此鬧鈴10秒。為了設(shè)定時(shí)間，僅需單獨(dú)計(jì)時(shí)不需進(jìn)位，通過開關(guān)控制單獨(dú)計(jì)時(shí)的脈沖輸入，設(shè)定時(shí)間后脈沖將不給予，顯示時(shí)間定在所需時(shí)間上。電路圖如下：圖4-24（2）時(shí)間比較鬧鐘

29、設(shè)計(jì)的原理是在正常計(jì)時(shí)和鬧鐘計(jì)時(shí)相同時(shí)蜂鳴器鳴響，因此比較電路運(yùn)用門電路，將23小時(shí)59分0秒各位相同或，相同為1不同為0，得到的輸出和1KHz相與后連接蜂鳴器。因?yàn)楣灿?0位的比較，故先設(shè)計(jì),4位比較器，然后以5個(gè)4位比較模塊設(shè)計(jì)20位比較。電路圖如下： = 1 * GB3 4位比較圖4-25：4個(gè)同或之后與輸出 = 2 * GB3 20位比較圖4-26：5個(gè)4位比較模塊相與（3）選擇顯示由于SmartSOPC平臺(tái)上只有8個(gè)數(shù)碼管，而在正常顯示時(shí)已用了7個(gè)，因此應(yīng)對(duì)此7個(gè)數(shù)碼管復(fù)用，運(yùn)用一個(gè)開關(guān)K6，當(dāng)K6=1時(shí)，正常計(jì)時(shí)顯示，K6=0時(shí)鬧鐘計(jì)時(shí)顯示。我選擇了門電路來選擇顯示的輸出，因?yàn)橹?/p>

30、選擇了5個(gè)數(shù)字比較，但正常工作顯示的是7個(gè)，而顯示電路僅一個(gè)，因此設(shè)計(jì)為星期顯示一直有輸出。故選擇鬧鐘6個(gè)數(shù)字顯示輸出，因此設(shè)計(jì)24位選擇器。先設(shè)計(jì)兩位的選擇，生成模塊后設(shè)計(jì)成4位選擇，最后進(jìn)行24位選擇。電路圖如下： = 1 * GB3 2位選擇 = 2 * GB3 4位選擇圖4-27：2位選擇電路 圖（左）圖4-28：4位選擇電路 圖（右） = 3 * GB3 24位選擇圖4-29：24位選擇電路4.8防顫電路圖4-30：防顫開關(guān)模塊4.8.1電路圖運(yùn)用D觸發(fā)器的防顫功能，做成防顫開關(guān)，試驗(yàn)中用到了8個(gè)開關(guān)，因此將一個(gè)開關(guān)的防顫做成模塊后產(chǎn)生8開關(guān)防顫。電路圖如下： = 1 * GB3 防

31、顫原理 = 2 * GB3 1個(gè)開關(guān)防顫模塊圖4-31 圖4-32 = 3 * GB3 8個(gè)防顫開關(guān)原理組合生成8個(gè)開關(guān)的防顫，電路圖如下：圖4-334.9本章小結(jié)在此章節(jié)中，我詳細(xì)描述了各子模塊的設(shè)計(jì)原理，包括脈沖發(fā)生、計(jì)時(shí)、清零、校時(shí)、顯示、整點(diǎn)報(bào)時(shí)、鬧鐘和防顫開關(guān)的原理。在原理說明的同時(shí)用流程圖，模塊圖和電路圖同時(shí)作用，清晰闡釋設(shè)計(jì)思路。在整個(gè)設(shè)計(jì)中，我設(shè)計(jì)的分頻器均由芯片74161擔(dān)任，這樣對(duì)于原理的理解較為簡(jiǎn)單和方便。在選擇顯示和鬧鐘時(shí)間的比較電路中我均從原理出發(fā)，運(yùn)用門電路來實(shí)現(xiàn)，這樣原理上較為容易分析和理解，但是加大了工作量，因此我也考慮可選擇用集成芯片74157和7485等來實(shí)

32、現(xiàn)。4.8中的防顫開關(guān)在原始設(shè)計(jì)中沒有，但是若不用則結(jié)果不理想，一直產(chǎn)生隨機(jī)數(shù)，因此運(yùn)用上學(xué)期EDA（ = 1 * ROMAN I）的思想，也加上防顫，效果立竿見影的好。QuartusII軟件是一款相對(duì)只能的軟件，所以在設(shè)計(jì)時(shí)為防止線路太多而導(dǎo)致錯(cuò)誤，我都采用了軟件本身的模塊生成來代替繁冗的電路圖，減少連線工作，使電路圖簡(jiǎn)潔明了。5調(diào)試QuatrusII軟件的調(diào)試即編譯。電路搭建或語言描述完以后應(yīng)先進(jìn)行編譯，它是使得所建模型得以正常運(yùn)行的檢驗(yàn)，檢查電路是否有邏輯問題等，只有編譯成功后才可進(jìn)行接下來的仿真下載等步驟。此編譯分五步，分別是Analysis&Synthesis、Partiition

33、Merge、Fitter、Assembler、Classic Timing Analyzer。在編譯時(shí)，軟件界面左下方會(huì)顯示編譯進(jìn)行的進(jìn)度。五個(gè)步驟由前到后一個(gè)一個(gè)進(jìn)行。全部完成后，編譯欄上顯示總編譯進(jìn)度為100%，及其各個(gè)步驟的編譯時(shí)間消耗。若電路邏輯上有問題，則編譯將出現(xiàn)問題，此時(shí)當(dāng)Analysis&Synthesis進(jìn)度為9%左右時(shí)編譯即會(huì)停止，并用紅色字體顯示出錯(cuò)誤所在。利用錯(cuò)誤提示信息，可方便修改電路。修改后再次編譯直到?jīng)]有錯(cuò)誤，編譯成功。編譯能找出的僅邏輯錯(cuò)誤，如線路是否都連接上，是否命名錯(cuò)誤等，但不會(huì)顯示電路本身的功能等是否有問題。若沒有邏輯錯(cuò)誤，則編譯成功，在編譯欄上，系統(tǒng)將給

34、出此次編譯時(shí)發(fā)現(xiàn)此次電路上存在的warning及相關(guān)具體內(nèi)容。一般情況下warning不影響電路的正常運(yùn)行，故可忽略，但若warning過多，則應(yīng)回頭檢查下電路是否有問題。 = 1 * GB3 編譯成功 = 2 * GB3 編譯信息圖5-1 圖5-2 5.2 問題及解決由于是第一次使用此軟件，且為英文軟件，因此在對(duì)專業(yè)說明的理解上有一定的偏差。但笨軟件能編譯出的錯(cuò)誤僅為邏輯和語法錯(cuò)誤，因此，大部分我所遇到的編譯錯(cuò)誤均為非法命名的問題，如下為遇到的典型錯(cuò)誤： = 1 * GB3 QuatrusII軟件不接受中文命名。如，將一個(gè)框圖命名為“計(jì)數(shù)”，則顯示如下錯(cuò)誤：圖5-3 = 2 * GB3 不能

35、區(qū)分大小寫。如，將兩個(gè)輸出分別命名為A3.0和a3.0，則顯示如下錯(cuò)誤：圖5-4 = 3 * GB3 輸入輸出不對(duì)稱。如將a3.0輸出給A，則顯示如下錯(cuò)誤：圖5-5 = 4 * GB3 沒有輸入：圖5-65.2 本章總結(jié)在設(shè)計(jì)過程中，因?yàn)榭梢栽谲浖猩赡K，因此大大節(jié)省了時(shí)間和精力，但同時(shí)也增加了錯(cuò)誤的可能。解決辦法是從基本電路開始編譯，成功之后再生成模塊，明確輸入輸出，在用模塊連接電路時(shí)謹(jǐn)慎選擇輸入輸出的對(duì)稱性。6仿真6.1脈沖發(fā)生電路系統(tǒng)6.1.1模48將48MHz的頻率經(jīng)過由模16和模3級(jí)聯(lián)的分頻器，我將兩個(gè)輸出均取波形，得到如下圖所示：圖6-1:48M分頻為3M和1M6.1.2模10

36、00將48分頻后的1MHz頻率經(jīng)過1000分頻器，已經(jīng)看不到輸出結(jié)果，故將每個(gè)模10輸出，可觀察結(jié)果為正確，輸出波形如下：圖6-2:1M分頻為1K6.1.2分頻器脈沖發(fā)生器的最終結(jié)果是將48MHz的頻率分成1KHz、512Hz和1Hz，在波形仿真中，已無法觀察到如此龐大的變化，故所得大概圖如下：圖6-3:48M分頻為1K,512和16.2計(jì)時(shí)電路系統(tǒng)6.2.1分、秒60計(jì)數(shù)2片74161構(gòu)成模6和模10級(jí)聯(lián)，成為模60，實(shí)現(xiàn)0059計(jì)數(shù)。秒位脈沖為1Hz，分位脈沖由秒位進(jìn)位。波形圖如下：圖6-4：0059分或秒6.2.2小時(shí)24計(jì)數(shù)2片74161，一片構(gòu)成模3作為24小時(shí)的高位，另一片在前片為

37、0、1時(shí)構(gòu)成模10，前片為2時(shí)模4，實(shí)現(xiàn)0023計(jì)數(shù)。脈沖由分位進(jìn)位。波形圖如下：圖6-5：0023小時(shí)6.2.3星期7計(jì)數(shù)1片74161，構(gòu)成模7作為一星期的7天計(jì)數(shù)，從0001開始，實(shí)現(xiàn)17計(jì)數(shù)。脈沖由小時(shí)位進(jìn)位。波形圖如下：圖6-6：星期176.2.4總計(jì)時(shí)顯示范圍為00:00:00:123:59:59:7圖6-7：00:00:00:123:59:59:76.3暫停電路系統(tǒng)使用K1開關(guān)控制，當(dāng)K1=0時(shí)正常工作，K1=1時(shí)暫停工作，波形圖如下：圖6-8：K1=1，暫停保持6.4清零電路系統(tǒng)使用K2開關(guān)控制，當(dāng)K2=0時(shí)正常工作，K2=1時(shí)所有計(jì)數(shù)器全部清零，波形圖如下：圖6-9：K2=1

38、，清零6.5校時(shí)電路系統(tǒng)6.5.1校分使用K3開關(guān)控制，當(dāng)K3=0時(shí)正常工作，K3=1時(shí)快速校分，星期、小時(shí)、秒位正常工作，波形圖如下：圖6-10：K3=1，快速校分6.5.1校時(shí)使用K4開關(guān)控制，當(dāng)K4=0時(shí)正常工作，K4=1時(shí)快速校時(shí)，星期、分、秒位正常工作，波形圖如下：圖6-11：K4=1，快速校時(shí)6.5.1校星期使用K5開關(guān)控制，當(dāng)K5=0時(shí)正常工作，K5=1時(shí)快速校星期，小時(shí)、分、秒位正常工作，波形圖如下：圖6-12：K5=1，快速校星期6.6整點(diǎn)報(bào)時(shí)電路系統(tǒng)在每個(gè)整點(diǎn)之前的5953”、55”、57”、59”各蜂鳴一聲，前三聲低頻，最后一聲高頻。波形如下：圖6-13：整點(diǎn)報(bào)時(shí)6.7顯

39、示電路系統(tǒng)顯示電路波形仿真不能完整顯示，部分波形圖如下：圖6-14：顯示6.7鬧鐘電路系統(tǒng)6.7.1鬧鐘計(jì)時(shí)當(dāng)K7=0和K8=0時(shí)正常計(jì)時(shí)，單獨(dú)計(jì)為23小時(shí)，59分，0秒，沒有進(jìn)位。波形圖如下：圖6-15：鬧鐘計(jì)時(shí)6.7.2設(shè)定時(shí)間（1）當(dāng)K7=1設(shè)定小時(shí)，即快速校時(shí)。波形圖如下：圖6-16（2）當(dāng)K8=1設(shè)定分鐘，即快速校分。波形圖如下：圖6-176.9本章小結(jié)本章中，將電路的各子部分進(jìn)行了仿真分析，驗(yàn)證了電路的正確性，保證下載后功能的準(zhǔn)確性。在仿真的過程中，輸入?yún)?shù)，如CLK、END TIME等的設(shè)定尤為重要，若沒有設(shè)定合理的參數(shù)，即使功能正確，也有可能得不到結(jié)果。7編程下載將已經(jīng)編譯成功

40、，且在一定程度上進(jìn)行了仿真的程序下載到硬件SmartSOPC平臺(tái)上，使設(shè)計(jì)的功能得以演示。步驟：分配管腳：在“Assignment”“Pins”中雙擊“Location”，按實(shí)驗(yàn)指導(dǎo)書管腳號(hào)分配。設(shè)定：在“Assignment”“Device” “Device&Qptions”“Unused Pins”中選擇“As input tri-stated”，即將懸空輸入引腳均設(shè)為三態(tài)。下載：在“Tool” 中選擇“Programmer”，在“Programmer/Configure”選擇框中打勾，點(diǎn)擊“Start”即開始下載。7.2管腳號(hào)分配圖7-1：管腳號(hào)分配結(jié)論通過4天的努力，我最終實(shí)現(xiàn)了自己的

41、設(shè)計(jì)，達(dá)到了基本要求，且在此基礎(chǔ)上實(shí)現(xiàn)了星期顯示、鬧鐘等附加功能。設(shè)計(jì)思路均來源于自己，從原理入手，到構(gòu)思如何簡(jiǎn)單實(shí)現(xiàn)，綜合運(yùn)用所學(xué)知識(shí)，融會(huì)貫通。最后的設(shè)計(jì)出來的數(shù)字鐘功能齊全，經(jīng)過種種實(shí)驗(yàn)和改良，使得運(yùn)行相當(dāng)穩(wěn)定，時(shí)鐘計(jì)時(shí)不存在不穩(wěn)定跳變和隨機(jī)數(shù)的產(chǎn)生，顯示電路不存在閃爍及抖動(dòng)現(xiàn)象，開關(guān)防顫功能良好體現(xiàn)。實(shí)驗(yàn)感想1問題和解決在本次試驗(yàn)中，從對(duì)軟件的不熟悉到熟悉，從對(duì)原理的了解到認(rèn)知深入，以及在硬件平臺(tái)的實(shí)戰(zhàn)演示，整個(gè)過程都出現(xiàn)了這樣那樣的問題，預(yù)料之中和之外的，在此，我將我所遇到的問題和解決方案進(jìn)行如下總結(jié)：（1）軟件應(yīng)用首先是編譯，因?yàn)闆]有習(xí)慣QuartusII軟件，所以在一開始很容易就

42、會(huì)忘記將所要編譯的文件設(shè)為頭文件，因此做了很多無用功，且解決不了問題。漸漸熟悉軟件后此問題就迎刃而解了。其次是在編譯中出現(xiàn)的錯(cuò)誤，一開始不能理解那些專業(yè)英文術(shù)語的解釋，因此也很難知道自己究竟錯(cuò)在哪里，后來慢慢熟悉了軟件就了解到，本軟件對(duì)命名的要求很高，不區(qū)分大小寫，輸入輸出必須對(duì)稱等?？偨Y(jié)來說，遇到的編譯錯(cuò)誤大部分為命名問題，因此這個(gè)問題在最后也很好的得到了解決，而編譯成功率也越來越高。然后是仿真，同編譯一樣，一開始總是對(duì)一個(gè)文件驚醒重復(fù)仿真，且不懂保存，經(jīng)老師指導(dǎo)后很快得到了解決。最后是下載，雖然第一天老師理論上講了如何下載，可是一旦自己要進(jìn)行操作就是不順利，比如管腳號(hào)分配不對(duì)，機(jī)器沒有打開

43、等問題。（2）實(shí)驗(yàn)原理 = 1 * GB3 脈沖發(fā)生電路在本電路設(shè)計(jì)中，思路清晰，但是碎玉進(jìn)位的上升邊沿下降邊沿等細(xì)節(jié)問題產(chǎn)生了一定的混亂，最后仔細(xì)研究了74161的功能，解決了問題。 = 2 * GB3 計(jì)時(shí)電路在本電路設(shè)計(jì)中，分秒的60計(jì)數(shù)很簡(jiǎn)單就實(shí)現(xiàn)了，在實(shí)現(xiàn)24小時(shí)計(jì)數(shù)時(shí)產(chǎn)生了一定的問題，原思路為設(shè)計(jì)成模30，一旦計(jì)數(shù)器為23:59:59，則全部清零，但是這樣實(shí)現(xiàn)較麻煩。因此改良的設(shè)計(jì)方案，在前面的計(jì)數(shù)設(shè)計(jì)中，均運(yùn)用的74161的置數(shù)端，小時(shí)計(jì)數(shù)的設(shè)計(jì)將清零端也用于其中，即當(dāng)高位為0和1時(shí)低位置數(shù)模10，當(dāng)高位為2時(shí)低位清零模4，這樣就簡(jiǎn)單實(shí)現(xiàn)了效果。還有，星期的計(jì)數(shù)應(yīng)從1開始，因此74161的置數(shù)端應(yīng)設(shè)為0001. = 3 * GB3 清零電路這部分的設(shè)計(jì)思路很簡(jiǎn)單，但74161清零端為低電平有效，而實(shí)驗(yàn)要求為低電平正常工作，因此很容易就想到了將開關(guān)輸入先非，這是所有開關(guān)的處理方法。 = 4 * GB3 校時(shí)電路這部分設(shè)計(jì)的思路是明確的，但因?yàn)橛玫氖情T電路來實(shí)現(xiàn)，因此一開始進(jìn)入了邏輯混亂的狀態(tài)，后來通過靜下心來仔細(xì)思考，解決了問題。 = 5 * GB3 整點(diǎn)報(bào)電路這部分設(shè)計(jì)思路繁多，簡(jiǎn)單運(yùn)用門電路即可實(shí)現(xiàn)，但一開始的設(shè)計(jì)較復(fù)雜，也能實(shí)現(xiàn)最終結(jié)果，后來經(jīng)過同學(xué)提醒，改良了設(shè)計(jì)方案，現(xiàn)在的整點(diǎn)報(bào)時(shí)內(nèi)部結(jié)構(gòu)簡(jiǎn)單明了。 = 6 * G