EDA技術實用教程—Verilog_HDL版(第四版) 教學課件 潘松 黃繼業(yè) 潘明Verilog設計深入

1、在線教務輔導網：教材其余課件及動畫素材請查閱在線教務輔導網QQ:349134187 或者直接輸入下面地址：第5章Verilog設計深入 5.1 過程中的兩類賦值語句 5.1.1 阻塞式賦值 5.1.2 非阻塞式賦值 5.1 過程中的兩類賦值語句 5.1.2 非阻塞式賦值 5.1 過程中的兩類賦值語句 5.1.3 深入認識阻塞賦值和非阻塞式賦值的特點 5.1 過程中的兩類賦值語句 5.1.3 深入認識阻塞賦值和非阻塞式賦值的特點 5.1 過程中的兩類賦值語句 5.1.3 深入認識阻塞賦值和非阻塞式賦值的特點 5.1 過程中的兩類賦值語句 5.1.3 深入認識阻塞賦值和非阻塞式賦值的特點 5.1

2、過程中的兩類賦值語句 5.1.3 深入認識阻塞賦值和非阻塞式賦值的特點 5.2 過程結構總結 1. 過程語句為一無限循環(huán)語句 2. 過程中的語句具有順序和并行雙重性 3. 過程語句本身是并行語句 4. 過程中只允許描述對應單一時鐘的同步時序邏輯 5. 不完整條件語句與時序電路的關系 5.2 過程結構總結 5.2 過程結構總結 5.2 過程結構總結 5.2 過程結構總結 5.3 移位寄存器設計 5.3.1 含同步預置功能的移位寄存器設計 5.3 移位寄存器設計 5.3.1 含同步預置功能的移位寄存器設計 5.3 移位寄存器設計 5.3.2 模式可控的移位寄存器設計 5.3 移位寄存器設計 5.3

3、.2 模式可控的移位寄存器設計 5.3 移位寄存器設計 5.3.3 使用移位操作符設計移位寄存器 5.3 移位寄存器設計 5.3.3 使用移位操作符設計移位寄存器 5.3 移位寄存器設計 5.3.3 使用移位操作符設計移位寄存器 5.4 乘法器設計及相關語句應用 5.4.1 參數定義關鍵詞parameter5.4 乘法器設計及相關語句應用 5.4.2 整數型寄存器類型定義 5.4 乘法器設計及相關語句應用 5.4.3 for語句用法 5.4 乘法器設計及相關語句應用 5.4.3 for語句用法 5.4 乘法器設計及相關語句應用 5.4.4 repeat語句用法 5.4 乘法器設計及相關語句應用

4、 5.4.5 while語句用法 5.4 乘法器設計及相關語句應用 5.4.5 while語句用法 5.5 if語句一般用法 5.5 if語句一般用法 5.5 if語句一般用法 5.5 if語句一般用法 5.5 if語句一般用法 5.6 三態(tài)與雙向端口設計 5.6.1 三態(tài)控制電路設計 5.6 三態(tài)與雙向端口設計 5.6.2 雙向端口設計 5.6 三態(tài)與雙向端口設計 5.6.2 雙向端口設計 5.6 三態(tài)與雙向端口設計 5.6.2 雙向端口設計 5.6 三態(tài)與雙向端口設計 5.6.3 三態(tài)總線控制電路設計 5.6 三態(tài)與雙向端口設計 5.6.3 三態(tài)總線控制電路設計 5.6 三態(tài)與雙向端口設計

5、 5.6.3 三態(tài)總線控制電路設計 5.7 ?？煽赜嫈灯髟O計 5.7.1 同步加載模型設計 5.7 ?？煽赜嫈灯髟O計 5.7.1 同步加載模型設計 5.7 ?？煽赜嫈灯髟O計 5.7.2 異步加載模型設計 5.7 ?？煽赜嫈灯髟O計 5.7.2 異步加載模型設計 5.7 ?？煽赜嫈灯髟O計 5.7.3 異步清0加載模型設計 5.7 ?？煽赜嫈灯髟O計 5.7.3 異步清0加載模型設計 5.7 ?？煽赜嫈灯髟O計 5.7.4 同步清0加載模型設計 5.8 半整數與奇數分頻電路設計 5.8 半整數與奇數分頻電路設計 5.8 半整數與奇數分頻電路設計 5.9 Verilog的描述風格 5.9.1 RTL描述 5.9.2 行為描述 5.9 Verilog的描述風格 5.9.3 數據流描述 5.9.4 結構描述 實驗與設計 5-1 半整數與奇數分頻器設計 5-2 ?？煽赜嫈灯髟O計 實驗與設計 5-3 VGA彩條信號顯示控制電路設計 實驗與設計 5-3 VGA彩條信號顯示控制電路設計 實驗與設計 5-3 VGA彩條信號顯示控制電路設計 實驗與設計 5-3 VGA彩條信號顯示控制電路設計 接下頁實驗與設計 5-3 VGA彩條信號顯示控制電路設計 接上頁接下頁實驗與設計 5-3 VGA彩條信號顯示控制電