第26講組合邏輯電路

1、電工電子技術電工電子技術 張立宏張立宏 譚甜源譚甜源 辦公地點：辦公地點：3 3教教33013301 手手 機：機：1592725685415927256854 E-Mail: E-Mail: QQ: QQ: 8238323582383235 QQ QQ群：群： 213738876213738876第九次作業(yè)參考答案回顧TTL門電路門電路共射極放大電路共射極放大電路= =反相器反相器輸出級輸出級T3、D、T4和和Rc4構(gòu)構(gòu)成推拉式的輸出級。成推拉式的輸出級。用于提高開關速度用于提高開關速度和帶負載能力。和帶負載能力。中間級中間級T2和電阻和電阻Rc2、Re2組成，從組成，從T2的集電結(jié)和發(fā)射的

2、集電結(jié)和發(fā)射極同時輸出兩個相極同時輸出兩個相位相反的信號，作位相反的信號，作為為T T3 3和和T T4 4輸出級的輸出級的驅(qū)動信號；驅(qū)動信號； Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 負載 Re2 1K W VCC(5V) 輸入級輸入級 中間級中間級輸出級輸出級 輸入級輸入級T1和電阻和電阻Rb1組成。用于提組成。用于提高電路的開關速度高電路的開關速度回顧TTL門電路門電路TTL與非門電路與非門電路多發(fā)射極多發(fā)射極BJT T1e e bc eeb cA& BAL=B回顧TTL OC門電路門電路vOHvOL兩個與非門分兩個與非

3、門分別輸出高低電別輸出高低電平時，邏輯門平時，邏輯門輸出級損壞輸出級損壞 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 R4VD1V4R4VD1V4R1R2R3VD4V1V2V3YAUCC5VBCVD2BYCA&C D RP VDD L A B & & E 控制端控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDEE（1）電路圖）電路圖4 4三態(tài)輸出三態(tài)輸出“與非與非”門電門電路路+5

4、VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDEE(2) 工作原理工作原理 控制端控制端E=0時的工作情況：時的工作情況：01截止截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDEE 控制端控制端E=1時的工作情況：時的工作情況：01導通導通截止截止截止截止高阻態(tài)高阻態(tài)1V1V&ABFGEN符號符號輸輸出出高高阻阻0E= =1E= =ABF= =功能表功能表（3）三態(tài)門的符號及功能表）三態(tài)門的符號及功能表符號符號輸輸出出高高阻阻1=E0=EABF =功能表功能表使能端使能端高電平高電平起作用起作用使能端使能端低電平低電平起作用起作用A&BFENG高阻態(tài) 1

5、 1）同一條線上分時傳送數(shù)據(jù)，）同一條線上分時傳送數(shù)據(jù)，工作原理：（以兩路輸入為例）工作原理：（以兩路輸入為例）2 2）實現(xiàn)數(shù)據(jù)的雙向傳輸實現(xiàn)數(shù)據(jù)的雙向傳輸1 工作 Y=A傳輸結(jié)果ENG1 G2EN1 EN2 總線傳遞Y1路數(shù)據(jù)Y2路數(shù)據(jù)0 1 1 0 0A=Y1EN1ENAY11EN2ENBY2總 線ENAG11ENENG2Y工作原理工作高阻態(tài)1EN其連線方式稱為其連線方式稱為“總線結(jié)構(gòu)總線結(jié)構(gòu)” 6.2.2 CMOS6.2.2 CMOS門電路門電路MOS開關及其等效電路開關及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，管截止， 輸出高

6、電平輸出高電平當當I VT 驅(qū)動管為驅(qū)動管為NMOS管，負載管為管，負載管為PMOS管，兩管柵極相管，兩管柵極相聯(lián)引出輸入端聯(lián)引出輸入端A，兩管漏極相聯(lián)引出輸出端兩管漏極相聯(lián)引出輸出端Y。二者聯(lián)成二者聯(lián)成互互補（補（ Complementary ）對稱結(jié)構(gòu)）對稱結(jié)構(gòu)。1.CMOS“非非”門門（1）電路結(jié)構(gòu)及特點）電路結(jié)構(gòu)及特點（2）狀態(tài)組合）狀態(tài)組合A=0時，時，V2導通，導通，V1截止，截止，Y=1Y與與A滿足非邏輯關系。滿足非邏輯關系。A=1時，時，V1導通，導通，V2截止，截止，Y=0AY =+UDDAYV2V1 UDD一般選擇一般選擇2.45V。 電路工作時，兩個管子不會同時導通，電路

7、工作時，兩個管子不會同時導通，總是總是一個導通，一個截止一個導通，一個截止。V1作為開關管（驅(qū)動管），作為開關管（驅(qū)動管）， V2為為V1的負載，故稱負載管。的負載，故稱負載管。 2. CMOS“2. CMOS“與非與非”門門1）電路結(jié)構(gòu)及特點）電路結(jié)構(gòu)及特點 電路只有當電路只有當V1與與V2同時導通，同時導通，Y=0，只要有一個截止，則只要有一個截止，則Y=1。用用真值表解釋真值表解釋ABY = 驅(qū)動管驅(qū)動管V1、V2串聯(lián)，負載管串聯(lián)，負載管V3、V4并聯(lián)。并聯(lián)。V1與與V3、V2與與V4分別聯(lián)成分別聯(lián)成互補結(jié)構(gòu)，即一個導通，一個截止?；パa結(jié)構(gòu)，即一個導通，一個截止。2）邏輯狀態(tài)）邏輯狀態(tài)+

8、UDDAYV2V1BV3V4ABY 0 0 0 1 1 0 1 111103 3 CMOS“CMOS“或非或非”門門1）電路結(jié)構(gòu)特點）電路結(jié)構(gòu)特點 驅(qū)動管驅(qū)動管V1、V2并聯(lián)，負載管并聯(lián)，負載管V3、V4串聯(lián)。串聯(lián)。V1與與V3、V2與與V4分別聯(lián)成分別聯(lián)成互補結(jié)構(gòu)，即一個導通，一個截止。互補結(jié)構(gòu)，即一個導通，一個截止。2）邏輯狀態(tài)）邏輯狀態(tài)BAY=ABY 0 0 0 1 1 0 1 11000 電路只有當電路只有當V3與與V4同時導通，同時導通，Y=1，只要有一個截止，則只要有一個截止，則Y=0。用真用真值表解釋值表解釋+UDDBYV2V1AV3V4基本門電路的功能特點與 門有0出0， 全1

9、出1或 門有1出1， 全0出0與非門有0出1， 全1出0或非門有1出0， 全0出1同或門相同出1異或門相異出1OC門可以線與三態(tài)門輸出有 0、1、高阻三態(tài)6.2.3 6.2.3 閑置端及其處理閑置端及其處理1 1二極管與門及或門電路二極管與門及或門電路有有“0”“0”出出“0”“0”，全，全“1”“1”出出“1”“1”。“與與”門電路門電路“或或”門電路門電路有有“1”“1”出出“1”“1”，全，全“0”“0”出出“0”“0” 下面以二極管組成的下面以二極管組成的 “與與”、“非非” 電路為例電路為例來介紹應用中的閑置端的處理。來介紹應用中的閑置端的處理。VD3VD1VD2RYABCVD3VD

10、1VD2RUCC（5V）YABC2.2.閑置的處理閑置的處理BYCA&BYCA1Y=ABY=A+B 可見，以上選擇的邏輯門多了一個輸入端沒有利用，可見，以上選擇的邏輯門多了一個輸入端沒有利用，故稱閑置端，要使它不影響輸出與其余輸入端的邏輯關系，故稱閑置端，要使它不影響輸出與其余輸入端的邏輯關系，就必須適當?shù)奶幚怼＞捅仨氝m當?shù)奶幚怼?所謂閑置就是沒有利用的端，就其物理過程來講，所謂閑置就是沒有利用的端，就其物理過程來講，輸輸入端閑置意味著該支電流為零。入端閑置意味著該支電流為零。1）閑置及其含義）閑置及其含義 不難知道只有在不難知道只有在 “與門與門”的閑置端置的閑置端置“1”或懸空或懸空； “

11、或門或門”的閑置端置的閑置端置“0”或懸空，或懸空，均可使該支路二極管電均可使該支路二極管電流為零。流為零。2）閑置端的處理）閑置端的處理D3D1D2RVCC（5V）YABCD3D1D2RYABC 以上結(jié)果表明，以上結(jié)果表明，“與門與門”懸空相當于置懸空相當于置“1”； “或門或門”懸空相當于置懸空相當于置“0”。 要使二極管電流為零，則二極管要使二極管電流為零，則二極管必須反偏必須反偏，對，對 “與門與門”和和 “或門或門” 需采用不同的處理方法。需采用不同的處理方法。思考題思考題填空題填空題1. TTL三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和 狀態(tài)。

12、狀態(tài)。 高阻高阻2.如圖電路，當如圖電路，當C端輸入邏輯端輸入邏輯“1”時，輸出端時，輸出端F的狀態(tài)為的狀態(tài)為 。 高阻態(tài)高阻態(tài)6.3 6.3 組合邏輯電路的分析與設計方法組合邏輯電路的分析與設計方法 數(shù)字系統(tǒng)中常用的數(shù)字部件，就其結(jié)構(gòu)和工作數(shù)字系統(tǒng)中常用的數(shù)字部件，就其結(jié)構(gòu)和工作原理而言可分為兩大類，即原理而言可分為兩大類，即組合邏輯組合邏輯電路和電路和時序邏時序邏輯輯電路。電路。 在任何時刻，在任何時刻，輸出狀態(tài)只決定于同一時刻各輸入輸出狀態(tài)只決定于同一時刻各輸入狀態(tài)的組合，而與先前（歷史）狀態(tài)無關狀態(tài)的組合，而與先前（歷史）狀態(tài)無關的邏輯電路的邏輯電路稱為組合邏輯電路。稱為組合邏輯電路。

13、 已知邏輯圖（由邏輯門組成的圖）求邏輯功能已知邏輯圖（由邏輯門組成的圖）求邏輯功能的過程，稱電路分析；根據(jù)邏輯函數(shù)求邏輯電路的的過程，稱電路分析；根據(jù)邏輯函數(shù)求邏輯電路的過程，稱電路設計。過程，稱電路設計。 已知邏輯圖（由邏輯門組成的圖）已知邏輯圖（由邏輯門組成的圖）寫出邏輯式寫出邏輯式變換或化簡（求最小項表達式）變換或化簡（求最小項表達式）列邏輯狀態(tài)表列邏輯狀態(tài)表分析邏分析邏輯功能。輯功能。6.3.1 6.3.1 組合邏輯電路分析組合邏輯電路分析1 1任務任務 組合邏輯電路分析的目的是確定已知電路的邏輯組合邏輯電路分析的目的是確定已知電路的邏輯功能。其步驟為：功能。其步驟為：2 2舉例舉例（

14、1 1）邏輯電路）邏輯電路（2 2）寫出邏輯式）寫出邏輯式ABCY =112AYY =13BYY =14CYY =432YYYY=YABCY1Y2Y3Y4&1111CYBYAY=ABCCBA）（=1YCBA）（=（3 3）求最小項表達式）求最小項表達式（4 4）列邏輯狀態(tài)表）列邏輯狀態(tài)表（5 5）分析邏輯功能）分析邏輯功能ABCCBA=）（ABCCBAY=ABCY01010101001100111111000011000000此電路具有此電路具有“判一致判一致”的功能。的功能。ABCCBAY）（= 已知邏輯要求已知邏輯要求列邏輯狀態(tài)表列邏輯狀態(tài)表寫出邏輯式寫出邏輯式根據(jù)要根據(jù)要求變換或化簡求變

15、換或化簡畫邏輯電路。畫邏輯電路。6.3.2 6.3.2 組合邏輯電路綜合組合邏輯電路綜合（設計）（設計）1 1任務任務組合邏輯電路的設計與分析的過程相反。其步驟為：組合邏輯電路的設計與分析的過程相反。其步驟為： 2 2舉例舉例( (例例6-15)6-15)（1 1）邏輯問題）邏輯問題（規(guī)定變量及狀態(tài)）（規(guī)定變量及狀態(tài)） （2 2）列狀態(tài)表（表決電路）列狀態(tài)表（表決電路）（3）寫出邏輯式寫出邏輯式ABCY01010101001100111111000011000011ABCCABCBABCAY=（3 3）化簡或變換）化簡或變換（用與非門）（用與非門）（4 4）畫邏輯電路）畫邏輯電路Y& &ABC

16、 BCA 三變量卡諾圖三變量卡諾圖 00 01 11 10 0 1 ACBCABY=由摩根定理化成由摩根定理化成與非式與非式ACBCABY=ABCCABCBABCAY=1111填卡諾圖填卡諾圖圈卡諾圈圈卡諾圈0 1 11 0 11 1 01 1 10 0 0 0 11+10101010不考慮低位不考慮低位來的進位來的進位半加器實現(xiàn)半加器實現(xiàn)全加器實現(xiàn)全加器實現(xiàn)例例6-16 6-16 設計一位半加器和全加器設計一位半加器和全加器1. 1. 半加器半加器（1 1）確定邏輯框圖確定邏輯框圖（2 2）列真值表）列真值表（3 3）寫出邏輯表達式）寫出邏輯表達式（4 4）畫邏輯電路及邏輯符號畫邏輯電路及邏

17、輯符號CiSiBiAiCiSiBiAiCOiiiiiBABAS=AiBiCiSi00011011ABCi=iiBA =BiCiSiAi=1&001010012. 2. 全加器全加器（1 1）確定邏輯框圖確定邏輯框圖（2 2）列真值表）列真值表（3 3）寫出并化簡邏輯表達式）寫出并化簡邏輯表達式BiCiSiAiCi-11iiiCBAAiBiCi-1CiSi0101010100110011111100000100101101110100iiA B1iiiCBA1iiiCBA1iiiCBA=iC11iiiiA B CC（）1iiiiiA BA BC（）=iC1iiiABC=（）1=iiiiCBAS1

18、iiiCBA1iiiCBA1iiiCBA1=iiiCBA）（1111iiiiiiiiiiiiA B CA B CA B CA B C=1iC+（Ai Bi）1iiiCBA）（1iiiABC=（）（4 4）畫邏輯電路及邏輯符號畫邏輯電路及邏輯符號BiCiSiAiCi-1COCI1=iiiiCBAS）（iiiBAC =1iiiCBA）（CiSiCi-1COBiAiCO11iiiCBA）（1iiiiiCBABA）（1iiiCBA）（iiBA iiBA=1&AiBiCi-1SiCi 邏輯圖圖2-2-3 全加器的邏輯圖和符號&=1串行進位加法器串行進位加法器：把n位全加器串聯(lián)起來，低位全加器的進位輸出連

19、接到相鄰的高位全加器的進位輸入。 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI：進位信號是由低位向高位逐級傳遞的，速度不高。以上僅實現(xiàn)一位加法，若有以上僅實現(xiàn)一位加法，若有n n位，則需有位，則需有n n個全加器來實現(xiàn)。個全加器來實現(xiàn)。 全加器全加器SN74LS183的管腳圖的管腳圖114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND6.4 6.4 組合邏輯部件組合邏輯部件6.4.1 6.4.1 編碼器編碼器6.4.6.4.2 2 譯碼器譯碼器6.4.6.

20、4.3 3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器6.4.6.4.4 4 數(shù)據(jù)分配器數(shù)據(jù)分配器6.4 6.4 組合邏輯部件組合邏輯部件6.4.1 6.4.1 編碼器編碼器 具有編碼功能的邏輯電路稱為具有編碼功能的邏輯電路稱為編碼器編碼器。它是一個。它是一個n端輸入端輸入m端輸出的邏輯系統(tǒng)。端輸出的邏輯系統(tǒng)。n為被編碼信息數(shù)，為被編碼信息數(shù)，m為代碼位數(shù)。為代碼位數(shù)。123nm12編編 碼碼 器器1 1編碼器的概念編碼器的概念編碼：賦予二進制代碼特定含義的過程稱為編碼。編碼：賦予二進制代碼特定含義的過程稱為編碼。如：如：8421BCD碼中，用碼中，用1000表示數(shù)字表示數(shù)字8如：如：ASCII碼中，用碼中，用10

21、00001表示字母表示字母A等等能將每一個編碼輸入信號變換為不同的二進制的代碼輸出。能將每一個編碼輸入信號變換為不同的二進制的代碼輸出。 如如8線線-3線編碼器：將線編碼器：將8個輸入的信號分別編成個輸入的信號分別編成 8個個3位二進位二進制數(shù)碼制數(shù)碼輸出。輸出。如如BCD編碼器：將編碼器：將10個編碼輸入信號分別編成個編碼輸入信號分別編成10個個4位碼輸出。位碼輸出。編碼器的邏輯功能編碼器的邏輯功能：2 2編碼器的分類編碼器的分類 按其允許同時輸入的編碼信號的多少，編碼器分為按其允許同時輸入的編碼信號的多少，編碼器分為普普通通編碼器和編碼器和優(yōu)先優(yōu)先編碼器。編碼器。普通編碼器：任何時候只允許

22、輸入一個有效編碼信號，否則普通編碼器：任何時候只允許輸入一個有效編碼信號，否則輸出就會發(fā)生混亂。輸出就會發(fā)生混亂。優(yōu)先編碼器：允許同時輸入兩個以上的有效編碼信號。當同優(yōu)先編碼器：允許同時輸入兩個以上的有效編碼信號。當同時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預先設定的優(yōu)時輸入幾個有效編碼信號時，優(yōu)先編碼器能按預先設定的優(yōu)先級別，只對其中優(yōu)先權(quán)最高的一個進行編碼。先級別，只對其中優(yōu)先權(quán)最高的一個進行編碼。二進制編碼器的結(jié)構(gòu)框圖二進制編碼器的結(jié)構(gòu)框圖1）編碼器的工作原理）編碼器的工作原理 I0 I1 Yn-1 Y0 Y1 1n2 I二進制二進制 編碼器編碼器 2n個個 輸入輸入 n位二進位二進制碼

23、輸出制碼輸出 3 3普通二進制編碼器的設計普通二進制編碼器的設計2）設計實現(xiàn)一個普通）設計實現(xiàn)一個普通8/3編碼器編碼器（b）列編碼表）列編碼表（a）確定邏輯框圖（）確定邏輯框圖（代碼位數(shù) 8/3線）（c）寫邏輯表達式寫邏輯表達式76542IIIIY =76321IIIIY =75310IIIIY =75310IIIIY=76321IIIIY=76542IIIIY=若要求用與非門實現(xiàn)時，則若要求用與非門實現(xiàn)時，則必須用摩根定理求其與非式。必須用摩根定理求其與非式。 輸輸 入入 輸輸 出出I0I1I2I3I4I5I6I7 Y2Y1Y01000000001000000001000000001000

24、000001000000001000000001000000001000011110011001101010101編碼器（4）畫邏輯圖）畫邏輯圖若用若用“與非與非” 門實門實現(xiàn)現(xiàn)111&7I6I5I4I3I2I1I7I6I5I4I3I2I1I7I1IY1Y0Y276542IIIIY =76321IIIIY =75310IIIIY = 4. 4. 優(yōu)先編碼器優(yōu)先編碼器 優(yōu)先編碼器的提出：優(yōu)先編碼器的提出： 實際應用中，經(jīng)常有兩實際應用中，經(jīng)常有兩個或更多輸入編碼信號個或更多輸入編碼信號同時有效。同時有效。 必須根據(jù)輕重緩急，規(guī)定好這些外設允許操作的先后次必須根據(jù)輕重緩急，規(guī)定好這些外設允許操作的

25、先后次 序，即優(yōu)先級別。序，即優(yōu)先級別。 識別多個編碼請求信號的優(yōu)先級別，并進行相應編碼的邏識別多個編碼請求信號的優(yōu)先級別，并進行相應編碼的邏輯部件稱為優(yōu)先編碼器。輯部件稱為優(yōu)先編碼器。E0輸出選通端，低電平有效。只有在輸出選通端，低電平有效。只有在EI=0且所有輸入端都為且所有輸入端都為1時，其輸出為時，其輸出為0，否則輸出為，否則輸出為1，它可以與同類芯片的，它可以與同類芯片的EI端相端相接，組成更多輸入端的編碼器。接，組成更多輸入端的編碼器。4 4優(yōu)先編碼器優(yōu)先編碼器 （1） 7474LS148LS148（8/38/3線）線）1）邏輯符號）邏輯符號GS01234567A0A1A2EIEO

26、74LS1482）功能表）功能表 輸輸 入入 輸輸 出出EI0123456 7 A2A1A0GSEO1000000000 x1xxxxxxx0 x1xxxxxx01x1xxxxx011x1xxxx0111x1xxx01111x1xx011111x1x0111111x10111111111000011111100110011110101010111000000001011111111EI使能輸入端，低電平有效。使能輸入端，低電平有效。GS編碼狀態(tài)標志，低電平有效。編碼狀態(tài)標志，低電平有效。x表示表示“0”或或“1”任任意。意。83 普通編碼器不允許同時輸入多個編碼信號，對于同普通編碼器不允許同時

27、輸入多個編碼信號，對于同時輸入多個編碼信號的情況，必須使用優(yōu)先編碼器來時輸入多個編碼信號的情況，必須使用優(yōu)先編碼器來解決對信號編碼的問題。在實際應用中，有許多現(xiàn)成解決對信號編碼的問題。在實際應用中，有許多現(xiàn)成集成電路產(chǎn)品供選用，無須自己設計，所以這里以集成電路產(chǎn)品供選用，無須自己設計，所以這里以TTLTTL電路中的電路中的7474LS148LS148（8/38/3線）線） 74 74LS147LS147（10/410/4線）優(yōu)先線）優(yōu)先編碼器為例，介紹優(yōu)先編碼器的特點和使用。編碼器為例，介紹優(yōu)先編碼器的特點和使用。思考題思考題用兩塊用兩塊8/38/3編碼器構(gòu)成編碼器構(gòu)成16/416/4編碼器：

28、編碼器： 74LS148(II) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS 74LS148(I) I0 I1 I2 I3 I4 I5 I6 I7 Y0 Y1 Y2 EO EI GS EI2 EO2 EI1 EO1 A8 A9 A10 A11 A12 A13 A14 A15 A0 A1 A2 A3 A4 A5 A6 A7 L0 L1 GS2 L2 GS GS1 G3 G2 G1 G0 L3 & & & & 10那塊芯片的優(yōu)先級高？那塊芯片的優(yōu)先級高？ 對應于每一種輸入代碼，其輸出端為有效電平可以是對應于每一種輸入代碼，其輸出端為有效電平可以是多端也可以是

29、單端，前者為多端選擇，后者為單端選擇。多端也可以是單端，前者為多端選擇，后者為單端選擇。6.4.2 6.4.2 譯碼器譯碼器 將二進制代碼翻譯成編碼時對應的原意信號的過程，稱將二進制代碼翻譯成編碼時對應的原意信號的過程，稱譯碼。完成譯碼的邏輯電路稱為譯碼器。譯碼。完成譯碼的邏輯電路稱為譯碼器。 譯碼器是多端輸入，多端輸出譯碼器是多端輸入，多端輸出的組合邏輯電路。的組合邏輯電路。 譯碼器是一個譯碼器是一個n n端輸入、端輸入、2 2n n端輸出的數(shù)字邏輯部件，端輸出的數(shù)字邏輯部件，其輸入是二進制代碼。其輸入是二進制代碼。譯碼器可按不同的方法分類譯碼器可按不同的方法分類單端選擇單端選擇2 2）按功

30、能分）按功能分通用譯碼器通用譯碼器代碼變換譯碼代碼變換譯碼變量譯碼變量譯碼1 1）按輸出有效端子數(shù)分）按輸出有效端子數(shù)分顯示譯碼器（顯示譯碼器（與顯示器配套使用）共陽極連接共陽極連接多端選擇多端選擇1 12 23 32 2n n n n1 12 2譯譯 碼碼 器器CMOS共陰極連接共陰極連接1 1變量譯碼器變量譯碼器（二進制譯碼器二進制譯碼器） 變量譯碼器有變量譯碼器有n n個輸入端，個輸入端，2 2n n個個輸出端輸出端，其輸入是二進制代碼，對，其輸入是二進制代碼，對應于每一種輸入代碼，只有其中一應于每一種輸入代碼，只有其中一個輸出端為有效電平，其余輸出端個輸出端為有效電平，其余輸出端為非有

31、效電平。為非有效電平。 下面以輸出單端選擇的下面以輸出單端選擇的 3 3 ：8 8 譯碼器的設計為例介紹譯譯碼器的設計為例介紹譯碼器的工作原理及邏輯功能。碼器的工作原理及邏輯功能。 輸入的代碼有時也叫地址碼，即每一個輸出端有一個對輸入的代碼有時也叫地址碼，即每一個輸出端有一個對應的地址碼。應的地址碼。1 12 23 32 2n n n n1 12 2譯譯 碼碼 器器 常用的集成譯碼器產(chǎn)品有：由常用的集成譯碼器產(chǎn)品有：由TTLTTL電路構(gòu)成的電路構(gòu)成的2 2線線-4-4線譯碼器線譯碼器7474LS139LS139、3 3線線-8-8線譯碼器線譯碼器7474LS138LS138、4 4線線-16-

32、16線譯碼器線譯碼器7474LS154LS154等。等。（1 1）確定邏輯框圖）確定邏輯框圖（3/8線）（2 2）列狀態(tài)表）列狀態(tài)表（輸出低電平有效） 邏輯命題：把一組（三位）二進制代碼譯成對應的邏輯命題：把一組（三位）二進制代碼譯成對應的（8 8個）輸出信號。個）輸出信號。 輸 入 輸 出ABC000011110011001101010101 Y0C CA AB B譯譯 碼碼 器器Y2Y3Y7Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 1 1 1 1 11 1 1 1 1 1 11 1 1 1 1 1 11 1 1 1 1 1 11 1 1 1 1 1 11 1 1 1 1 1

33、11 1 1 1 1 1 11 1 1 1 1 1 1 00000000（3）寫邏輯表達式）寫邏輯表達式（4）畫出邏輯電路圖）畫出邏輯電路圖（輸出為低有效 ）CBAY =0CBAY =1CBAY =2BCAY =3CBAY =4CBAY =5CABY =6ABCY =7&0Y1Y2Y3Y4Y5Y6Y7YAAA1BBB1CCC1 輸 入 輸 出ABCY0Y1Y2Y3Y4Y5Y6Y7000011110011001101010101 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1

34、1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 常用的芯片有常用的芯片有CT74LS154（4/16線）譯碼器、線）譯碼器、CT74LS138 （3/8線）譯碼器和線）譯碼器和CT74LS139（雙雙2/4線）線）譯碼器。譯碼器。2 2集成芯片及應用集成芯片及應用（1） 74LS139譯碼器譯碼器2）功能表）功能表 74LS139譯碼器內(nèi)部含有兩個相同的譯碼器內(nèi)部含有兩個相同的2/4線譯碼器，線譯碼器，其其1/2邏輯圖如圖示。邏輯圖如圖示。輸 入 輸 出GBAY0Y1Y2Y310000 x0011x01011011111011111011111074LS

35、13911623456789101112131415GND1G1A1B01Y11Y21Y31Y2G2A2B02Y12Y22Y32Y+VCC1） 1/2邏輯圖邏輯圖&1111&1Y0GABY1Y2Y33）引角排列圖）引角排列圖（2） CT74LS138譯碼器譯碼器1）邏輯符號）邏輯符號2）功能表）功能表74LS138ABCY0Y1Y7Y2Y3Y4Y5Y6G2AG1G2B 輸 入 輸 出G1G2A+ G2BCBAY0Y1Y2Y3Y4Y5Y6Y70 x11111111 x 1 0 0 0 0 0 0 0 0 xx00001111xx00110011xx010101011101111111111011

36、11111111011111111110111111111101111111111011111111110111111111103）Y與與ABC的關系的關系CBAY =0CBAY =1CBAY =2CABY =3CBAY =4CBAY =5BCAY =6ABCY =74）應用）應用 由前面分析可知，二進制譯碼器能夠譯出輸入變量的由前面分析可知，二進制譯碼器能夠譯出輸入變量的全部狀態(tài)，全部狀態(tài)，換句話說，二進制譯碼器的每個輸出對應一個換句話說，二進制譯碼器的每個輸出對應一個輸入變量的最小項。輸入變量的最小項。如如74LS138的輸出分別為：的輸出分別為：74LS138ABCY0Y1Y7Y2Y3Y

37、4Y5Y6G2AG1G2B 根據(jù)這一特點，用二進制譯碼器可以很方便的實現(xiàn)邏輯函根據(jù)這一特點，用二進制譯碼器可以很方便的實現(xiàn)邏輯函數(shù)。數(shù)。如用如用74LS138實現(xiàn)實現(xiàn)CBAY =0CBAY =1CBAY =2CABY =3CBAY =4CBAY =5BCAY =6ABCY =7XYZZYXZYXZYXF=ZYXZYXZYXXYZZYXF&“1”3. 3. 二二十進制譯碼器十進制譯碼器（1 1）邏輯符號）邏輯符號 二二十進制譯碼器的邏輯功能是把十進制譯碼器的邏輯功能是把84218421BCDBCD碼譯碼譯成成1010個對應的輸出信號。個對應的輸出信號。（2 2）功能表）功能表序號 輸 入 輸 出

38、D C B AY0Y1Y2Y3Y4Y5Y6Y7Y8Y9012345678900000000110000111100001100110001010101010 11111111110 111111111101111111111011111111110111111111101111111111011111111110111111111101111111111074LS42ABCY0Y1Y7Y2Y3Y4Y5Y6DY9Y8 在數(shù)字系統(tǒng)中經(jīng)常采用七段顯示器顯示十進制數(shù)，常用的在數(shù)字系統(tǒng)中經(jīng)常采用七段顯示器顯示十進制數(shù)，常用的顯示器有顯示器有LED（半導體數(shù)碼管）和半導體數(shù)碼管）和LCD（液晶顯示器）等，

39、液晶顯示器）等，它們可以用數(shù)字集成電路來驅(qū)動。這里以它們可以用數(shù)字集成電路來驅(qū)動。這里以LED為例介紹顯示為例介紹顯示原理。原理。4. 4. 七段顯示譯碼器七段顯示譯碼器（1 1）七段數(shù)碼管）七段數(shù)碼管1 1）七段數(shù)碼管結(jié)構(gòu)）七段數(shù)碼管結(jié)構(gòu)2 2）發(fā)光二極管的連接）發(fā)光二極管的連接3 3）數(shù)碼顯示原理）數(shù)碼顯示原理gabcdefgabcdefgabcdef0a b c d e f 1b c2a b d e g3a b c d g4b c f g5a c d f g6a c d e f g7a b c8a b c d e f g9a b c d f g共陰極共陰極共陽極共陽極gabcdefgab

40、cdefgabcefgabcefgabcefgabcdefgabcdefgabcdefgabcdefgabcdefRBI滅零輸入，低電平有效。用于滅零輸入，低電平有效。用于熄滅不希望顯示的零。熄滅不希望顯示的零。BI/RBO低電平有效，作輸入端用時，低電平有效，作輸入端用時，滅燈輸入；作輸出端用時，滅零輸出。滅燈輸入；作輸出端用時，滅零輸出。 顯示譯碼器的功能是把顯示譯碼器的功能是把8421BCD碼譯成七段顯示器碼譯成七段顯示器的驅(qū)動信號，驅(qū)動七段顯示器顯示出對應的驅(qū)動信號，驅(qū)動七段顯示器顯示出對應8421BCD碼的碼的十進制數(shù)碼。十進制數(shù)碼。（2 2）顯示譯碼器）顯示譯碼器1） 74LS47邏輯符號邏輯符號 根據(jù)數(shù)碼管的連接不同，顯示譯碼器也分成兩大根據(jù)數(shù)碼管的連接不同，顯示譯碼器也分成兩大類，驅(qū)動共陽極顯示器和驅(qū)動共陰極顯示器，前者有類，驅(qū)動共陽極顯示器和驅(qū)動共陰極顯示器，前者有74LS47、74LS247，后一類有后一類有74LS48、 74LS49、 74LS248、 74LS249等。等。數(shù)字功能輸入BI/RBO輸出字型LTRBIDCBA 滅燈滅試