數(shù)?；旌想娐吩O計實用教案

1、 數(shù)字仿真數(shù)字仿真步驟：步驟：1在在icfb中建立中建立verilog 的的view，（包括模塊和（包括模塊和testbench，testbench的的view名也是名也是verilog2右鍵點擊右鍵點擊testbench的的verilog view，選擇，選擇(xunz)“open(read-only)”在在verilog閱讀窗的菜單上選擇閱讀窗的菜單上選擇(xunz)tools=verilog-xl第1頁/共66頁第一頁，共66頁。 3用用verilogxl仿真仿真(fn zhn)，試一試就會用了仿真，試一試就會用了仿真(fn zhn)完成完成后后View Waveform的按鈕會被激活按

2、這個按鈕，的按鈕會被激活按這個按鈕，simvision打開打開第2頁/共66頁第二頁，共66頁。數(shù)?；旌?hnh)電路設計流程數(shù)字(shz)設計算法(sun f)設計模擬設計數(shù)字版圖數(shù)?；旌向炞C模擬版圖數(shù)?；旌向炞CTape-out第3頁/共66頁第三頁，共66頁。目目 錄錄2134混合信號模擬簡介混合信號模擬簡介操作示例操作示例混合信號模擬的實現(xiàn)混合信號模擬的實現(xiàn)混合信號模擬的特點混合信號模擬的特點2134混合信號模擬簡介混合信號模擬簡介混合模擬的應用混合模擬的應用混合模擬的定義混合模擬的定義Cadence中的實現(xiàn)中的實現(xiàn)第4頁/共66頁第四頁，共66頁。1-1 數(shù)模混合信號(xnho)模擬定

3、義1.模擬信號模擬仿真模擬信號模擬仿真(fn zhn)2.數(shù)字信號模擬仿真數(shù)字信號模擬仿真(fn zhn)3. 混合信號模擬仿真混合信號模擬仿真(fn zhn)4. 商用混合信號模擬仿真商用混合信號模擬仿真(fn zhn)第5頁/共66頁第五頁，共66頁。1-1 數(shù)?；旌?hnh)信號模擬定義指基于指基于(jy)節(jié)點積分分析的瞬態(tài)模擬仿真方法節(jié)點積分分析的瞬態(tài)模擬仿真方法 f1(x1, x2,) =0 f2(x1, x2,) =0 1.模擬模擬(mn)信號信號模擬模擬(mn)用高斯消去法用高斯消去法 求解線性方程求解線性方程第6頁/共66頁第六頁，共66頁。1-1 數(shù)?；旌闲盘柲M(mn)定義

4、是指基于松弛算法的由事件驅(qū)動的一種仿真是指基于松弛算法的由事件驅(qū)動的一種仿真(fn zhn)模擬方式。模擬方式。1 234事件驅(qū)動事件驅(qū)動 ： testbench松弛松弛(sn ch)算法算法2.數(shù)字信號模擬數(shù)字信號模擬第7頁/共66頁第七頁，共66頁。1-1 數(shù)模混合模擬(mn)的定義以特定的組合方式處理電路中的模擬數(shù)字信號的仿真(fn zhn)過程3. 混合信號混合信號(xnho)模擬模擬模擬信號仿真器 單仿真器架構(gòu)單仿真器架構(gòu)雙仿真器架構(gòu)雙仿真器架構(gòu)模擬模擬信號信號數(shù)字數(shù)字信號信號簡化簡化模擬模擬信號信號模擬信號仿真器 數(shù)字信號仿真器 模擬模擬信號信號數(shù)字數(shù)字信號信號第8頁/共66頁第八

5、頁，共66頁。1-1 數(shù)模混合模擬(mn)的定義雙仿真器的混合(hnh)信號模擬A_D仿真仿真(fn zhn)方方法組合法組合手工型偶合型集成型擴展型A_D仿真器結(jié)合度仿真器結(jié)合度順序型配對型框架型巢套型單模式spetreverilog偶合型偶合型-配對型配對型-鎖步鎖步” （lock-step）同步法）同步法 = Cadence spetreverilog3. 混合信號模擬混合信號模擬第9頁/共66頁第九頁，共66頁。1-1 數(shù)?；旌?hnh)模擬的定義混合(hnh)仿真環(huán)境仿真(fn zhn)輸出數(shù)據(jù)庫Verilog-XLSpetreIPCCadence spetreverilog解決方案

6、解決方案 IPC = interprocess communication 3. 混合信號模擬混合信號模擬第10頁/共66頁第十頁，共66頁。1-1 數(shù)?；旌闲盘?xnho)模擬定義4. 商用混合商用混合(hnh)信號仿真技術(shù)信號仿真技術(shù)Cadence Muti-Mode仿真仿真(fn zhn)(MMSIM)解決方案解決方案 模擬信號仿真模擬信號仿真混合信號仿真混合信號仿真射頻信號仿真射頻信號仿真芯片級電路驗證芯片級電路驗證 Cadencespetreverilog第11頁/共66頁第十一頁，共66頁。2134混合信號模擬簡介混合信號模擬簡介2134混合信號模擬簡介混合信號模擬簡介混合模擬的應

7、用混合模擬的應用混合模擬的定義混合模擬的定義1-2 數(shù)?；旌?hnh)信號模擬的應用第12頁/共66頁第十二頁，共66頁。1. 數(shù)?；旌想娐返脑O計數(shù)模混合電路的設計2. 大型數(shù)字集成電路設計大型數(shù)字集成電路設計3. 仿真仿真(fn zhn)提速提速1-2 數(shù)?；旌闲盘?xnho)模擬的應用第13頁/共66頁第十三頁，共66頁。1-2 數(shù)模混合信號(xnho)模擬的應用1. 數(shù)?；旌?hnh)設計第14頁/共66頁第十四頁，共66頁。1-2 數(shù)?；旌?hnh)信號模擬的應用1. 數(shù)?；旌?hnh)設計信號處理器D/AA/D濾波器傳感器放大器接收器數(shù)模數(shù)模IC第15頁/共66頁第十五頁，共66頁。

8、1-2 數(shù)?；旌闲盘柲M(mn)的應用1. 數(shù)?；旌?hnh)設計數(shù)字(shz)設計算法設計模擬設計數(shù)字版圖數(shù)?；旌向炞C模擬版圖數(shù)?；旌向炞CTape-out數(shù)字設計模擬設計混合原理圖建立層次化文件配置仿真環(huán)境仿 真 驗 證第16頁/共66頁第十六頁，共66頁。1-2 數(shù)?；旌闲盘柲M(mn)的應用大部分電路使用大部分電路使用verilog仿真器仿真；仿真器仿真；指定的關(guān)鍵部分電路使用模擬指定的關(guān)鍵部分電路使用模擬(mn)仿真器以達到高精度仿真器以達到高精度.2.大型數(shù)字(shz)系統(tǒng)仿真第17頁/共66頁第十七頁，共66頁。1-2 數(shù)?；旌闲盘?xnho)模擬的應用A:用作信用作信 號發(fā)生器。

9、號發(fā)生器。仿真的時候，需要仿真的時候，需要(xyo)不少的激勵信號，而且有著嚴格的時不少的激勵信號，而且有著嚴格的時序關(guān)系，要是用序關(guān)系，要是用pulse電源或是別的什么電源來做的話，可要累電源或是別的什么電源來做的話，可要累死人的。用死人的。用verilog寫模塊的寫模塊的foundational，就，就 可以比較方便快可以比較方便快捷的構(gòu)成一個信號發(fā)生器。捷的構(gòu)成一個信號發(fā)生器。3.仿真(fn zhn)提速B:節(jié)約模擬的時間。節(jié)約模擬的時間。對于一些成熟的已經(jīng)知道電路輸入輸出特性的電路，可以用對于一些成熟的已經(jīng)知道電路輸入輸出特性的電路，可以用 verilog寫出其特性，這樣的話，模擬的時

10、間可以大大的縮短。寫出其特性，這樣的話，模擬的時間可以大大的縮短。當然，還有就是當然，還有就是verilog 的老本家的老本家-數(shù)字電路，也可以用數(shù)字電路，也可以用verilog寫出寫出foundational，節(jié)約模擬的時間。，節(jié)約模擬的時間。 第18頁/共66頁第十八頁，共66頁。2134混合信號模擬簡介混合信號模擬簡介2134混合信號模擬簡介混合信號模擬簡介混合模擬的應用混合模擬的應用混合模擬的定義混合模擬的定義Cadence中的實現(xiàn)中的實現(xiàn)1-3 Cadence 中的Spetreverilog第19頁/共66頁第十九頁，共66頁。1-3 Cadence 中的Spetreverilog1

11、. cadence中數(shù)模混合仿真中數(shù)?；旌戏抡?fn zhn)的環(huán)境的環(huán)境2. cadence中數(shù)模混合仿真中數(shù)?；旌戏抡?fn zhn)的數(shù)據(jù)流的數(shù)據(jù)流第20頁/共66頁第二十頁，共66頁。1. 數(shù)?；旌戏抡鏀?shù)?；旌戏抡?fn zhn)的環(huán)境的環(huán)境1-3 Cadence 中的SpetreverilogSpetreverilog仿真器第21頁/共66頁第二十一頁，共66頁。2. 數(shù)?；旌蠑?shù)?；旌?hnh)仿真的仿真的數(shù)據(jù)流數(shù)據(jù)流1-3 Cadence 中的Spetreverilog第22頁/共66頁第二十二頁，共66頁?；旌闲盘柲M的實現(xiàn)混合信號模擬的實現(xiàn)操作示例操作示例混合信號模擬簡介混合信

12、號模擬簡介混合信號模擬的特點混合信號模擬的特點2134混合信號模擬的實現(xiàn)混合信號模擬的實現(xiàn)建立層次文件建立層次文件數(shù)字數(shù)字-模擬電路設計模擬電路設計制作頂層文件制作頂層文件設置仿真環(huán)境設置仿真環(huán)境仿真仿真數(shù)字(shz)設計模擬(mn)設計制作頂層(dn cn)文件建立層次化文件配置仿真環(huán)境仿 真 驗 證2-1 數(shù)字-模擬電路設計第23頁/共66頁第二十三頁，共66頁。1.數(shù)數(shù)-模電路設計模電路設計(shj) 2.數(shù)字電路設計數(shù)字電路設計(shj)3. 模擬電路設計模擬電路設計(shj)2-1 數(shù)字(shz)-模擬電路設計第24頁/共66頁第二十四頁，共66頁。1.數(shù)數(shù)-模電路設計模電路設計2-

13、1 數(shù)字(shz)-模擬電路設計schemetic計數(shù)器Verilog-editor時鐘(shzhng)發(fā)生器schemetic第25頁/共66頁第二十五頁，共66頁。1.數(shù)數(shù)-模電路設計模電路設計2-1 數(shù)字(shz)-模擬電路設計LibVerilogschemsymboCounter_1Clk_1第26頁/共66頁第二十六頁，共66頁。1 建立建立(jinl)自己的設計庫自己的設計庫 名字名字 design_1011.數(shù)數(shù)-模電路設計模電路設計2-1 數(shù)字(shz)-模擬電路設計第27頁/共66頁第二十七頁，共66頁。1.數(shù)數(shù)-模電路設計模電路設計2-1 數(shù)字(shz)-模擬電路設計1.建

14、立建立(jinl)一個設計庫一個設計庫第28頁/共66頁第二十八頁，共66頁。1 在設計庫中使用在設計庫中使用Verilog-editor建立一個元件建立一個元件 名字名字 counter_01 視圖視圖 functional2 編輯編輯(binj) verilog文件，輸入文件，輸入counter_1代碼代碼3 符號化符號化counter_01, 生成生成symbol視圖視圖2.數(shù)字電路設計(shj)2-1 數(shù)字(shz)-模擬電路設計第29頁/共66頁第二十九頁，共66頁。1.數(shù)數(shù)-模電路設計模電路設計2-1 數(shù)字(shz)-模擬電路設計1.建立一個建立一個(y )verilog元元件件第

15、30頁/共66頁第三十頁，共66頁。2.數(shù)字電路設計(shj)2-1 數(shù)字(shz)-模擬電路設計2.輸入輸入(shr)verilog代碼代碼第31頁/共66頁第三十一頁，共66頁。2.數(shù)字電路設計(shj)2-1 數(shù)字(shz)-模擬電路設計3.生成生成(shn chn)symbol視圖視圖verilogsymbo第32頁/共66頁第三十二頁，共66頁。2.數(shù)字電路設計(shj)2-1 數(shù)字(shz)-模擬電路設計3.生成生成(shn chn)symbol視圖視圖第33頁/共66頁第三十三頁，共66頁。2.數(shù)字電路設計(shj)2-1 數(shù)字(shz)-模擬電路設計3.生成生成(shn chn

16、)symbol視圖視圖第34頁/共66頁第三十四頁，共66頁。2.數(shù)字電路設計(shj)2-1 數(shù)字(shz)-模擬電路設計3.生成生成(shn chn)symbol視圖視圖第35頁/共66頁第三十五頁，共66頁。3.模擬(mn)電路設計1 在設計庫中使用在設計庫中使用(shyng)Composer-Schemetic建立一個建立一個元件元件 名字名字 clk_01 視圖視圖 schematic2 編輯編輯 schematic文件，輸入文件，輸入clk_01的電路圖的電路圖2-1 數(shù)字(shz)-模擬電路設計第36頁/共66頁第三十六頁，共66頁。3.模擬(mn)電路設計2-1 數(shù)字(shz)

17、-模擬電路設計1.建立一個建立一個(y )schemetic元件元件第37頁/共66頁第三十七頁，共66頁。3.模擬(mn)電路設計2-1 數(shù)字(shz)-模擬電路設計2.繪制繪制(huzh)schemetic原原理圖理圖第38頁/共66頁第三十八頁，共66頁。3.模擬(mn)電路設計2-1 數(shù)字(shz)-模擬電路設計2.繪制繪制(huzh)schemetic原理原理圖圖元件規(guī)格：元件規(guī)格：Pmos W 2.5u L 500n Nmos W 2.5u L 500nRes 200kCap 10pVdc 5第39頁/共66頁第三十九頁，共66頁。混合信號模擬的實現(xiàn)混合信號模擬的實現(xiàn)數(shù)字數(shù)字-模擬

18、電路設計模擬電路設計制作頂層文件制作頂層文件數(shù)字(shz)設計模擬(mn)設計制作(zhzu)頂層文件建立層次化文件配置仿真環(huán)境仿 真 驗 證2-2 制作頂層文件第40頁/共66頁第四十頁，共66頁。2-2 制作(zhzu)頂層文件1 實際操作中，我們把實際操作中，我們把clk_01 schematic作為頂層文件作為頂層文件(wnjin)，直接導入，直接導入counter_01.第41頁/共66頁第四十一頁，共66頁?；旌闲盘柲M的實現(xiàn)混合信號模擬的實現(xiàn)數(shù)字數(shù)字-模擬電路設計模擬電路設計制作頂層文件制作頂層文件數(shù)字(shz)設計模擬(mn)設計制作頂層(dn cn)文件建立層次化文件配置仿真

19、環(huán)境仿 真 驗 證2-3 建立層次文件建立層次文件建立層次文件第42頁/共66頁第四十二頁，共66頁。1 建立建立config文件文件 元件名元件名 clk_01 視圖視圖 config 工具工具(gngj) Hierarchy Editor 2 把把config文件鏈接到頂層文件文件鏈接到頂層文件 3 把模板選為把模板選為spetreVerilog 4 把相應的單元分別設置為把相應的單元分別設置為verilog仿真和仿真和spetre仿真仿真2-3 建立層次(cngc)文件第43頁/共66頁第四十三頁，共66頁。1.建立建立(jinl)config文件文件2-1 數(shù)字(shz)-模擬電路設計

20、LibVerilogschemsymboCounter_1Clk_1config第44頁/共66頁第四十四頁，共66頁。1.建立建立(jinl)config文件文件2-3 建立層次(cngc)文件第45頁/共66頁第四十五頁，共66頁。1.建立建立(jinl)config文件文件2-3 建立層次(cngc)文件2.鏈接鏈接(lin ji)頂層頂層文件文件第46頁/共66頁第四十六頁，共66頁。1.建立建立(jinl)config文件文件2-3 建立層次(cngc)文件3.設置設置(shzh)spetreverilog模板模板第47頁/共66頁第四十七頁，共66頁。1.建立建立(jinl)con

21、fig文件文件2-3 建立層次(cngc)文件3.設置設置(shzh)spetreverilog模板模板第48頁/共66頁第四十八頁，共66頁?；旌闲盘柲M的實現(xiàn)混合信號模擬的實現(xiàn)數(shù)字數(shù)字-模擬電路設計模擬電路設計制作頂層文件制作頂層文件數(shù)字(shz)設計模擬(mn)設計制作頂層(dn cn)文件配置仿真環(huán)境建立層次化文件仿 真 驗 證2-4 設置仿真環(huán)境建立層次文件建立層次文件設置仿真環(huán)境設置仿真環(huán)境第49頁/共66頁第四十九頁，共66頁。 1 進入進入Mixed signal模式模式 2 設置模式層次顯示設置模式層次顯示(xinsh) 3 設置設置Analog 仿真器仿真器設置仿真器工作模

22、式設置仿真器工作模式 spectreVerilog設置引用工藝庫設置引用工藝庫ms018_vlp7_spe.lib設置模擬仿真器激勵設置模擬仿真器激勵設置數(shù)字仿真器激勵設置數(shù)字仿真器激勵testfixture設置仿真的時長與步長設置仿真的時長與步長1000u/ 1u/1u設置繪圖節(jié)點設置繪圖節(jié)點2-4 設置(shzh)仿真環(huán)境第50頁/共66頁第五十頁，共66頁。1.進入進入(jnr)Mixed signal模式模式2-3 設置(shzh)仿真環(huán)境第51頁/共66頁第五十一頁，共66頁。2.設置模式層次設置模式層次(cngc)顯顯示示2-4 設置仿真(fn zhn)環(huán)境第52頁/共66頁第五十

23、二頁，共66頁。2.設置設置(shzh)Analog環(huán)境環(huán)境2-4 設置(shzh)仿真環(huán)境1.設置仿真器工作設置仿真器工作(gngzu)模式模式第53頁/共66頁第五十三頁，共66頁。2. 配置仿真配置仿真(fn zhn)環(huán)境環(huán)境2-4 設置仿真(fn zhn)環(huán)境2.設置設置(shzh)引用引用工藝庫工藝庫第54頁/共66頁第五十四頁，共66頁。2. 配置配置(pizh)仿仿真環(huán)境真環(huán)境2-4 設置仿真(fn zhn)環(huán)境3.設置設置(shzh)模擬仿真器激勵模擬仿真器激勵第55頁/共66頁第五十五頁，共66頁。2. 配置配置(pizh)仿真環(huán)境仿真環(huán)境2-4 設置(shzh)仿真環(huán)境4.設置設置(shzh)數(shù)字仿真器激勵數(shù)字仿真器激勵第56頁/共66頁第五十六頁，共66頁。2. 配置仿真配置仿真(fn zhn)環(huán)境環(huán)境2-4 設置(