交大網(wǎng)絡學院計算機系統(tǒng)結構考卷整合

1、1 馮諾依曼型計算機的設計思想是存儲 H 并按 G 挨次執(zhí)行，它的主要組成部分包括：運算器、 F 、 B 、適配器與 A 。A. I/O設備B. 把握器C. 緩沖器D. 譯碼器E. 寄存器F. 存儲器G. 地址H. 程序2 為了提高浮點數(shù)的表示精度，當尾數(shù)不為 C 時，通過修改階碼并移動小數(shù)點，使尾數(shù)域的最高有效位為 D ，這稱為浮點數(shù)的規(guī)格化表示。在IEEE754標準中，對于一個規(guī)格化的32位浮點數(shù)，其尾數(shù)域所表示的值是 B ，這是由于規(guī)格化的浮點數(shù)的尾數(shù)域最左（最高有效位）總是 D ，故這一位經(jīng)常不予存儲，而認為隱蔽在小數(shù)點的左邊，這可以使尾數(shù)表示范圍多一位，達 G 位。A. 0.MB.

2、1.MC. 0D. 1 E. 22F. 23G. 24H. 25 3 cache是介于CPU和 E 之間的 H 容量存儲器，能高速地向CPU供應 A 和數(shù)據(jù)，從而加快程序的執(zhí)行速度。cache由高速的 F 組成，全部功能都由 C 實現(xiàn)，因而對程序員是透亮的。A. 指令B. DRAMC. 硬件D. 軟件E. 主存F. SRAMG. 大H. 小4 堆棧是一種特殊的 H 尋址方式，接受“ F ”原理。計算機的CPU中有一組特地的寄存器，稱為串聯(lián)堆棧，又稱為 A 堆棧。而 B 堆棧則是由程序員設置出來作為堆棧使用的一部分 C 。A. 寄存器B. 存儲器C. 主存儲器D. 幫助存儲器E. 先進先出F.

3、先進后出G. 指令H. 數(shù)據(jù)5 廣義地講， F 有著兩種含義：一是 G ，指兩個以上大事在 A 發(fā)生；二是 H ，指兩個以上大事在 C 間隔內(nèi)發(fā)生。A. 同一時刻B. 不同時刻C. 同一時間D. 不同時間E. 串行性F. 并行性G. 同時性H. 并發(fā)性6 RISC的三個基本要素是：(1)一個有限的 E 的 C ；(2)CPU配備大量的 B ；(3)強調(diào)對指令 G 的 D 。A. 專用寄存器B. 通用寄存器C. 指令集D. 優(yōu)化E. 簡潔F. 簡單G. 流水線H. 超標量7 為了解決多個主設備同時 C 總線 G 權的問題，必需具有總線仲裁部件，以某種方式選擇其中一個主設備作為總線的下一次主方。仲

4、裁方式分為 A 仲裁和 B 仲裁兩類：前者需要 E ，后者則不需要。A. 集中式B. 分布式C. 競爭D. 共享E. 中心仲裁器F. 分布仲裁器G. 把握H. 共享8 B 的基本任務是依據(jù) H 所排的指令序列，從 F 取出指令操作碼到 B 中，對指令操作碼譯碼分析，執(zhí)行指令操作。適配器的作用是保證 A 用計算機系統(tǒng)特性所要求的形式發(fā)送或接收信息。A. I/O設備B. 把握器C. 緩沖器D. 譯碼器E. 寄存器F. 存儲器G. 地址H. 程序9 在奇偶校驗中，只有當數(shù)據(jù)中包含有 A 個1時, 奇校驗位C=0；只有當數(shù)據(jù)中包含有 B 個1時, 偶校驗位C= C 。奇偶校驗可供應單個錯誤檢測,但無法

5、檢測 E 錯誤,更無法識別錯誤信息的 G 。A. 奇數(shù)B. 偶數(shù)C. 0D. 1 E. 多個F. 內(nèi)容G. 位置H. 來源 10 MOS半導體存儲器中， D 的外圍電路簡潔，速度 G ，但其使用的器件多，集成度不高； C 可大幅度提高集成度，但由于 F 操作，外圍電路簡單，速度 H 。A. ROMB. RAMC. DRAMD. SRAM11 指令格式就是 G 用二進制代碼表示的結構形式，通常由 A 字段和 F 字段組成，前者表征指令的操作特性與功能，后者通常指定參與操作的 B 的 E 。A. 操作碼B. 操作數(shù)C. 操作特性D. 數(shù)據(jù)字E. 地址F. 地址碼G. 指令字H. 功能字12 依據(jù)設

6、計方法不同， B 把握器可分為三種：第一種稱為 G 把握器，它是接受時序規(guī)律技術來實現(xiàn)的；其次種稱為 A 把握器，它是接受 E 規(guī)律來實現(xiàn)的；第三種是前兩種方式的 F 。A. 微程序B. 操作C. 指令D. 時間 E. 存儲F. 組合G. 硬布線H. 軟布線13 一條 C 是由若干條 G 組成的序列（通常叫做 E ）來實現(xiàn)的，而 E 的總和便可實現(xiàn)整個的 D 。A. 微操作B. 宏操作C. 機器指令D. 指令系統(tǒng)E. 微程序F. 宏程序G. 微指令 H. 宏指令14 奔騰CPU的大多數(shù)簡潔指令用 E 把握實現(xiàn)，在 A 個時鐘周期內(nèi)執(zhí)行完畢。而對于用 H 實現(xiàn)的指令，也在 B 至 C 個時鐘周期

7、內(nèi)執(zhí)行完畢。A. 1B. 2C. 3D. 4E. 硬布線F. 軟布線G. 宏程序H. 微程序15 C 是 G 周期中從內(nèi)存流向 B 的信息流； E 是 H 周期中從內(nèi)存流向運算器的信息流。A. 存儲器B. 把握器C. 指令流D. 把握流 E. 數(shù)據(jù)流F. 緩沖G. 取指H. 執(zhí)行16 G 存儲器是一種高速工作的存儲器，指同一個存儲器具有兩組相互 B 的 C 把握線路，可以對存儲器中 E 位置上的數(shù)據(jù)進行 B 的存取操作。A. 依靠B. 獨立C. 讀寫D. 刷新E. 任何F. 指定G. 雙端口H. 三端口17 虛擬存儲器只是一個容量格外大的存儲器的 C 模型，不是任何實際的 D 存儲器。有了虛擬

8、存儲器，用戶無需考慮所編程序在 H 中是否放得下或放在什么位置等問題。虛擬地址由 E 生成，但虛擬地址空間的大小實際上受到 G 容量的限制。A. 操作系統(tǒng)B. CPU地址引腳C. 規(guī)律D. 物理E. 編譯程序F. 用戶程序G. 輔存H. 主存18 指令的 G 尋址方式，是指下條指令的地址碼不是由 A 給出，而是由 C 給出。因此， A 的內(nèi)容也必需相應轉變，以便準時跟蹤新的指令 H 。A. 程序計數(shù)器B. 堆棧指示器C. 本條指令D. 下條指令E. 挨次F. 堆棧G. 跳動H. 地址19 通常用 F 讀取一條指令字的 C 時間來規(guī)定CPU周期。取出和 H 任何一條指令所需的 C 時間為 B 個

9、CPU周期。A. 1B. 2C. 最短D. 最長E. 外存F. 內(nèi)存G. 譯碼 H. 執(zhí)行20 一般的存儲器都是按 E 訪問的存儲器，而 C 存儲器是以 G 作為 E 來訪問的存儲器。它的基本原理是把存儲單元所存內(nèi)容的某一部分作為檢索項（即 F 項），去檢索該存儲器，并將存儲器中與該檢索項符合的存儲單元內(nèi)容進行讀出或寫入。A. 閃速B. 只讀C. 相聯(lián)D. 虛擬E. 地址F. 關鍵字G. 內(nèi)容H. cache21 E 把握器的基本思想是仿照通常的解題程序的方法，把 C 信號編成 G ，存放到一個只讀存儲器里。當機器運行時，一條又一條地讀出這些 G ，從而產(chǎn)生全機所需要的各種 C 信號，使相應部

10、件執(zhí)行所規(guī)定的操作。A. 微操作B. 宏操作C. 操作把握D. 時間把握E. 微程序F. 宏程序G. 微指令 H. 宏指令22 奔騰CPU是Intel公司生產(chǎn)的 G 流水處理器，接受 C 條指令流水線，能在 B 個時鐘周期內(nèi)放射 C 條簡潔的整數(shù)指令，也可放射 B 條浮點指令。A. 0B. 1C. 2D. 3E. 標量F. 矢量G. 超標量H. 超矢量23 到目前為止，使用最為廣泛的計算機形態(tài)是： 。CA超級計算機B個人計算機C嵌入式計算機D服務器24 世界上第一臺通用電子數(shù)字計算機ENIAC使用 作為電子器件。BA晶體管B電子管C大規(guī)模集成電路D超大規(guī)模集成電路25 馮諾依曼型計算機的設計思

11、想是 。CA存儲數(shù)據(jù)并按地址挨次執(zhí)行B存儲程序并按地址逆序執(zhí)行C存儲程序并按地址挨次執(zhí)行D存儲程序并亂序執(zhí)行26 指令流是取指周期中從內(nèi)存流向 的信息流。BA. 存儲器B. 把握器C. 寄存器D. 緩存器27 在計算機系統(tǒng)的層次結構中，屬于軟硬件混合級的是 。BA微程序設計級B操作系統(tǒng)級C匯編語言級D 機器語言級28 一種 可以接受多種不同的 。BA計算機組成、計算機體系結構B計算機組成、計算機實現(xiàn)C計算機實現(xiàn)、計算機體系結構D計算機實現(xiàn)、計算機組成29 在IEEE 754標準中，對于一個規(guī)格化的32位浮點數(shù)，其尾數(shù)域所表示的值是 ，這是由于規(guī)格化的浮點數(shù)的尾數(shù)域最左（最高有效位）總是 ，故這

12、一位經(jīng)常不予存儲，而認為隱蔽在小數(shù)點的左邊，這可以使尾數(shù)表示范圍多一位，達 位。CA. 0.M、0、23B. 0.M、1、24C. 1.M、1、24D. 1.M、0、2330 在定點二進制運算器中，減法運算一般通過 來實現(xiàn)。DA 原碼運算的二進制減法器 B 補碼運算的二進制減法器C 補碼運算的十進制加法器 D 補碼運算的二進制加法器31 MOS半導體存儲器中， 的外圍電路簡潔，速度 ，但其使用的器件多，集成度不高。BA. DRAM、快B. SRAM、快C. DRAM、慢D. SRAM、慢32 從CPU來看，增加Cache的目的，就是在性能上使 的平均讀出時間盡可能接近Cache的讀出時間。AC

13、A. 主存B. 輔存C.內(nèi)存D. 外存33 虛擬存儲器可看作是一個容量格外大的 存儲器，有了它，用戶無需考慮所編程序在 中是否放得下或放在什么位置等問題。BA. 規(guī)律、輔存B. 規(guī)律、主存C. 物理、輔存D. 物理、主存34 指令格式中的 字段，用來表征指令的操作特性與功能。AA. 操作碼B. 指令字C.數(shù)據(jù)字D.地址碼35 運算型指令的尋址與轉移型指令的尋址，其不同點在于_。AA 前者取操作數(shù)，后者打算程序轉移地址B 后者取操作數(shù)，前者打算程序轉移地址C 前者是短指令，后者是長指令D 前者是長指令，后者是短指令36 以下4種類型指令中，執(zhí)行時間最長的是_。CA RR型指令 B RS型指令 C

14、 SS型指令 D 程序把握指令37 在CPU中，指令寄存器用來保存 。AA當前指令B當前指令的地址C下一條指令D下一條指令的地址38 以下句子中，正確的是 。BCA CPU中負責指令譯碼的部分是無法轉變的B CPU中的微程序是可重寫的C可以通過修改成品CPU來轉變CPU的譯碼方式D若要修改CPU的部分功能，必需完全重新設計CPU39 取出和執(zhí)行任何一條指令所需的最短時間為 個CPU周期。CA. 0B. 1C. 2D. 3 40 CPU的異步把握方式有時又稱為 。BCA固定時序把握方式B可變時序把握方式C應答把握方式D無應答把握方式41 一條機器指令是由若干條微指令組成的序列（通常叫做 ）來實現(xiàn)

15、的，而機器指令的總和便可實現(xiàn)整個指令系統(tǒng)。DA. 微操作B. 微指令C.指令D. 微程序42 在一個計算機系統(tǒng)中，指令流水線是指指令步驟的并行，是 級流水線。CA微指令B部件C處理器D處理機43 在流水CPU中，為了解決執(zhí)行段的速度匹配問題，一般接受的方法包括： 。ABCA 將執(zhí)行部件分為定點執(zhí)行部件和浮點執(zhí)行部件兩個可并行執(zhí)行的部分，分別處理定點運算指令和浮點運算指令B 在浮點執(zhí)行部件中，包括浮點加法部件和浮點乘/除部件，它們可以同時執(zhí)行不同的指令C 浮點運算部件以流水線方式工作D 接受多體交叉存儲器和Cache44 在流水過程中存在的相關沖突中，是指多條指令進入流水線后在同一機器周期內(nèi)爭用

16、同一個功能部件所發(fā)生的沖突。AA. 資源相關B. 數(shù)據(jù)相關C. 性能相關D. 把握相關45 開發(fā)RISC系統(tǒng)的目標是：。ABCDA 使處理器的結構更簡潔，更合理B 提高處理器的性能C 提高處理器的執(zhí)行效率D 降低處理器的開發(fā)成本46 在總線仲裁方式中， 仲裁需要 。CA 集中式、分布仲裁器B 分布式、分布仲裁器C 集中式、中心仲裁器D 分布式、中心仲裁器47 從執(zhí)行程序的角度看，最高等級的并行是 并行。BDA 任務級B 作業(yè)級C 過程級D 程序級48 計算機的專用和通用是依據(jù)計算機的 來劃分的。ABCDA效率B速度C價格D運行的經(jīng)濟性和適應性49 1958年開頭消滅的其次代計算機，使用 作為電

17、子器件。AA晶體管B電子管C大規(guī)模集成電路D超大規(guī)模集成電路50 馮諾依曼計算機體系結構的主要特點是 。BCA硬布線B使用二進制數(shù)C存儲程序D存儲數(shù)據(jù)51 適配器的作用是保證 用計算機系統(tǒng)特性所要求的形式發(fā)送或接收信息。AA. I/O設備B. 把握器C. 寄存器D. 存儲器52 在計算機系統(tǒng)的層次結構中，屬于硬件級的是 。ADA微程序設計級B高級語言級C匯編語言級D 機器語言級53 為了提高浮點數(shù)的表示精度，當尾數(shù)不為 時，通過修改階碼并移動小數(shù)點，使尾數(shù)域的最高有效位為 ，這稱為浮點數(shù)的規(guī)格化表示。BA. 0、0B. 0、1C. 1、0D. 1、1 54 MOS半導體存儲器中， 可大幅度提高

18、集成度，但由于 操作，外圍電路簡單，速度慢。CA. DRAM、讀寫B(tài). SRAM、讀寫C. DRAM、刷新D. SRAM、刷新55 Cache的功能由 實現(xiàn)，因而對程序員是透亮的。BA. 軟件B. 硬件C.固件D. 軟硬件56 虛擬地址空間的大小實際上受到 容量的限制。CA. 規(guī)律存儲器B. 內(nèi)存儲器C. 幫助存儲器D. 主存儲器57 指令格式就是 用二進制代碼表示的結構形式。DA. 操作碼B. 地址碼C. 數(shù)據(jù)字D. 指令字58 寄存器堆棧是 中設置的一組特地用于堆棧的寄存器。AA. CPUB. 高速緩沖存儲器C. 主存儲器D. 幫助存儲器59 CPU的基本功能包括 。ABCDA 指令把握B

19、 操作把握C 時間把握D 數(shù)據(jù)加工60 在CPU中，程序計數(shù)器用來保存 。DA當前指令B當前指令的地址C下一條指令D下一條指令的地址61 狀態(tài)條件寄存器（PSW）通常保存 和運算結果為負標志。ABCDA運算結果進/借位標志B運算結果溢出標志C運算結果為零標志D運算結果符號標志62 是取出并執(zhí)行一條指令的時間。AA指令周期B CPU周期C機器周期D時鐘周期63 在計算機中, 一般都接受異步把握方式，以保證執(zhí)行時的高速度。ABCDA CPU對主存的讀取B CPU對主存的寫入C輸入設備與主存的數(shù)據(jù)交換D輸出設備與主存的數(shù)據(jù)交換64 硬布線把握器的特點是。ABCA設計格外簡單，且代價很大B調(diào)試格外簡單

20、，且代價很大C速度較快，主要取決于規(guī)律電路的延遲D速度較慢，主要取決于規(guī)律電路的延遲65 廣義地講，并行性中的并發(fā)性是指兩個以上大事在 發(fā)生。CA. 同一時刻B. 不同時刻C. 同一時間間隔內(nèi)D. 不同時間間隔內(nèi)66 一個計算機系統(tǒng)可以在不同的并行等級上接受流水線技術。依據(jù)流水的級別，流水線可分類為 。ABCDA算術流水線B指令流水線C處理機流水線D宏流水線67 流水CPU通常由 等幾個部分組成，這幾個功能部件可以組成一個多級流水線。BCDA多體交叉存儲器B指令部件C指令隊列D執(zhí)行部件68 奔騰CPU的大多數(shù)簡潔指令用硬布線把握實現(xiàn)，在1個時鐘周期內(nèi)執(zhí)行完畢。而對于用微程序實現(xiàn)的指令，也在 個

21、時鐘周期內(nèi)執(zhí)行完畢。CDA. 0B. 1C. 2D. 369 為了解決多個主設備同時 總線 權的問題，必需具有總線仲裁部件，以某種方式選擇其中一個主設備作為總線的下一次主方。DA 共享、全部B 共享、把握C 競爭、全部D 競爭、把握70 從執(zhí)行程序的角度看，最低等級的并行是 并行。AA 指令內(nèi)部B 指令級C 過程級D 程序級71 通用計算機可分為 、微型機和單片機。ABCDA超級計算機B大型機C服務器D工作站72 1960年月中期開頭消滅的第三代計算機，使用 作為電子器件。ABA小規(guī)模集成電路B中規(guī)模集成電路C大規(guī)模集成電路D超大規(guī)模集成電路73 是執(zhí)行周期中從內(nèi)存流向運算器的信息流。DA.

22、地址流B. 把握流C. 指令流D. 數(shù)據(jù)流74 在計算機系統(tǒng)的層次結構中，屬于軟件級的是 。BCA微程序設計級B高級語言級C匯編語言級D 機器語言級75 具有相同 的計算機，可以接受不同的 。CA計算機組成、計算機體系結構B計算機組織、計算機體系結構C計算機體系結構、計算機組成D計算機實現(xiàn)、計算機組成76 在 運算中，為了推斷溢出是否發(fā)生，可接受雙符號位檢測法。不論溢出與否,其 符號位始終指示正確的符號。AA 定點、最高B 定點、最低C 浮點、最高D 浮點、最低77 EPROM是指_。BA. 隨機讀寫存儲器 B. 光擦可編程只讀存儲器C. 電檫可編程只讀存儲器 D. 只讀存儲器78 在主存與C

23、ache間建立地址映射，有幾種不同的地址映射方式，它們是 。ABCA全相聯(lián)映射方式B直接映射方式C組相聯(lián)映射方式D隨機映射方式79 虛擬地址由 生成。CA. 操作系統(tǒng)B. CPU地址引腳C. 編譯程序D. 用戶程序80 指令的挨次尋址方式，是指下一條指令的地址由 給出。DA. 數(shù)據(jù)寄存器B. 堆棧指示器C. 狀態(tài)寄存器D. 程序計數(shù)器81 存儲器堆棧是由程序員設置出來作為堆棧使用的一部分 。CA. 寄存器B. 高速緩沖存儲器C. 主存儲器D. 幫助存儲器82 以下4種類型指令中，執(zhí)行時間最短的是_。AA RR型指令 B RS型指令 C SS型指令 D 程序把握指令83 在CPU中，運算器的主要

24、功能是進行 。BCDA指令地址運算B算術運算C規(guī)律測試D規(guī)律運算84 當執(zhí)行指令時，CPU能自動 程序計數(shù)器的內(nèi)容，使其始終保持將要執(zhí)行的下一條指令的主存地址，為取下一條指令做好預備。CA保持B復位C遞增D遞減85 是內(nèi)存讀取一條指令字的最短時間。BCA指令周期B CPU周期C機器周期D時鐘周期86 以下句子中，正確的是 。ACA 一條指令的取出階段需要1個CPU周期時間B 一條指令的取出階段需要2個CPU周期時間C 一條指令的執(zhí)行階段需要至少1個CPU周期時間D 一條指令的執(zhí)行階段需要至少2個CPU周期時間87 CPU的聯(lián)合把握方式的設計思想是： 。ABDA 在功能部件內(nèi)部接受同步把握方式B

25、 在功能部件之間接受異步把握方式C 在硬件實現(xiàn)允許的狀況下，盡可能多地接受同步把握方式D 在硬件實現(xiàn)允許的狀況下，盡可能多地接受異步把握方式88 技術體現(xiàn)了計算機并行處理中的時間并行。BA 微程序把握B流水線C多線程D多核89 在一個計算機系統(tǒng)中，算術流水線是指運算操作步驟的并行，是 級流水線。BA微指令B部件C處理器D處理機90 在對流水CPU基本概念的描述中，正確的是_。DA 流水CPU是以空間并行性為原理構造的處理器B 流水CPU肯定是RISC機器 C 流水CPU肯定是多媒體CPUD 流水CPU是一種格外經(jīng)濟而有用的時間并行技術91 以下指令存在哪些類型的數(shù)據(jù)相關？ACA RAW相關B

26、WAR相關C WAW相關D RAR相關92 LAD R6, B；M(B)R6，M(B)是存儲器單元MUL R6, R7；(R6)(R7)R6RISC的幾個要素是 。ABCA 一個有限的簡潔的指令集B CPU配備大量的通用寄存器C 強調(diào)對指令流水線的優(yōu)化D 簡化VLSI芯片的設計和實現(xiàn)93 當代總線是一些標準總線，追求與 無關的開發(fā)標準。ABCDA 技術B結構C CPUD 廠家94 1970年月開頭消滅的第四代計算機，使用 作為電子器件。CDA小規(guī)模集成電路B中規(guī)模集成電路C大規(guī)模集成電路D超大規(guī)模集成電路95 體系結構的計算機把程序及其操作數(shù)據(jù)一同存儲在存儲器里。ADA馮諾伊曼B哈佛（Harv

27、ard）C ZuseD存儲程序96 的基本任務是依據(jù)程序所排的指令序列，從存儲器取出指令操作碼到把握器中，對指令操作碼譯碼分析，執(zhí)行指令操作。BA. I/O設備B. 把握器C. 寄存器D. 存儲器97 在計算機系統(tǒng)的層次結構中， 接受二進制數(shù)語言。ABDA微程序設計級B操作系統(tǒng)級C匯編語言級D 機器語言級98 是機器語言程序員所看到的傳統(tǒng)機器級所具有的屬性，其實質(zhì)是確定計算機系統(tǒng)中軟硬件的界面。CA計算機組成B計算機組織C計算機體系結構D計算機實現(xiàn)99 Cache由高速的 組成。BA. DRAMB. SRAM C.ROMD. Flash100 指令的跳動尋址方式，是指下一條指令的地址由本條指令

28、直接給出，因此， 的內(nèi)容必需相應轉變，以便準時跟蹤新的指令地址。DA. 數(shù)據(jù)寄存器B. 堆棧指示器C. 狀態(tài)寄存器D. 程序計數(shù)器101 堆棧是一種特殊的數(shù)據(jù)尋址方式，基于 原理。BCA. FIFOB. FILOC. LIFOD. LILO102 在CPU中，把握器通常由 和操作把握器組成。ABCDA程序計數(shù)器B指令寄存器C指令譯碼器D時序發(fā)生器103 在CPU中，運算器通常由 組成。ABCDA算術規(guī)律單元B累加寄存器C數(shù)據(jù)寄存器D狀態(tài)條件寄存器104 為了執(zhí)行任何給定的指令，必需對指令操作碼進行測試，以便識別所要求的操作，CPU中的 就是完成這項工作的。BA指令編碼器B指令譯碼器C指令寄存器

29、D指令緩沖器105 在操作把握器中， 是接受存儲規(guī)律來實現(xiàn)的。AA. 微程序把握器B. 硬布線把握器C. 程序把握器D. 門陣列把握器106 CPU的把握方式通常分為： ，其實質(zhì)反映了時序信號的定時方式。ABDA同步把握方式B異步把握方式C隨機把握方式D聯(lián)合把握方式107 以下關于流水線技術的描述中，正確的是 。ACDA 就一條指令而言，其執(zhí)行速度沒有加快B 就一條指令而言，其執(zhí)行速度大大加快C 就程序執(zhí)行過程的整體而言，程序執(zhí)行速度大大加快D 適合于大量的重復性的處理108 在流水CPU中，指令部件本身又構成一個流水線，即指令流水線，由等幾個過程段組成。ABCDA取指令B指令譯碼C計算操作數(shù)

30、地址D取操作數(shù)109 在流水過程中存在的相關沖突中，是由轉移指令引起的。DA. 資源相關B. 數(shù)據(jù)相關C. 性能相關D. 把握相關110 奔騰CPU是Intel公司生產(chǎn)的一種 流水處理器。CA. 標量B. 矢量C. 超標量D. 超矢量111 總線的特性包括 。ABCDA物理特性B功能特性C電氣特性D時間特性112 奔騰CPU的特別中斷是由指令執(zhí)行引發(fā)的，包括 。CDA可屏蔽中斷B非屏蔽中斷C執(zhí)行特別D執(zhí)行軟件中斷指令113 馮諾伊曼體系結構的計算機具有共同的基本配置，即具有幾大部件：運算器、把握器、 。ADA I/O設備B緩沖器C寄存器D存儲器114 在計算機系統(tǒng)的層次結構中， 接受符號語言。

31、ACA高級語言級B操作系統(tǒng)級C匯編語言級D 機器語言級115 在奇偶校驗中，只有當數(shù)據(jù)中包含有 個1時, 偶校驗位C= 。BCA. 奇數(shù)、0B. 偶數(shù)、0C. 奇數(shù)、1D. 偶數(shù)、1 116 雙端口存儲器是一種高速工作的存儲器，指同一個存儲器具有兩組相互獨立的 把握線路，可以對存儲器中 位置上的數(shù)據(jù)進行獨立的存取操作。DA. 刷新、指定B. 刷新、任何C. 讀寫、指定D. 讀寫、任何117 Cache是介于CPU和 之間的小容量存儲器，能高速地向CPU供應指令和數(shù)據(jù)，從而加快程序的執(zhí)行速度。ACA. 主存B. 輔存C.內(nèi)存D. 外存118 一條指令中的操作數(shù)地址，可以有 個。ABCDA. 0B

32、. 1C.2D.3119 堆棧尋址方式中，設A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。假如進棧操作的動作挨次是(A)MSP，(SP)-1SP，那么出棧操作的動作挨次應為_。BA (MSP)A，(SP)+1SP B (SP)+1SP，(MSP)AC (SP)-1SP，(MSP)AD (MSP)A，(SP)-1SP120 中心處理器包括_。ABDA 運算器 B 把握器 C 主存儲器 D Cache121 在CPU中，狀態(tài)條件寄存器（PSW）用來保存 。ABCDA標志位B條件碼C中斷信息D狀態(tài)信息122 在CPU中，操作把握器的功能就是依據(jù)指令操作碼和時序信號，產(chǎn)生各種操作把握信號，

33、以便正確地建立數(shù)據(jù)通路，從而完成 的把握。ABCDA取指令B執(zhí)行指令C分析指令D取操作數(shù)123 以下句子中，正確的是 。BCA 各條指令的取指階段所用的CPU周期是各不相同的B 各條指令的取指階段所用的CPU周期是完全相同的C 由于各條指令的功能不同，指令的執(zhí)行階段所用的CPU周期是各不相同的D 盡管各條指令的功能不同，但指令的執(zhí)行階段所用的CPU周期是完全相同的124 微程序把握器的基本思想是：將微操作把握信號按肯定規(guī)章進行編碼，形成 ，存放到一個只讀存儲器里。當機器運行時，一條又一條地讀出它們，從而產(chǎn)生全機所需要的各種操作把握信號，使相應部件執(zhí)行所規(guī)定的操作。CA. 微操作B.微程序C.微

34、指令 D. 微地址125 技術體現(xiàn)了計算機并行處理中的空間并行。CDA 微程序把握B流水線C多線程D多核126 在一個計算機系統(tǒng)中，宏流水線是指程序步驟的并行，是 級流水線。DA微指令B部件C處理器D處理機127 在計算機的流水處理過程中，要使流水線具有良好的性能，必需使流水線暢通流淌，不發(fā)生斷流。但由于流水過程中會消滅 等相關沖突，實現(xiàn)流水線的不斷流是困難的。ABDA. 資源相關B. 數(shù)據(jù)相關C. 性能相關D. 把握相關128 STA M(x)，R3 ；(R3)-M(x)，M(x)是存儲器單元ADD R3，R4，R5 ；(R4)+(R5)-R3 奔騰CPU接受2條指令流水線，能在1個時鐘周期

35、內(nèi)放射2條簡潔的整數(shù)指令，也可放射 條浮點指令。BA. 0B. 1C. 2D. 3129 當代總線分為 。ABCDA 數(shù)據(jù)傳送總線B仲裁總線C 中斷和同步總線D 公用線130 在計算機系統(tǒng)中，CPU管理外圍設備的方式，除了程序查詢之外，還包括 。ABCDA 程序中斷B DMAC 通道D PPU131 奇偶校驗無法檢測 錯誤，更無法識別錯誤信息的 。BDA. 奇數(shù)個、位置B. 偶數(shù)個、位置C. 奇數(shù)個、內(nèi)容D. 偶數(shù)個、內(nèi)容132 相聯(lián)存儲器是以 來訪問存儲器的。BCA. 地址B. 關鍵字C. 內(nèi)容D. Cache133 Cache存儲器在產(chǎn)生替換時，可以接受以下替換算法： 。BCDA不替換B

36、LFU算法C LRU算法D隨機替換134 指令格式中的地址碼字段，通常用來指定參與操作的 或其地址。DA. 操作碼B. 指令字C. 數(shù)據(jù)字D. 操作數(shù)135 程序把握類指令的功能是_。DA 進行算術運算和規(guī)律運算B 進行主存與CPU之間的數(shù)據(jù)傳送C 進行CPU和I/O設備之間的數(shù)據(jù)傳送D 轉變程序執(zhí)行的挨次136 在CPU中，跟蹤指令后繼地址的寄存器是_。BA 主存地址寄存器 B 程序計數(shù)器 C 指令寄存器 D狀態(tài)條件寄存器137 在CPU中，數(shù)據(jù)寄存器用來臨時存放 。ABCDA由主存讀出的一條指令B由主存讀出的一個數(shù)據(jù)字C向主存存入的一條指令D向主存存入的一個數(shù)據(jù)字138 當CPU和主存進行

37、信息交換，即CPU 時，都要使用地址寄存器和數(shù)據(jù)寄存器。ABDA向主存存入數(shù)據(jù)B從主存讀出數(shù)據(jù)C向主存存入指令D從主存讀出指令139 CPU的同步把握方式有時又稱為 。ADA固定時序把握方式B可變時序把握方式C應答把握方式D無應答把握方式140 一條機器指令是由若干條 組成的序列來實現(xiàn)的，而機器指令的總和便可實現(xiàn)整個指令系統(tǒng)。BA. 微操作B. 微指令C.指令D. 微程序141 相對于硬布線把握器，微程序把握器的優(yōu)點在于。BCDA 速度較快B 結構比較規(guī)整C 簡單性和非標準化程度較低D 增加或修改指令較為簡潔142 在流水計算機中接受多體交叉存儲器，其目的是。ACA解決存儲器的速度匹配問題B解

38、決存儲器的容量匹配問題C使存儲器的存取時間能與流水線中其他過程段的速度相匹配D使存儲器的存儲容量能與流水線中其他過程段的容量相匹配143 在流水過程中存在的相關沖突中，是由于指令之間存在數(shù)據(jù)依靠性而引起的。BA. 資源相關B. 數(shù)據(jù)相關C. 性能相關D. 把握相關144 MUL R3，R1，R2 ；(R1)(R2)-R3 ADD R3，R4，R5 ；(R4)+(R5)-R3 在對RISC機器基本概念的描述中，正確的是_。BA RISC機器不肯定是流水CPU B RISC機器肯定是流水CPUC RISC機器有簡單的指令系統(tǒng) D CPU配備很少的通用寄存器145 奔騰CPU的外部中斷是由CPU的外

39、部硬件信號引發(fā)的，包括 。ABA可屏蔽中斷B非屏蔽中斷C執(zhí)行特別D執(zhí)行軟件中斷指令1. 多模塊交叉存儲器是如何加速CPU和存儲器之間的有效傳輸?shù)?？【解】CPU同時訪問多個模塊，由存儲器把握部件把握它們分時使用數(shù)據(jù)總線進行信息傳遞。對每一個存儲模塊來說，從CPU給出訪存命令直到讀出信息仍舊使用了一個存取周期時間，而對CPU來說，它可以在一個存取周期內(nèi)連續(xù)訪問多個模塊。各模塊的讀寫過程將重疊進行，所以多模塊交叉存儲器是一種并行存儲器結構。2. 什么是虛擬存儲器中的段頁式管理？【解】接受分段和分頁結合的方法。程序按模塊分段，段內(nèi)再分頁，進入主存仍以頁為基本信息傳送單位，用段表和頁表進行兩級定位管理。

40、3. CPU中，指令寄存器（IR）、程序計數(shù)器（PC）、狀態(tài)條件寄存器（PSW）分別用來保存什么內(nèi)容？【解】指令寄存器（IR）用來保存當前正在執(zhí)行的一條指令。程序計數(shù)器（PC）通常又稱為指令計數(shù)器。在程序開頭執(zhí)行前，PC的內(nèi)容即是從內(nèi)存提取的第一條指令的地址。當執(zhí)行指令時，CPU將自動修改PC的內(nèi)容，以便使其保持的總是將要執(zhí)行的下一條指令的地址。狀態(tài)條件寄存器（PSW）保存由算術指令和規(guī)律指令運行或測試的結果建立的各種條件碼內(nèi)容，這些標志位通常分別由 1位觸發(fā)器保存。狀態(tài)條件寄存器還保存中斷和系統(tǒng)工作狀態(tài)等信息。因此，狀態(tài)條件寄存器是一個由各種狀態(tài)條件標志拼湊而成的寄存器。4. 何謂動態(tài)執(zhí)行技

41、術？【解】所謂動態(tài)執(zhí)行技術，就是通過猜測程序流來調(diào)整指令的執(zhí)行，并分析程序的數(shù)據(jù)流來選擇指令執(zhí)行的最佳挨次5. 如何區(qū)分選擇型DMA把握器和多路型DMA把握器？【解】選擇型DMA把握器在物理上可以連接多個設備，而在規(guī)律上只允許連接一個設備，在某一段時間內(nèi)只能為一個設備服務。多路型DMA把握器不僅在物理上可以連接多個外圍設備，而且在規(guī)律上也允許這些外圍設備同時工作。6. 多機系統(tǒng)中的緊耦合系統(tǒng)與松耦合系統(tǒng)有什么差別？【解】緊耦合系統(tǒng)又稱直接耦合系統(tǒng)，指計算機間物理連接的頻帶較高，一般是通過總線或高速開關實現(xiàn)計算機間的互連，可以共享主存。松耦合系統(tǒng)又稱間接耦合系統(tǒng)，一般是通過通道或通信線路實現(xiàn)計算

42、機間的互連，可以共享外存設備。7. 計算機體系結構、計算機組成、計算機實現(xiàn)三個術語的物理概念是什么？彼此間有什么關系？【解】計算機體系結構：機器語言程序員所看到的傳統(tǒng)機器級所具有的屬性，其實質(zhì)是確定計算機系統(tǒng)中軟硬件的界面。計算機組成：計算機體系結構的規(guī)律實現(xiàn)，包括物理機器級內(nèi)的數(shù)據(jù)流和把握流的組成以及規(guī)律設計等。計算機實現(xiàn)：計算機組成的物理實現(xiàn)，著眼于器件技術和微組裝技術。具有相同計算機體系結構的計算機，可以接受不同的計算機組成。一種計算機組成可以接受多種不同的計算機實現(xiàn)。8. 請簡述CPU對存儲器進行讀/寫操作的過程?！窘狻渴紫扔傻刂房偩€給出地址信號，然后要發(fā)出讀操作或寫操作的把握信號，最

43、終在數(shù)據(jù)總線上進行信息溝通。9. 為了使CPU不至由于等待存儲器讀寫操作的完成而無事可做，可以實行哪些加速CPU和存儲器之間有效傳輸?shù)奶厥獯胧?？【解】主存儲器接受更高速的技術來縮短存儲器的讀出時間，或加長存儲器的字長；接受并行操作的雙端口存儲器；在CPU和主存儲器之間插入一個高速緩沖存儲器（Cache），以縮短讀出時間；在每個存儲器周期中存取幾個字。10. 請簡述計算機的流水處理過程?！窘狻繛榱藢崿F(xiàn)流水，首先把輸入的任務(或過程)分割為一系列子任務，并使各子任務能在流水線的各個階段并發(fā)地執(zhí)行。當任務連續(xù)不斷地輸入流水線時，在流水線的輸出端便連續(xù)不斷地吐出執(zhí)行結果，從而實現(xiàn)了子任務級的并行性。1

44、1. 如何區(qū)分選擇通道、數(shù)組多路通道和字節(jié)多路通道？【解】選擇通道：在物理上它可以連接多個設備，但是這些設備不能同時工作，在某一段時間內(nèi)通道只能選擇一個設備進行工作。數(shù)組多路通道：當某設備進行數(shù)據(jù)傳送時，通道只為該設備服務；當設備在執(zhí)行尋址等把握性動作時，通道臨時斷開與這個設備的連接，掛起該設備的通道程序，去為其他設備服務，即執(zhí)行其他設備的通道程序。字節(jié)多路通道：字節(jié)多路通道主要用于連接大量的低速設備，這些設備的數(shù)據(jù)傳輸率很低，因此通道在傳送兩個字節(jié)之間有很多空閑時間，字節(jié)多路通道正是利用這個空閑時間為其他設備服務。12. 多處理機系統(tǒng)與機群系統(tǒng)有什么差別？【解】多處理機系統(tǒng)由若干臺獨立的計算

45、機組成，每臺計算機能夠獨立執(zhí)行自己的程序，彼此之間通過互連網(wǎng)絡連接，實現(xiàn)程序之間的數(shù)據(jù)交換和同步。機群系統(tǒng)是一組完整的計算機互連，它們作為一個統(tǒng)一的計算資源一起工作，并能產(chǎn)生一臺機器的印象。13. 請簡述存儲器擴展的3種方法?！窘狻看鎯ζ餍酒娜萘渴怯邢薜?，需要在字向和位向兩方面進行擴充才能滿足實際存儲器的容量要求。通常接受位擴展法、字擴展法、字位同時擴展法。位擴展法：只加大字長，而存儲器的字數(shù)與存儲器芯片字數(shù)全都，對片子沒有選片要求。字擴展法：僅在字向擴充，而位數(shù)不變，由片選信號來區(qū)分各片地址。字位同時擴展法：在字向和位向同時進行擴展。14. 請簡述cache的基本工作原理?！窘狻慨擟PU讀

46、取主存中一個字時，便發(fā)出此字的內(nèi)存地址到cache和主存。此時cache把握規(guī)律依據(jù)地址推斷此字當前是否在 cache中：若是，此字馬上傳送給CPU；若非，則用主存讀周期把此字從主存讀出送到CPU，與此同時，把含有這個字的整個數(shù)據(jù)塊從主存讀出送到cache中。15. cache存儲器中為什么會產(chǎn)生替換？請列舉3種常用的替換算法?！窘狻縞ache工作原理要求它盡量保存最新數(shù)據(jù)，當一個新的主存塊需要拷貝到cache，而允許存放此塊的行位置都被其他主存塊占滿時，就要產(chǎn)生替換。常用替換算法包括：最不經(jīng)常使用(LFU)算法、近期最少使用(LRU)算法、隨機替換。16. 什么是指令周期、CPU周期、時鐘周

47、期？它們之間有什么關系？【解】指令周期是取出并執(zhí)行一條指令的時間。CPU周期是內(nèi)存讀取一條指令字的最短時間。時鐘周期是處理操作的最基本單位。指令周期經(jīng)常用若干個CPU周期數(shù)來表示。一個CPU周期時間包含有若干個時鐘周期。17. 請簡述運算器的單總線、雙總線和三總線結構形式彼此之間有什么不同？【解】單總線結構：全部部件都接到同一總線上。在同一時間內(nèi),只能有一個操作數(shù)放在單總線上。把兩個操作數(shù)輸入到ALU,需要分兩次來做,而且還需要兩個緩沖寄存器。雙總線結構：兩個操作數(shù)同時加到ALU進行運算,只需要一次操作把握就可以得到運算結果。但是由于兩條總線都被輸入數(shù)占據(jù)，因而ALU的輸出不能直接加到總線上去

48、，而必需在ALU輸出端設置緩沖寄存器。三總線結構：ALU的兩個輸入端分別由兩條總線供應,而ALU的輸出則與第三條總線相連。這樣,算術規(guī)律操作就可以在一步的把握之內(nèi)完成。18. 什么是EDRAM芯片？它有何好處？【解】EDRAM芯片又稱增加型DRAM芯片，它是在DRAM 芯片上集成了一個SRAM實現(xiàn)的小容量高速緩沖存儲器（cache），從而使DRAM芯片的性能得到顯著改進。19. 在主存與cache間為什么要建立地址映射？請簡述3種不同的地址映射方式?！窘狻颗c主存容量相比，cache的容量很小，它保存的內(nèi)容只是主存內(nèi)容的一個子集。為了把主存塊放到cache中，必需應用某種方法把主存地址定位到ca

49、che中，稱作地址映射。地址映射方式有全相聯(lián)方式、直接方式和組相聯(lián)方式三種：全相聯(lián)映射方式：將主存的一個塊直接拷貝到cache中的任意一行上。直接映射方式：一個主存塊只能拷貝到cache的一個特定行位置上去。組相聯(lián)映射方式：將cache分成u組，每組v行，主存塊存放到哪個組是固定的，至于存到該組哪一行則是機敏的。20. 請比較虛擬存儲器和Cache這兩種存儲系統(tǒng)的相像之處和主要區(qū)分?！窘狻肯嘞裰帲喊殉绦蛑凶罱Ｓ玫牟糠竹v留在高速的存儲器中；一旦這部分變得不常用了，把它們送回到低速的存儲器中；這種換入換出是由硬件或操作系統(tǒng)完成的，對用戶是透亮的；力圖使存儲系統(tǒng)的性能接近高速存儲器，價格接近低速存儲器。主要區(qū)分：在虛擬存儲器中未命中的性能損失要遠大于Cache系統(tǒng)中未命中的損失。21. 請簡述單機系統(tǒng)中單總線、雙總線和三總線結構彼此之間有什么不同？【解】單總線結構：使用一條單一的系統(tǒng)總線來連接CPU、主存和I/O設備?？偩€只能分時工作，使信息傳送的吞吐量受到限制。雙總線結構：在CPU和主存之間特地設置了一組高速的存儲總線，使CPU可通過專用總線與存儲器交換信息，并減輕了系統(tǒng)總線的負擔。主存仍可通過系統(tǒng)總線與外設之間實現(xiàn)DMA操作，而不必經(jīng)過CPU三總線結構：在雙總線系統(tǒng)的基礎上增加I/O總線，其中，系統(tǒng)總線是CPU、主存和通道