高速電路設(shè)計(jì)-1127

1、-高速電路設(shè)計(jì)理論-1、 電源分配：（1）設(shè)計(jì)目的是盡可能減小網(wǎng)絡(luò)中的阻抗。有兩種方法：電源總線法（power buses）和電源位面法(power planes)。一般來說，電源位面法較之電源總線法有著比較好的阻抗特征，不過，就實(shí)用性來說，總線法更好一些。（2） 電源總線法和電源位面法：電源總線系統(tǒng)是由一組根據(jù)系統(tǒng)設(shè)備要求不同而具有不同電壓級別的線路組成的。從邏輯上講，典型的應(yīng)該是+5V和地線。每種電壓級別所需的線路數(shù)目根據(jù)系統(tǒng)的不同而不同。電源位面系統(tǒng)是由多個電源層（或者層的部分-電源層分割）組成的。每個不同電壓級別需要一個單獨(dú)的層。電源層上面唯一的縫隙，是為了布置管腳和信號過孔用的。電源

2、位面系統(tǒng)中，電流不受線路控制，分布在整個層上。由于整體阻抗小，電源位面系統(tǒng)比總線系統(tǒng)的噪聲更小。（3） 線路噪聲過濾：不論使用怎樣的電源分配方案，整個系統(tǒng)都會產(chǎn)生足夠?qū)е聠栴}發(fā)生的噪聲，額外的過濾措施是必需的。這一任務(wù)由旁路電容完成。一般來說，一個1uf-10uf的電容將被放在系統(tǒng)的電源接入端，板上每個設(shè)備的電源腳與地線腳之間應(yīng)放置一個0.01uf-0.1uf的電容。（4） 旁路電容的放置：VCC電容很接近芯片接VCC的位置，但是接地端卻很遠(yuǎn)。因?yàn)樵肼曉谝粋€電源平面上并不是均衡的，電容并不過濾芯片導(dǎo)線（chip leads）產(chǎn)生的噪聲，它只過濾芯片附近的噪聲。為達(dá)到良好的性能，應(yīng)該使芯片與電容

3、在同一點(diǎn)上接VCC和接地。因?yàn)殡娙莸某叽缗c芯片的尺寸是不同的，所以有必要從VCC和地線接入點(diǎn)分別引兩條線到電容器。這些“延長導(dǎo)線”放在無電源平面上，而且越短越好。通常，最好將電容放在板子的正對面，芯片的正下方。一個表貼芯片放在那里可以得到很好的工作效果。對于有多個VCC和地線管腳的設(shè)備，最佳的旁路取決于設(shè)備本身。特別決定于電源管腳是否是內(nèi)部連接的（connected internally）。對于這樣的設(shè)備，只需要旁路一個地線管腳到一個VCC管腳。若電源在內(nèi)部是分散開的，這些分開的VCC管腳需要分別去耦（decoupled）?？傮w來說，最好與設(shè)備供應(yīng)商聯(lián)系，聽取他們的建議。（5）電源網(wǎng)絡(luò)一個功能

4、就是可以為系統(tǒng)所有的信號提供一個回路，無論信號是否在板內(nèi)產(chǎn)生。電源網(wǎng)絡(luò)可以削弱很多高速噪聲問題的產(chǎn)生。電流環(huán)路產(chǎn)生電感，可以將其看作一個單圈電感。它會增強(qiáng)振鈴，串?dāng)_和輻射。電流環(huán)路電感及其帶來的問題隨著環(huán)路的大小增大而增大。為減小這些問題，需要減小環(huán)路的尺寸。振鈴：來源于變壓器漏感和寄生電容引起的阻尼振蕩（振幅越來越小的振動）。串?dāng)_：兩條信號線之間的耦合、信號線之間的互感和互容引起線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及線端接方式對串?dāng)_都有一定的影響。（6）高速系統(tǒng)設(shè)計(jì)最重要的部分之一就是在信號跳變時產(chǎn)生的能量。每次信號

5、跳變時都會產(chǎn)生AC電流。電流需要一個閉合回路。AC 返回信號可以取路于整個板面，但是實(shí)際上會取最小阻抗的路線。阻抗包括電感和電容。金屬的阻抗很?。凰宰杩怪饕獊碜杂陔姼?。若希望路線具有最小阻抗，則需要將信號返回線靠近信號線。如果可能，將返回線盡量靠近信號線，可以得到最小的環(huán)路。在多層板中，“盡量靠近”通常表示信號路線正上方或正下方的地線平面或者Vcc平面。在雙層板中，則意味著最近的地線或者Vcc線路。電源平面并沒有對電流施加天然的限制。于是返回信號可以取道最小阻抗的線路，也就是距離信號線最近的線路。這也就會產(chǎn)生最小的電流回路，這正是高速系統(tǒng)需要的解決方案。盡管電源平面方案比總線方案更優(yōu)，但是設(shè)

6、計(jì)者的失誤仍然可能使得這些優(yōu)越性喪失。自然線路上的任何一個斷點(diǎn)都會使得電流繞道而行，從而加大環(huán)路的尺寸。請小心地線平面和電源平面上的斷點(diǎn)。電源平面上的斷點(diǎn)(cuts)往往出現(xiàn)在割縫處和過孔上。它們是連接板的對邊、連接元件與板子連接器的電路中必要的部分。它們經(jīng)常被很多小缺口（gaps）所圍繞，這些小缺口位于電源層，它們被腐蝕用以防信號線短路的。如果過孔離得太近，腐蝕的線又太粗，它們就會連在一起，形成一個回路上的阻礙。斷點(diǎn)可能發(fā)生在背板連接器（connectors）及設(shè)備插槽中。（7） 高速模擬系統(tǒng)對數(shù)字噪聲是很敏感的。比如，放大器可以將跳變噪聲放大，幾乎像一個尖峰脈沖（spike）。在既具有模擬

7、與數(shù)字兩種功能的板子上，一般這兩種電源是需要分開的；兩個平面在電源上疊放在一起。對于同時使用兩種（模擬和數(shù)字）信號的板子來說，這種方法會導(dǎo)致一些問題（比如DAC 和電壓比較器）。信號線必須跨過平面邊界。這些邊界迫使回路在回到驅(qū)動之前,先回到電源。在信號交叉的接地平面放置跳線可以很好的解決問題。Jumper在斷點(diǎn)處為返回信號提供了橋梁；也使得回路的尺寸減小。當(dāng)使用分離的電源平面時，不要將數(shù)字電路的電源平面與模擬電路的電源平面重疊。將數(shù)字電路的電源平面與模擬電路的電源平面分開的目的是將數(shù)字電路與模擬電路分開。如果板平面交疊，電路就會有交疊的可能，會損害電路的分離性。為了保證分離性，一塊板子，分離的

8、平面（planes）之間切開。板子新暴露在外面的邊緣部分應(yīng)該看不到任何金屬部分，除非因?yàn)橛刑匾饬舫龅目邕吔绲碾娐坊蛘哌B接。（8） 隔開敏感元件：有些設(shè)備，比如鎖相電路，對噪聲非常敏感。它們需要更高級別的隔離。在電源平面上沿設(shè)備周圍腐蝕出馬蹄形可以達(dá)到很好的隔離效果，所有進(jìn)出該設(shè)備的信號都由馬蹄形一端的窄小通路傳輸。電源平面上電流噪聲將會繞過馬蹄形地帶，不會靠近敏感元件。使用這個技術(shù)的時候，要保證其他所有信號都繞開了隔離的部分。否則，這些線路會產(chǎn)生本項(xiàng)技術(shù)原本希望避免的噪聲。（9）隔開敏感元件將電源總線靠近信號線：有時候，設(shè)計(jì)者不得不使用雙層板，不能使用電源平面而要用電源總線。即使如此，將電源總

9、線靠近信號線也同樣能夠減小回路的尺寸。地線總線應(yīng)該跟隨著板子另一面的最敏感的那條信號線。這樣，這條信號線的回路尺寸和使用電源平面的信號線回路尺寸是一樣的。2、 傳輸信號線：（1）控制信號線與AC地之間的關(guān)系應(yīng)該利用“信號總是取道阻抗最小的路線”這一特性。另一個特性是一條信號線上的阻抗是一個常量。這樣的信號線被稱作“可控阻抗線”，它是板上信號傳輸?shù)淖罴衙劫|(zhì)。但是，如果信號延遲大于傳輸時間的一多半，信號線應(yīng)被看作一條傳輸線。一條終接負(fù)載不合適的傳輸線受到反射的影響，反射則會使得信號變形。傳輸線負(fù)載端的信號很像振鈴（圖17），使得系統(tǒng)速度下降。它還會導(dǎo)致時鐘錯誤，損壞系統(tǒng)功能。一個可控阻抗信號線可以

10、用圖18 模型表示。電感和電容均勻分布在線上。它們分別以亨利每單位長度，法拉每單位長度為單位。（2） 傳輸線分類印刷電路板的信號線可以歸于兩大類：帶狀線和微波傳輸線。帶狀線的信號線夾在兩層電源平面之間，這樣的設(shè)計(jì)技術(shù)可以得到最干凈的信號，因?yàn)樾盘柧€的兩面都受到保護(hù)。但是，這樣的線是隱藏的，想輕易接觸到信號線非常困難。微波信號線則將信號線放在朝外的平面層（表層）上。信號線的一端是地線平面。這樣的設(shè)計(jì)使接觸信號線變得容易。（3） PCB制板參數(shù)：覆銅厚度 t：線路和板子的尺寸由一些規(guī)則規(guī)定。一般來說，賣主提供的板子都是1oz銅， 所以板子的金屬厚度大約是千分之一英寸（1mil）。布線線寬 w：線路

11、寬度應(yīng)該在8 至15 mil 之間。比8 mil 更細(xì)的信號線很難控制。比15mil 更粗的信號線的阻抗則過大。一般信號線的寬度因該是10 mil。板間距離 h：則由需要的板子厚度，層數(shù)決定。比如，30 mil 就足夠了。介電常數(shù)r：則絕緣材料確定。（4）反射：源產(chǎn)生的信號能量是由 Z0 歐姆決定的。即使線路本身好像是一個阻抗，但是它并不消耗能量。信號能量必須由負(fù)載阻抗（ZL）消耗，如果希望得到從源到負(fù)載的最大傳輸能量，則希望源阻抗與負(fù)載阻抗相等。也就是說要傳輸給ZL 全部信號，ZL 必須與Z0 相等。如果它們不相等，則有一部分能量將損耗，另外還有一部分回成為反射返回源。源發(fā)生器將調(diào)整輸出，以

12、便補(bǔ)償“新”負(fù)載。負(fù)載端的信號波形可以被認(rèn)為是原來產(chǎn)生的信號和后來負(fù)載產(chǎn)生的反射信號之和。波形的形狀依賴于負(fù)載阻抗與傳輸線阻抗的失調(diào)程度，以及信號傳輸時間（Tr-上升時間）與傳播延遲時間（Td）的比率-Tr/Td。如果傳輸時間遠(yuǎn)遠(yuǎn)大于延遲時間，那么當(dāng)反射到達(dá)源的時候，原來的信號僅僅被改變了一點(diǎn)點(diǎn)。源發(fā)生器能夠補(bǔ)償“新”負(fù)載并且傳輸正確的信號，僅僅有一點(diǎn)點(diǎn)信號干擾。因此負(fù)載端信號僅僅有一點(diǎn)點(diǎn)過沖。信號的過沖和傳輸線的時延有關(guān)，當(dāng)傳輸線延時Td >信號上升時間的20%時，就要考慮由于導(dǎo)線沒有終端（端接電阻）而產(chǎn)生的振鈴噪聲。當(dāng)時延大于上升時間的20%時，振鈴會影響電路功能，必須加以控制，否則

13、這是造成信號完整性問題的隱患。當(dāng)Td<20%信號的上升時間，振鈴噪聲可以忽略，傳輸線不需要終端匹配。在目前的高速電路中，信號的上升時間已經(jīng)小于0.25ns，所以Len為0.25 inch（約6.35mm），一般來說，PCB上走線的距離很容易大于這個值，所以，必須對電路進(jìn)行端接設(shè)計(jì)。如果線路的傳輸延遲很長，反射在信號改變了一個較大的百分?jǐn)?shù)之后已經(jīng)回到了源，那么源發(fā)生器必須改變一個比較大的量去補(bǔ)償負(fù)載。負(fù)載又會反射新的一輪傳輸,導(dǎo)致了振鈴。（5） 反射定量化：反射信號的大小將依賴于Z0 （傳輸線阻抗）與ZL （負(fù)載阻抗）的差。被返回的原信號的numerical indicatior（百分比）

14、，被稱為反射系數(shù)（KR） 對于開路或者短路負(fù)載來說，全部的信號都反射了，沒有衰減。KR在短路情況下是一個負(fù)值。這表示反射信號與原信號是反向的。（6） 傳輸線布局法則：可控阻抗信號線是板上信號傳輸最實(shí)際也最優(yōu)的媒質(zhì)，選擇合適的終端保證無噪聲的運(yùn)行。但是，如果信號線布局不合理，仍然可能產(chǎn)生噪聲。（7）終端匹配電阻的終接方式：有兩種終端方案：將 ZL 減小到 Z0以消除反射；或者將ZS 增大到Z0 以消除二次反射。在負(fù)載端并聯(lián)一個電阻可以減小L Z 并聯(lián)終端；將源串聯(lián)一個電阻可以增大S Z 串聯(lián)終端。另外一項(xiàng)技術(shù)是將原來的終端電阻替換成為一個電阻和電容的串聯(lián)RC（seriesRC）網(wǎng)絡(luò)。電阻值與Z0

15、 相等。電容正常工作下可以是100pF；精確的值并不重要。在這樣的頻率下，電容器是一個AC短路，但是它阻塞了DC。于是驅(qū)動器（driver）看不到 RL的DC負(fù)載效果（loading effect）。這個技術(shù)被稱為AC終端。（8）避免斷點(diǎn)：由于斷點(diǎn)產(chǎn)生反射，所以需要避免斷點(diǎn)產(chǎn)生。斷點(diǎn)可能發(fā)生在板子上線路尖銳的拐點(diǎn)處。Zs是源阻抗； ZL 是負(fù)載阻抗；Z0 是傳輸線阻抗；過孔將信號輸送到板子的另一側(cè)。板間的垂直金屬部分是不可控阻抗，這樣的部分越多，線上不可控阻抗的總量就越大。會增大反射。還有，從水平方向變?yōu)榇怪狈较虻?0度的拐點(diǎn)是一個斷點(diǎn)，會產(chǎn)生反射。如果這樣的過孔不能避免，那么盡量減少它的出現(xiàn)

16、。從一個外部層變?yōu)閮?nèi)部層（或者反之）會使得阻抗改變-因?yàn)樵O(shè)計(jì)已經(jīng)從帶狀線變成了微帶線（或者反之）。盡管從理論上我們可以改變幾何形狀來補(bǔ)償使得阻抗保持不變，但實(shí)際上很難實(shí)現(xiàn)。最好的辦法就是將內(nèi)部信號線留在內(nèi)部，而外部信號線留在外部。stub和Ts：信號線應(yīng)該避免使用抽頭（stub）或者錐形柄（Ts）。stub和Ts可能成為噪聲源，如果太長，它們就像帶主線（main line）的傳輸線，同樣受到反射的影響。3、 色度亮度干擾-電容性電感性干擾：干擾（Crosstalk）是一種不希望產(chǎn)生的電路中的耦合信號。它可能是電容性的，也可能是電感性的，遵守下面的規(guī)則可以控制干擾。（1） 電容性干擾：電容性干擾

17、指的是信號線之間產(chǎn)生的電容性質(zhì)的信號耦合。如果兩條信號線靠得太近，就可能產(chǎn)生這樣的干擾。電容性干擾也可以用分離電路的方法減小。信號線距離越遠(yuǎn)，電容越小，干擾越小。由于板面空間會限制兩條信號線之間的距離不可能太遠(yuǎn)。一個解決方案是在兩條相鄰的信號線之間加入一條地線。其中地線必須接實(shí)地。一個良好的接地，地線應(yīng)該用通孔（tap）連接地平面，tap 間距為最高頻率信號成分波長的1/4。（2） 電感性干擾：電感性干擾可以被看作是一個多余的變壓器（transformer）的初級線圈和次級線圈產(chǎn)生的耦合信號。變壓器的線圈是板子上（或者系統(tǒng)里的）電流回路。這線圈可能是由于不恰當(dāng)?shù)脑O(shè)計(jì)人為造成的，也可能是信號線與

18、信號回路組合自然造成的。人為造成的線圈時常難以定位，但是可以被排除。（3） 干擾解決方法總結(jié)：>>電容性和電感性干擾都隨著負(fù)載阻抗的增大而增大。所以，所有可能產(chǎn)生干擾干擾的線都應(yīng)該為線阻抗（line impedance）做終端(terminated)-端接電阻。>>將信號線分離，可以減小兩條信號線產(chǎn)生的電容耦合能量的大小。>>電容性耦合可以通過用地線隔離的方法減小。為了起到良好效果，地線應(yīng)該每隔/ 4英寸就與地平面連接。>>對電感性干擾，盡量減小環(huán)路大小。盡可能消除環(huán)路。>>對電感性干擾，避免出現(xiàn)共用信號回路的情況。4、 電磁干擾（E

19、MI）：EMI對于速度來說更加重要。高速設(shè)備對干擾更加敏感。它們會受到短時脈(glitch)的影響，而低速設(shè)備就會忽略這樣的影響。即使板子或者系統(tǒng)不是十分敏感，美國FCC，歐洲的VDE和CCITT，都制定了一些板子可能會產(chǎn)生的高頻噪聲的限制?？梢酝ㄟ^屏蔽，過濾，避免環(huán)路，在可能的時候降低設(shè)備速度等方法減小 EMI。（1）環(huán)路（loops）：電流回路是設(shè)計(jì)中無法避免得。它們就像天線(antennae)一樣。減小環(huán)路的EMI 意味著減小環(huán)路的數(shù)量和環(huán)路的天線效力。不要人為制造環(huán)路；將自然環(huán)路做得越小越好。1. 保證每條信號線的兩點(diǎn)之間只有一條路徑，這樣可以避免人為的環(huán)路。2. 盡可能使用地平面。最

20、小的自然電流環(huán)路會自動產(chǎn)生地平面。使用地平面的時候，必須保證信號回路沒有阻塞。（2）過濾：過濾是電源線的標(biāo)準(zhǔn)。它也可以被應(yīng)用到信號線中，但是只是作為最后選擇的手段，如果信號源噪聲實(shí)在無法消除，才會使用這種方法。過濾有三種選擇：旁路電容，EMI過濾器和鐵氧體磁珠。（3） EMI過濾器：EMI過濾器是商業(yè)生產(chǎn)的用于削弱高頻噪聲的設(shè)備。它們最初是為了過濾電源線的噪聲而制造的。它們分離系統(tǒng)之外的電源（被稱為the line）和系統(tǒng)內(nèi)部的電源（被稱為load）。它們產(chǎn)生的是雙向的影響：它們過濾板子或者設(shè)備輸入的噪聲，也過濾板子或者設(shè)備輸出的噪聲。（4） 鐵氧體噪聲干擾抑制器：鐵氧體噪聲干擾抑制器是放在導(dǎo)

21、電物質(zhì)旁邊的鐵氧體元件。鐵氧體干擾抑制器之所以能工作，是由于它加入了與導(dǎo)線串聯(lián)的電感。鐵氧體干擾抑制器給導(dǎo)線加入電感，但是不加入DC阻抗。這使它能夠成為設(shè)備理想的Vcc 管腳線噪聲干擾抑制器。鐵氧體珠子體積小容易用，所以它們被應(yīng)用于抑制高頻信號線的噪聲。不推薦這樣使用是因?yàn)椋菏紫龋@樣容易掩蓋大多數(shù)問題；第二，它可能影響信號的邊緣速率（edge rate）。但是，如果板子布線已經(jīng)完畢，鐵氧體磁珠還是可以作為降低干擾的最后手段。5、總結(jié)：高速技術(shù)的出現(xiàn)使得高速系統(tǒng)的出現(xiàn)成為可能，但是在實(shí)現(xiàn)中，必須加以額外的考慮。最大噪聲可以通過如下手段加以消除：>>整合穩(wěn)定電源和地（ground）。

22、>>使用終端（端接電阻），精心設(shè)計(jì)傳輸線，消除反射。>>使用終端（端接電阻），精心規(guī)劃，減小電容性和電感性干擾（crosstalk）。>>為滿足輻射限制，采取噪聲干擾抑制器。-電源完整性（PI）-一 電源噪聲的起因及危害： 造成電源不穩(wěn)定的根源主要在于兩個方面：一是器件高速開關(guān)狀態(tài)下，瞬態(tài)的交變電流 過大；二是電流回路上存在的電感。從表現(xiàn)形式上來看又可以分為三類：同步開關(guān)噪聲（SSN），有時被稱為i噪聲，地彈（Ground bounce）現(xiàn)象也可歸于此類（圖1-a）；非理想電源阻抗影響（圖1-b）；諧振及邊緣效應(yīng)（圖1-c）。 （1） 阻抗：對于一個理想的電

23、源來說，其阻抗為零，在平面任何一點(diǎn)的電位都是保持恒定的（等于系統(tǒng)供給電壓），然而實(shí)際的情況并不如此，而是存在很大的噪聲干擾，甚至有可能影響系統(tǒng)的正常工作。（2） 開關(guān)噪聲：開關(guān)噪聲給信號傳輸帶來的影響更為顯著，由于地引線和平面存在寄生電感，在開關(guān)電流的作用下，會造成一定的電壓波動，也就是說器件的參考地已經(jīng)不再保持零電平，這樣，在驅(qū)動端本來要發(fā)送的低電平會出現(xiàn)相應(yīng)的噪聲波形，相位和地面噪聲相同，而對于開關(guān)信號波形來說，會因?yàn)榈卦肼暤挠绊憣?dǎo)致信號的下降沿變緩；在接收端信號的波形同樣會受到地噪聲的干擾，不過這時的干擾波形和地噪聲相位相反；另外，在一些存儲性器件里，還有可能因?yàn)楸旧黼娫春偷卦肼暤挠绊懺?/p>

24、成數(shù)據(jù)意外翻轉(zhuǎn)。（3）諧振效應(yīng)：電源平面可以看成是由很多電感和電容構(gòu)成的網(wǎng)絡(luò)，也可以看成是一個共振腔，在一定頻率下，這些電容和電感會發(fā)生諧振現(xiàn)象，從而影響電源層的阻抗。隨著頻率的增加，電源阻抗不斷變化，尤其是在并聯(lián)諧振效應(yīng)顯著的時候，電源阻抗也隨之明顯增加。（4）邊緣效應(yīng)：電源平面和地平面的邊緣效應(yīng)同樣是電源設(shè)計(jì)中需要注意的問題，這里說的邊緣效應(yīng)就是指邊緣反射和輻射現(xiàn)象，也可以列入EMI討論的范疇。如果抑制了電源平面上的高頻噪聲，就能很好的減輕邊緣的電磁輻射，通常是采用添加去耦電容的方法。邊緣效應(yīng)是無法完全避免的，在設(shè)計(jì)PCB時，要盡量讓信號走線遠(yuǎn)離鋪銅區(qū)邊緣，以避免受到太大的干擾。 二 電源

25、阻抗設(shè)計(jì)：（1）電源噪聲的產(chǎn)生在很大程度上歸結(jié)于非理想的電源分配系統(tǒng)（簡稱PDS，即Power Distribution System）。所謂電源分配系統(tǒng)，其作用就是給系統(tǒng)內(nèi)的所有器件提供足夠的電源，這些器件不但需要足夠的功率消耗，同時對電源的平穩(wěn)性也有一定的要求。大部分?jǐn)?shù)字電路器件對電源波動的要求在正常電壓的+/-5%范圍之內(nèi)。電源之所以波動，就是因?yàn)閷?shí)際的電源平面總是存在著阻抗，這樣，在瞬間電流通過的時候，就會產(chǎn)生一定的電壓降和電壓擺動。 隨著電源電壓不斷減小，瞬間電流不斷增大，所允許的最大電源阻抗也大大降低。設(shè)計(jì)的最大電源阻抗如下：（2）為了降低電源的電阻和電感，在設(shè)計(jì)中可采取的措施是：

26、 使用電阻率低的材料，比如銅； 用較厚、較粗的電源線，并盡可能減少長度； 降低接觸電阻； 減小電源內(nèi)阻； 電源盡量靠近GND； 合理使用去耦電容； 由于電源阻抗的要求，以往的電源總線形式已經(jīng)不可能適用于高速電路，目前基本上都 是采用了大面積的銅皮層（電源層）作為低阻抗的電源分配系統(tǒng)。三 同步開關(guān)噪聲（SSN）分析 同步開關(guān)噪聲（Simultaneous Switch Noise，簡稱SSN）是指當(dāng)器件處于開關(guān)狀態(tài)，產(chǎn)生瞬間變化的電流（di/dt），在經(jīng)過回流途徑上存在的電感時，形成交流壓降，從而引起噪聲，所以也稱為i噪聲。如果是由于封裝電感而引起地平面的波動，造成芯片地和系統(tǒng)地不一致，這種現(xiàn)象

27、我們稱為地彈（Ground bounce）。同樣，如果是由于封裝電感引起的芯片和系統(tǒng)電源差異，就稱為電源反彈（Power Bounce）。所以，嚴(yán)格的說，同步開關(guān)噪聲并不完全是電源的問題，它對電源完整性產(chǎn)生的影響最主要表現(xiàn)為地彈/電源反彈現(xiàn)象。同步開關(guān)噪聲主要是伴隨著器件的同步開關(guān)輸出（即SimultaneousSwitch Output- SSO）而產(chǎn)生，開關(guān)速度越快，瞬間電流變化越顯著，電流回路上的電感越大，則產(chǎn)生的SSN越嚴(yán)重。（1） 芯片內(nèi)部開關(guān)噪聲：在瞬間開關(guān)時，加載在芯片上的電源電壓會下降，隨后圍繞Vs振蕩并呈阻衰減。減小芯片內(nèi)部開關(guān)噪聲通?？梢圆扇〉拇胧┯校? 降低芯片內(nèi)部驅(qū)動器

28、的開關(guān)速率和同時開關(guān)的數(shù)目，以減小di/di，不過這種方式不現(xiàn)實(shí)，因?yàn)殡娐吩O(shè)計(jì)的方向就是更快，更密。2 降低系統(tǒng)供給電源的電感，高速電路設(shè)計(jì)中要求使用單獨(dú)的電源層，并讓電源層和地平面盡量接近。3 降低芯片封裝中的電源和地管腳的電感，比如增加電源/地的管腳數(shù)目，減短引線長度，盡可能采用大面積鋪銅。4 增加電源和地的互相耦合電感也可以減小回路總的電感，因此要讓電源和地的管腳成對分布，并盡量靠近。5 給系統(tǒng)電源增加旁路電容，這些電容可以給高頻的瞬變交流信號提供低電感的旁路，而變化較慢的信號仍然走系統(tǒng)電源回路。雖然off-chip驅(qū)動的負(fù)載電容也可以看作旁路電容，但由于其電容很小，所以對交流旁路作用不

29、大。6 考慮在芯片封裝內(nèi)部使用旁路電容，這樣高頻電流的回路電感會非常小，能在很大程度上減小芯片內(nèi)部的同步開關(guān)噪聲。7 更高要求的情況下可以將芯片不經(jīng)過封裝而直接裝配到系統(tǒng)主板上，這稱為DCA 技術(shù)（DirectChip Attach）。但這相關(guān)到一些穩(wěn)定性和安全性的問題，在目前的技術(shù)水平下，還存在著很多問題。（2） 芯片外部開關(guān)噪聲：它和on-chip最顯著的區(qū)別在于計(jì)算開關(guān)噪聲的時候需要考慮信號線的電感，而且對于不同的開關(guān)狀態(tài)其電流回路也不同，1到0跳變時，回流不經(jīng)過封裝的電源管腳，0到1跳變時，回流不經(jīng)過封裝的地管腳。減輕Off-chip開關(guān)噪聲的方法有以下幾種：1 降低芯片內(nèi)部驅(qū)動器的開

30、關(guān)速率和同時開關(guān)的數(shù)目。2 降低封裝回路電感，增加信號和電源和地的耦合電感。3 在封裝內(nèi)部使用旁路電容，這樣能讓電源和地共同分擔(dān)電流回路，可以減小等效電感。但對于系統(tǒng)電源的旁路電容使用將不會影響地彈噪聲的大小。（3）等效電感衡量同步開關(guān)噪聲（SSN）：對于給定的電路，即di/dt不變的情況下，減輕SSN就是盡量減小信號回路的等效電感（Leff）。Leff 包含三個部分：On-chip開關(guān)輸出的回路等效電感Leff,P；所有Off-chip驅(qū)動從低到高開關(guān)輸出的回路等效電感Leff,LH；所有Off-chip驅(qū)動從高到低開關(guān)輸出的回路等效電感Leff,HL。同步開關(guān)噪聲的產(chǎn)生絕大部分源于芯片封裝

31、的問題（此外，還有接插件或連接器），有效的方法是通過仿真及測試得到信號回路等效電感Leff來進(jìn)行比較，Leff 越大，就意味著同步開關(guān)噪聲也越大。四 旁路電容的特性和應(yīng)用 無論是降低電源平面阻抗，還是減少同步開關(guān)噪聲，旁路電容都起著很大的作用，電源完整性設(shè)計(jì)的重點(diǎn)也在如何合理的選擇和放置這些電容。旁路電容，去耦電容，濾波電容等各類電容的基本原理是一樣的，即利用電容對交流信號呈現(xiàn)低阻抗的特性，這一點(diǎn)可以通過電容的等效阻抗公式看出來：Xcap=1/2fC，工作頻率越高，電容值越大則電容的阻抗越小。在電路中，如果電容起的主要作用是給交流信號提供低阻抗的通路，就稱為旁路電容；如果主要是為了增加電源和地

32、的交流耦合，減少交流信號對電源的影響，就可以稱為去耦電容；如果用于濾波電路中，那么又可以稱為濾波電容；另外對于直流電壓，電容器還可作為電路儲能，利用充放電起到電池的作用。（1） 電容的頻率特性：對于理想的電容器來說，不考慮寄生電感和電阻的影響，那么我們在電容設(shè)計(jì)上就沒有任何顧慮，電容的值越大越好。但實(shí)際情況卻相差很遠(yuǎn)，并不是電容越大對高速電路越有利，反而小電容才能被應(yīng)用于高頻。實(shí)際的電容器要比理想的電容復(fù)雜的多，包含寄生的串聯(lián)電阻Rs（ESR），串聯(lián)電感Ls（ESL），泄漏電阻Rp，介質(zhì)吸收電容Cda和介質(zhì)吸收電阻Rda等。泄漏電阻Rp也稱為絕緣電阻，值越大，泄漏的直流電流越小，性能也越好，一

33、般電容的Rp都很大（G歐姆級以上），所以在一般考慮問題時可以忽略。對電容的高頻特性影響最大的則是ESR和ESL，簡化的電容模型如下：電容也可以看成是一個串聯(lián)的諧振電路，其等效阻抗和串聯(lián)諧振頻率為：電容在低頻的情況(諧振頻率以下)，表現(xiàn)為電容性的器件，而當(dāng)頻率增加（超過諧振頻率）的時候，它漸漸的表現(xiàn)為電感性的器件。也就是說它的阻抗隨著頻率的增加先增大后減小，等效阻抗的最小值發(fā)生在串聯(lián)諧振頻率時，這時候，電容的容抗和感抗正好抵消，表現(xiàn)為阻抗大小恰好等于寄生串聯(lián)電阻ESR，從諧振頻率的公式可以看出，電容大小和ESL值的變化都會影響電容器的諧振頻率。由于電容在諧振點(diǎn)附近的阻抗最低，所以設(shè)計(jì)時盡量選用F

34、R和實(shí)際工作頻率相近的電容。如果工作的頻率變化范圍很大，則可以混合使用電容，即同時選擇一些FR較小的大電容和FR較大的小電容。（2） 電容的介質(zhì)和封裝影響：實(shí)際電容器的特性最主要受封裝結(jié)構(gòu)和介質(zhì)材料的影響。從封裝形式上看，有引線式和貼片式兩種，貼片電容是靠焊錫直接貼裝在電路板上，其寄生電感要比引線電容小很多，所以更適合高頻電路使用。有時候，同樣的數(shù)值，同樣的介質(zhì)材料，但不同廠家的電容封裝大小卻可能不同，我們的基本判斷方法是：如果對于較大值的電容（大于10uF），一般封裝較小的比封裝較大具有更大的ESL，ESR。但對于數(shù)值小的電容來說，就不能簡單地通過外形大小判斷，而是需要廠家提供的實(shí)際數(shù)據(jù)或?qū)嶋H測量的結(jié)果。陶瓷電容具有介電系數(shù)高，絕緣度好，溫度特性佳等優(yōu)點(diǎn)，適合做成高密度，小尺寸的產(chǎn)品。通常應(yīng)用于陶瓷電容器較常見的介質(zhì)有三種：Z5U（2E6），X7R（2X1），NPO（C0G）。Z5U具有較高的介電常數(shù)，常用于標(biāo)稱