第4章組合邏輯電路(new)

1、第四章第四章 組合邏輯電路組合邏輯電路：輸出僅由輸入決定，與電路以前：輸出僅由輸入決定，與電路以前狀態(tài)無關(guān)；電路結(jié)構(gòu)中狀態(tài)無關(guān)；電路結(jié)構(gòu)中無無反饋環(huán)路（無記憶）。反饋環(huán)路（無記憶）。分析組合邏輯電路的目的是為了確定已知電路的分析組合邏輯電路的目的是為了確定已知電路的邏輯功能，其步驟大致如下：邏輯功能，其步驟大致如下：1.1.由邏輯圖寫出各輸出端的邏輯表達式；由邏輯圖寫出各輸出端的邏輯表達式；2.2.化簡和變換各邏輯表達式；化簡和變換各邏輯表達式；4.4.根據(jù)真值表和邏輯表達式對邏輯電路進行分析，最后根據(jù)真值表和邏輯表達式對邏輯電路進行分析，最后 確定其功能；確定其功能；3.3.列出真值表；列出

2、真值表；步驟：步驟：輸出函數(shù)輸出函數(shù)表達式表達式簡化函數(shù)簡化函數(shù)真值表真值表描述電描述電路功能路功能邏輯電邏輯電路圖路圖邏輯圖邏輯圖邏輯表邏輯表達式達式 1 1 最簡與或最簡與或表達式表達式 2 ZABLZC 2 LABC=1=1ABCLZ例例 1：分析如圖所示電路的邏輯功能：分析如圖所示電路的邏輯功能最簡與或最簡與或表達式表達式 3 真值表真值表LBCA 3 4 電路的邏電路的邏輯功能輯功能 4 當輸入當輸入A A、B B、C C中有奇數(shù)個中有奇數(shù)個1 1時，輸時，輸出出L L為為1 1，否則輸出，否則輸出L L為為0 0。所以這個電路。所以這個電路可用于檢查可用于檢查3 3位二進位二進制數(shù)

3、碼的奇偶性，由制數(shù)碼的奇偶性，由于它在輸入二進制碼于它在輸入二進制碼含有奇數(shù)個含有奇數(shù)個1 1時，輸時，輸出有效信號，因此稱出有效信號，因此稱為奇校驗電路為奇校驗電路。 A B C L & & & & 邏輯圖邏輯圖邏輯表邏輯表達式達式 1 1 最簡與或最簡與或表達式表達式 2 1LAB2LBC3LCA1L2L3LY 2 LAB BC CA123 LL L LABBCAC例例 2：分析如圖所示電路的邏輯功能：分析如圖所示電路的邏輯功能最簡與或最簡與或表達式表達式 3 真值表真值表LAB BC CA 3 4 電路的邏電路的邏輯功能輯功能 4 當輸入當輸入A A、B

4、B、C C中有中有2 2個或個或3 3個個為為1 1時，輸出時，輸出Y Y為為1 1，否則輸出，否則輸出Y Y為為0 0。所以這個電。所以這個電路實際上是一種路實際上是一種3 3人表決用的組人表決用的組合電路：只要有合電路：只要有2 2票或票或3 3票同意，票同意，表決就通過表決就通過。 L3 1 1 1 1 A B C L L1 L2 1 邏輯圖邏輯圖12312312LA B CLA BL LL LB A B C A B BLY YB 邏輯表邏輯表達式達式L ABC AB B AB B A B 最簡與或最簡與或表達式表達式真值表真值表 A B C L & 用與非門實現(xiàn)用與非門實現(xiàn)電路

5、的邏輯功能電路的邏輯功能LABAB 電路的輸出電路的輸出Y Y只與輸入只與輸入A A、B B有有關(guān)，而與輸入關(guān)，而與輸入C C無關(guān)。無關(guān)。L L和和A A、B B的的邏輯關(guān)系為：邏輯關(guān)系為：A A、B B中只要一個為中只要一個為0 0，L=1L=1；A A、B B全為全為1 1時，時，L=0L=0。所。所以以L L和和A A、B B的邏輯關(guān)系為與非運的邏輯關(guān)系為與非運算的關(guān)系。算的關(guān)系。Y A B 例例4 4：組合電路如圖所示，分析該電路的邏輯功能。組合電路如圖所示，分析該電路的邏輯功能。解：解：（1）由邏輯圖逐級寫出邏輯表達式。）由邏輯圖逐級寫出邏輯表達式。為了寫表達式方便，借助中間變量為了

6、寫表達式方便，借助中間變量P。（2）化簡與變換：）化簡與變換：（3）由表達式列出真值表。）由表達式列出真值表。（4）分析邏輯功能）分析邏輯功能 ： 當當A、B、C三個變量不一致時，三個變量不一致時，電路輸出為電路輸出為“1”，所以這個電路，所以這個電路稱為稱為“不一致電路不一致電路”。例例5 組合邏輯電路如圖，組合邏輯電路如圖，試分析其邏輯功能。試分析其邏輯功能。解解 ：1 ) 、根據(jù)邏輯圖寫輸出邏輯表達式并化簡、根據(jù)邏輯圖寫輸出邏輯表達式并化簡BAB AYBABBAABABA2）、根據(jù)邏輯表達式列真值表）、根據(jù)邏輯表達式列真值表0 00 1 1 01 1A B Y01103）、由真值表分析邏

7、輯功能）、由真值表分析邏輯功能當當AB相同時，輸出為相同時，輸出為0當當AB相異時，輸出為相異時，輸出為1異或功能。異或功能。&YABABAABBAB4.2 組合邏輯電路的設計組合邏輯電路的設計步驟：步驟：根據(jù)要求設計出實際邏輯電路根據(jù)要求設計出實際邏輯電路寫出表達寫出表達式并簡化式并簡化形式變換形式變換確定輸入、輸確定輸入、輸出列出真值表出列出真值表畫邏輯電路圖畫邏輯電路圖根據(jù)設計所根據(jù)設計所用芯片要求用芯片要求 組合邏輯電路的設計與分析過程相反，其步驟大組合邏輯電路的設計與分析過程相反，其步驟大致如下：致如下：1.1.根據(jù)對電路邏輯功能的要求，列出真值表；根據(jù)對電路邏輯功能的要求，

8、列出真值表；2.2.由真值表寫出邏輯表達式；由真值表寫出邏輯表達式；3.3.簡化和變換邏輯表達式，從而畫出邏輯圖。簡化和變換邏輯表達式，從而畫出邏輯圖。真值表真值表電路功電路功能描述能描述：用用與非門與非門設計一個舉重裁判表決電路。設舉重比賽有設計一個舉重裁判表決電路。設舉重比賽有3 3個個裁判，一個主裁判和兩個副裁判。杠鈴完全舉上的裁決由每一裁判，一個主裁判和兩個副裁判。杠鈴完全舉上的裁決由每一個裁判按一下自己面前的按鈕來確定。只有當兩個或兩個以上個裁判按一下自己面前的按鈕來確定。只有當兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時，表明成功的燈才裁判判明成功，并且其中有一個為主裁判時

9、，表明成功的燈才亮。亮。設主裁判為變量設主裁判為變量A A，副裁判分別為，副裁判分別為B B和和C C；表示成功與否的；表示成功與否的燈為燈為Y Y，根據(jù)邏輯要求列出真值表。，根據(jù)邏輯要求列出真值表。 1 1 A B C L A B C L 0 0 0 0 0 1 0 1 0 0 1 1 0 0 0 0 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 2 LABCABCABC 2 邏輯表達式邏輯表達式 A B A C L & & & 3 最簡與或最簡與或表達式表達式 4 5 邏輯變換邏輯變換邏輯電邏輯電路圖路圖 3 4 5 ACABY()()LABCAB

10、CABCABCABCABCABCAB CCAC BBABAC真值表真值表電路功電路功能描述能描述：試用試用2 2輸入輸入與非門和反相器與非門和反相器設計一個設計一個3 3輸入（輸入（I I0 0、I I1 1、I I2 2) )、3 3輸出輸出（L0、L1、L2)的信號排隊電路。它的功能是：的信號排隊電路。它的功能是：當當I0輸入為輸入為1時，無論時，無論I1和和I2為為1還是還是0，輸出，輸出L0為為1，L1和和L2為為0；當；當I0為為0且且I1為為1，無論，無論I2為為1還是還是0，輸出，輸出L1為為1，其余兩個輸出為其余兩個輸出為0；當；當I2為為1且且I0和和I1均為均為0時，輸出時

11、，輸出L2為為1，其余兩個輸出為其余兩個輸出為0。如。如I0、I1、I2均為均為0，則，則L0、L1、L2也也均為均為0。 1 1 2 00 1001122LI ;LI I ;LI I I 2 邏輯表達式邏輯表達式輸 入輸 出I 0 I1 I2 L 0 L1 L2 0 0 0 1 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 3 4 邏輯變換邏輯變換邏輯電邏輯電路圖路圖 3 4 000110122LILI ILI I I11111&I0I1I2L0L1L2： 試設計一個三人多數(shù)表決電路，試設計一個三人多數(shù)表決電路， 要求提案通過時輸出為要求提案通過時輸出為1，否則

12、為，否則為0。 1、列真值表、列真值表解：解：2、填卡諾圖、填卡諾圖化簡邏輯函數(shù)化簡邏輯函數(shù)00010111 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 111100001BC00 01 11 10 01AY 3、 輸出函數(shù)式輸出函數(shù)式4、用與門、或門設計電路、用與門、或門設計電路5、用與非門設計電路、用與非門設計電路思考：思考： 若只用二輸入與非門設計電路，如何畫邏輯圖？若只用二輸入與非門設計電路，如何畫邏輯圖？Y=AB+BC+ACACBCABY提示：的形式畫邏輯圖。&ABCY&1ABCYY=（AB BC）AC將

13、函數(shù)式化為例：例：試設計將試設計將8421BCD碼轉(zhuǎn)換為余碼轉(zhuǎn)換為余3BCD碼的變換電路。碼的變換電路。 8421碼碼 余余3碼碼 B3 B2 B1 B0 E3 E2 E 1 E00 0 0 0 0 0 0 1 11 0 0 0 1 0 1 0 02 0 0 1 0 0 1 0 13 0 0 1 1 0 1 1 04 0 1 0 0 0 1 1 15 0 1 0 1 1 0 0 06 0 1 1 0 1 0 0 17 0 1 1 1 1 0 1 08 1 0 0 0 1 0 1 19 1 0 0 1 1 1 0 010 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1

14、0 1 14 1 1 1 0 15 1 1 1 1 （2）卡諾圖）卡諾圖（1）真值表）真值表 E3E2E1E0000101101212022120233BEBBBBEBBBBBBBEBBBBBE（2 2）卡諾圖）卡諾圖（3 3）表達式）表達式E3E2E1E0000101101212022120233BEBBBBEBBBBBBBEBBBBBE（4）電路圖）電路圖（3 3）表達式）表達式8 8421BCD碼余3碼：試設計一可逆的試設計一可逆的4 4位碼變換器。在控制信號位碼變換器。在控制信號C=1C=1時，他將時，他將84218421碼轉(zhuǎn)換為格雷碼；碼轉(zhuǎn)換為格雷碼；C=0C=0時，它將格雷碼轉(zhuǎn)換為

15、時，它將格雷碼轉(zhuǎn)換為84218421碼。碼。輸 入 輸 出 （Yi=gi+bi ) X3 X2 X1 X0 g3 g2 g1 g0 b3 b2 b1 b00 0 0 0 0 0 0 0 0 0 0 00 0 0 1 0 0 0 1 0 0 0 10 0 1 0 0 0 1 1 0 0 1 10 0 1 1 0 0 1 0 0 0 1 00 1 0 0 0 1 1 0 0 1 1 10 1 0 1 0 1 1 1 0 1 1 00 1 1 0 0 1 0 1 0 1 0 00 1 1 1 0 1 0 0 0 1 0 11 0 0 0 1 1 0 0 1 1 1 11 0 0 1 1 1 0 1

16、1 1 1 01 0 1 0 1 1 1 1 1 1 0 01 0 1 1 1 1 1 0 1 1 0 11 1 0 0 1 0 1 0 1 0 0 01 1 0 1 1 0 1 1 1 0 0 11 1 1 0 1 0 0 1 1 0 1 11 1 1 1 1 0 0 0 1 0 1 033232323212121210101010gX CgX XX XCXXCgX XX XCXXCgX XX XCXXC當當C=1時時0000111111110000C=10100011110001110X1X0g2X3X20000000011111111C=10100011110001110X1X0g3X3

17、X20011010101010101C=10100011110001110X1X0g0X3X20101110000111100C=10100011110001110X1X0g1X3X20000111111110000C=00100011110001110X1X0b2X3X2C=000000000111111110100011110001110X1X0b3X3X20101110011000011C=00100011110001110X1X0b1X3X20011101010100101C=00100011110001110X1X0b0X3X23323232322131321323211231323

18、232132132132103210bX CbX XX XCXXCbX X XX X XX X XX X XCX XX XXX XX XXCXXXXXXCXXXCbXXXXC當當C=0時時3333222321112121122000011Ygb =XYgb =XXYgb = XXC+ YXCXCXCYYgb =XCX CY4.34.3組合電路中的競爭與冒險組合電路中的競爭與冒險4.3.1產(chǎn)生競爭冒險的原因產(chǎn)生競爭冒險的原因競爭：競爭：冒險：冒險：在組合電路中，信號經(jīng)由不同的途徑在不同的時在組合電路中，信號經(jīng)由不同的途徑在不同的時刻到達的現(xiàn)象，通常稱為競爭?？痰竭_的現(xiàn)象，通常稱為競爭。由于競爭而

19、引起電路輸出發(fā)生瞬間錯誤現(xiàn)象，稱為由于競爭而引起電路輸出發(fā)生瞬間錯誤現(xiàn)象，稱為冒險。表現(xiàn)為輸出端出現(xiàn)了原設計中沒有的窄脈沖，冒險。表現(xiàn)為輸出端出現(xiàn)了原設計中沒有的窄脈沖，常稱其為毛刺。常稱其為毛刺。1&AG2G1L=AAALA4.3.2消除競爭冒險的方法消除競爭冒險的方法1. 發(fā)現(xiàn)并消除互補變量發(fā)現(xiàn)并消除互補變量2. 增加乘積項增加乘積項3. 輸出端并聯(lián)電容輸出端并聯(lián)電容P135一、競爭與冒險的判斷一、競爭與冒險的判斷代數(shù)法：代數(shù)法：或的形式時，或的形式時，A A變量的變化可能引起險象。變量的變化可能引起險象。卡諾圖法：卡諾圖法：如函數(shù)卡諾圖上為簡化作的圈相切，且相切處又如函數(shù)卡諾圖上

20、為簡化作的圈相切，且相切處又無其他圈包含，則可能有險象。無其他圈包含，則可能有險象。如圖所示電路的卡諾圖兩圈相切，故有險象。如圖所示電路的卡諾圖兩圈相切，故有險象。二、冒險現(xiàn)象的消除二、冒險現(xiàn)象的消除1. 1. 利用冗余項利用冗余項如圖所示卡諾圖，只要在兩圈相切處增加一個圈（冗余），就能如圖所示卡諾圖，只要在兩圈相切處增加一個圈（冗余），就能消除冒險。由此得函數(shù)表達式為消除冒險。由此得函數(shù)表達式為二、冒險現(xiàn)象的消除二、冒險現(xiàn)象的消除1. 1. 利用冗余項利用冗余項. . 吸收法吸收法在輸出端加小電容在輸出端加小電容C C可以消除毛刺如圖可以消除毛刺如圖3-583-58所示。但是輸出波形所示。但

21、是輸出波形的前后沿將變壞的前后沿將變壞, , 在對波形要求較嚴格時，應再加整形電路。在對波形要求較嚴格時，應再加整形電路。. .取樣法取樣法二、冒險現(xiàn)象的消除二、冒險現(xiàn)象的消除1. 1. 利用冗余項利用冗余項. . 吸收法吸收法 電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期間輸出的電路穩(wěn)定后加入取樣脈沖，在取樣脈沖作用期間輸出的信號才有效，可以避免毛刺影響輸出波形。信號才有效，可以避免毛刺影響輸出波形。加取樣脈沖原則：加取樣脈沖原則：“或或”門及門及“或非或非”門門加負取樣脈沖加負取樣脈沖“與與”門及門及“與非與非”門加門加正取樣脈沖正取樣脈沖利用冗余項：利用冗余項：只能消除邏輯冒險，而不能消除功

22、能只能消除邏輯冒險，而不能消除功能冒險；適用范圍有限冒險；適用范圍有限三種方法比較：三種方法比較：取樣法：取樣法：加取樣脈沖對邏輯冒險及功能冒險都有效。加取樣脈沖對邏輯冒險及功能冒險都有效。目前大多數(shù)中規(guī)模集成模塊都設有使能端，可以將目前大多數(shù)中規(guī)模集成模塊都設有使能端，可以將取樣信號作用于該端，待電路穩(wěn)定后才使輸出有效。取樣信號作用于該端，待電路穩(wěn)定后才使輸出有效。吸收法：吸收法：加濾波電容使輸出信號變壞，引起波形的加濾波電容使輸出信號變壞，引起波形的上升、下降時間變長，不宜在中間級使用。實驗調(diào)上升、下降時間變長，不宜在中間級使用。實驗調(diào)試階段采用的應急措施；試階段采用的應急措施； 組合邏輯

23、部件是指具有某種邏組合邏輯部件是指具有某種邏輯功能的中規(guī)模集成組合邏輯電路輯功能的中規(guī)模集成組合邏輯電路芯片。常用的組合邏輯部件有加法芯片。常用的組合邏輯部件有加法器、數(shù)值比較器、編碼器、譯碼器、器、數(shù)值比較器、編碼器、譯碼器、數(shù)據(jù)選擇器和數(shù)據(jù)分配器等。數(shù)據(jù)選擇器和數(shù)據(jù)分配器等。4.4.1 4.4.1 編碼器編碼器一、編碼器的定義與功能一、編碼器的定義與功能1)、功能表、功能表2)、邏輯表達式、邏輯表達式 I0 I1 I2 I3Y1 Y01 0 0 00 1 0 00 0 1 00 0 0 10 00 11 01 1編碼編碼: 將特定的邏輯信號編為一組二進制代碼。將特定的邏輯信號編為一組二進制

24、代碼。編碼器編碼器: 能夠?qū)崿F(xiàn)編碼功能的邏輯部件能夠?qū)崿F(xiàn)編碼功能的邏輯部件1、 普通普通 4線線-2線編碼器線編碼器(輸入高電平有效，即輸入高電平有效，即1有有效）效）10 1 2 30 1 2 3YI I I II I I I00 1 2 30 1 2 3YI I I II I I I特點特點：任何時刻只允許輸入一個編碼信號，否則輸出將任何時刻只允許輸入一個編碼信號，否則輸出將 發(fā)生混亂發(fā)生混亂。一般而言，一般而言，N N 個個不同的信號，至不同的信號，至少需要少需要n n 位二進位二進制數(shù)編碼。制數(shù)編碼。N N 和和n n 之間滿足之間滿足下列關(guān)系下列關(guān)系: : 2 2n n N N 輸輸

25、入入4 4個互斥的信號個互斥的信號輸輸出出2 2位二進制代碼位二進制代碼4)、邏輯符號、邏輯符號3) 、 邏輯圖邏輯圖I3I2I1I0Y1Y04線2線10 1 2 30 1 2 3YI I I II I I I00 1 2 30 1 2 3YI I I II I I I2.2.鍵盤輸入鍵盤輸入 8421 BCD8421 BCD碼編碼器功能表碼編碼器功能表 GS GS為控制使能為控制使能標志。該編碼器為標志。該編碼器為輸入輸入低低電平電平有效有效，當當S S0 0S S9 9中有一個中有一個為為0 0時，時，GS=1GS=1, ,代表代表輸入為輸入為有效輸入有效輸入，即即GS=1GS=1時，輸出

26、時，輸出00000000為有效代碼，為有效代碼，而而GS=0GS=0時，輸出時，輸出00000000為無效代碼。為無效代碼。 輸輸入入1010個個互斥的數(shù)碼，互斥的數(shù)碼，輸輸出出4 4位二進位二進制代碼。制代碼。898 945674 5 6 723672 3 6 7135791 3 5 7 9ABCDIII IIIIII I I IIIIII I I IIIIIII I I I I 邏輯表達式邏輯表達式 I9 I8 I7I6I5I4 I3I2 I1 I0 A B C D & & & & 邏輯圖邏輯圖代碼輸出代碼輸出使能標志使能標志 編碼輸入編碼輸入 2 3 4

27、5 6 7 8 9 0 1 S0 S1 S2 S4 S5 S6 S7 S8 S9 VCC 1k10 & & & & 1 & GS D C B A S3 3.3.優(yōu)先編碼器優(yōu)先編碼器4 4線線-2-2線編碼器功能表線編碼器功能表31232 3013YI IIYI I II輸 入輸 出1 0 0 0 0 0 1 0 0 0 1 1 0 1 0 1 1 1I0 I1 I2 I3 Y1 Y0I I3 3 優(yōu)先級別最高，依次降低，優(yōu)先級別最高，依次降低， I I0 0 級別最低。級別最低。1 1、8線線3線優(yōu)先編碼器線優(yōu)先編碼器741487414872I0I1A6

28、I5I4II3I0I74148AEIEOGS21AII457I162III03IIEI: 使能輸入端使能輸入端(低電平有效低電平有效)，EO: 使能輸出端使能輸出端(高電平有效高電平有效) ，GS: 優(yōu)先編碼工作標志優(yōu)先編碼工作標志(低電平有效低電平有效)。 I0 I7: 信號輸入端信號輸入端, 電平有效電平有效A2 A1A0: 代碼輸出端代碼輸出端 碼輸出碼輸出二、集成電路編碼器二、集成電路編碼器 在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方在優(yōu)先編碼器中優(yōu)先級別高的信號排斥級別低的，即具有單方面排斥的特性。設面排斥的特性。設I I7 7的優(yōu)先級別最高，的優(yōu)先級別最高，I I6 6

29、次之，依此類推，次之，依此類推，I I0 0最低。最低。功能表功能表 EIEI為輸入使能端，為輸入使能端， EOEO為輸出使能端，為輸出使能端， GSGS為優(yōu)為優(yōu)先編碼工作狀態(tài)標志。當先編碼工作狀態(tài)標志。當EI=0EI=0時，編碼器工作；當時，編碼器工作；當EI=1EI=1時，則不論時，則不論8 8個輸入個輸入端為何種狀態(tài)，端為何種狀態(tài)，3 3個輸出個輸出端均為高電平，端均為高電平， EOEO， GSGS均為高電平，編碼器不工均為高電平，編碼器不工作，此情況稱為輸入低電作，此情況稱為輸入低電平有效。當平有效。當EI=0EI=0時，且至時，且至少有一個輸入端有編碼請少有一個輸入端有編碼請求信號時

30、，優(yōu)先編碼工作求信號時，優(yōu)先編碼工作狀態(tài)標志狀態(tài)標志GSGS為為0 0，表明編，表明編碼器處于工作狀態(tài)。否則碼器處于工作狀態(tài)。否則為為1 1。輸入低電平有輸入低電平有效效功能端的作用功能端的作用 優(yōu)先編碼工作標志優(yōu)先編碼工作標志(低電平有效低電平有效)。 輸入使能端輸入使能端/片選端片選端 (低電平有效低電平有效)，EI=1, 編碼器不工作編碼器不工作EI=0, 編碼器工作編碼器工作 輸出使能端輸出使能端(高電平有效高電平有效) ，EO=0, 編碼器工作編碼器工作,但但編碼要求編碼要求GS=0, 編碼器正常工作編碼器正常工作,且且編碼要求編碼要求020 1 2 3 4 5 6 71 2 3 4

31、 5 6 71232 3 4 5 6 73 4 5 6 74 5 6 724 5 6 74567223714 54 56135702 4 64 66AEIEI (I I I I I I I II I I I I I I II I I I I I II I I I I II I I I I )AEII I I IAEI IEI IEI IEI IAEI I I IEI I I IEI IEI IAEI I I I IEI I I IEI I IEI I邏輯表達式邏輯表達式0 1 2 3 4 5 6 70 1 2 3 4 5 6 70 1 2 3 4 5 6 7EO EI I II I I I I

32、 IEO EI I II I I I I IGS EI EI I II I I I I IEI EO EI EO邏邏輯輯圖圖8 8線線-3-3線優(yōu)先編碼器（線優(yōu)先編碼器（7414874148）1&111111111&1&1&101234567EIEOGSA0A1A2111 如果要求輸入高電平有效，輸出為原碼，則只要在如果要求輸入高電平有效，輸出為原碼，則只要在圖中的每一個輸出端和輸入端都加上反相器就可以了。圖中的每一個輸出端和輸入端都加上反相器就可以了。例例4.1.14.1.1用兩片用兩片7414874148組成組成1616位輸入、位輸入、4 4位二進制碼輸出的

33、位二進制碼輸出的優(yōu)先編碼器，邏輯圖如圖所示試分析其工作原理。優(yōu)先編碼器，邏輯圖如圖所示試分析其工作原理。（1 1）當當EI=1EI=1時，時， 即即EIEI2 2=1=1， 片（片（）禁止編碼，）禁止編碼， E0E02 2=1=1，從而，從而使使EIEI1 1=1=1，片（，片（）禁止編碼，）禁止編碼， 即即74148 74148 片（片（）、（）、（）均禁止）均禁止編碼。片（編碼。片（）、片（）、片（） 的的A A2 2A A1 1A A0 0=111=111，GS=GSGS=GS1 1GSGS2 2=1,=1,表示表示DCBA=1111DCBA=1111， 是非編碼輸出。是非編碼輸出。（2

34、 2）當當EIEI2 2=0=0時，高位片（時，高位片（）允許編碼，但若）允許編碼，但若I I1515I I8 8均無均無編碼要求，則編碼要求，則E0E02 2=0=0，允許低位片（，允許低位片（）編碼，此時高位片）編碼，此時高位片（）的）的 A A2 2A A1 1A A0 0=111=111，門，門C C、B B、A A都打開，都打開，C C、B B、A A取決于低位取決于低位片片A A2 2A A1 1A A0 0 ，而而D=GSD=GS2 2=1=1，代碼在，代碼在1111111110001000之間變化之間變化。（3 3）當當EIEI2 2=0=0時，若時，若I I1515I I8

35、8有編碼要求（至少一個為低電平），則有編碼要求（至少一個為低電平），則E0E02 2=1=1，從而使，從而使EIEI1 1=1,=1,高位片（高位片（）允許編碼）允許編碼, ,低位片（低位片（）禁止編）禁止編碼，此時碼，此時D=GSD=GS2 2=0=0，C C、B B、A A取決于高位片取決于高位片A A2 2A A1 1A A0 0，代碼在，代碼在0111011100000000之間變化，可見優(yōu)先級別從之間變化，可見優(yōu)先級別從I I1515I I0 0依次降低。依次降低。74148（）A0 A1 A2EO1EI174148（）A0 A1 A2EO2EI2 I0 I1 I2 I3 I4 I5

36、 I6 I7I8 I9 I10 I11 I12 I13 I14 I15&A B C D GSEOGSGSGS1GS2EI I0 I1 I2 I3 I4 I5 I6 I7 I0 I1 I2 I3 I4 I5 I6 I7例：優(yōu)先編碼器例：優(yōu)先編碼器7414774147的功的功能表如下表所示能表如下表所示（黑色部（黑色部分），分），試用試用7414774147和適當?shù)暮瓦m當?shù)拈T構(gòu)成輸出為門構(gòu)成輸出為8421BCD8421BCD碼并碼并具有編碼標志的編碼器。具有編碼標志的編碼器。解：由表知，輸出解：由表知，輸出DCBADCBA是是8421BCD8421BCD碼的反碼，因此只碼的反碼，因此只要在

37、要在7414774147的輸出端增加反的輸出端增加反相器就可以獲得題中所要相器就可以獲得題中所要求輸出的原碼，當輸入端求輸出的原碼，當輸入端均為高電平時均為高電平時GSGS為為0 0，而有，而有低電平信號輸入時低電平信號輸入時GSGS為為1 1。1&74147I1I2I3I4I6I7I8I9I5GSADBC1114.4.2 譯碼器譯碼器/數(shù)據(jù)分配器數(shù)據(jù)分配器 把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼，實現(xiàn)譯碼操作的電路稱為譯碼器。譯碼操作的電路稱為譯碼器。一、譯碼器的定義及功能一、譯碼器的定義及功能 X0X1Xn-1Y0Y1Y2n-1二

38、進制二進制譯碼器譯碼器EI使能輸入使能輸入1. 1. 二進制碼譯碼器二進制碼譯碼器 設二進制譯碼器的輸入端為設二進制譯碼器的輸入端為n個個（即（即n 位代碼），則輸出端為位代碼），則輸出端為2n個，且對個，且對應于輸入代碼的每一種狀態(tài)，應于輸入代碼的每一種狀態(tài)，2n個輸出個輸出中只有一個為中只有一個為1（或為（或為0），其余全為），其余全為0（或為（或為1）即只有其中一個輸出為有效電）即只有其中一個輸出為有效電平，其余輸出端則為非有效電平。平，其余輸出端則為非有效電平。 二進制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為二進制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量譯碼器。變量譯碼器。也可

39、以說譯碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。也可以說譯碼器就是把一種代碼轉(zhuǎn)換為另一種代碼的電路。2線線4線譯碼器線譯碼器Y0Y1Y2Y3ABEI1)邏輯符邏輯符2) 功能表功能表代碼輸入端代碼輸入端代碼輸出端代碼輸出端低低電平有效電平有效使能輸入端使能輸入端低低電平有效電平有效一般而言，若一般而言，若 輸入二進制代輸入二進制代碼碼n n位，轉(zhuǎn)換位，轉(zhuǎn)換的輸出信號為的輸出信號為N N個，個，N N 和和n n 之間滿足的關(guān)之間滿足的關(guān)系為系為: : N N2 2n n2-4 譯碼器由圖可寫出各輸出端的邏輯表達式由圖可寫出各輸出端的邏輯表達式 L L L H H L H H A B H H H

40、 H L H H H H L H H H H L H H H H L H L L L L Y0 Y1 Y2 Y3 輸 出 EI 輸 入輸輸出出低低電電平平有有效效1EIBAY1Y3Y2Y011&AAEIYBAEIYBAEIYBAEIY3210功能表功能表二、集成電路譯碼器二、集成電路譯碼器1.741381.74138集成譯碼器集成譯碼器 顯然，一個顯然，一個3 3線線-8-8線譯碼器能產(chǎn)生線譯碼器能產(chǎn)生3 3變量函數(shù)的全部最小變量函數(shù)的全部最小項，利用這一點能夠方便地實現(xiàn)項，利用這一點能夠方便地實現(xiàn)3 3變量邏輯函數(shù)。變量邏輯函數(shù)。G1LHHHHHHHHG2AHLLLLLLLLG2BH

41、LLLLLLLLCLLLLHHHHBLLHHLLHHALHLHLHLHY0HHHLHHHHHHHY1HHHHLHHHHHHY2HHHHHLHHHHHY3HHHHHHLHHHHY4HHHHHHHLHHHY5HHHHHHHHLHHY6HHHHHHHHHLHY7HHHHHHHHHHL輸輸 出出輸輸 入入輸入輸入：3 3位二進制代碼；位二進制代碼；輸出輸出：8 8個互斥的信號個互斥的信號G G1 1、G G2A2A、G G2B2B均為使能輸入端均為使能輸入端ABCGGGYABCGGGYBABA221022108764531216151413121110ABCG2AG2BG1Y7GNDVCCY0Y1Y2

42、Y3Y4Y5Y6974138G2AG2B G1 & & & & & & & & 1 1 1 C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 邏輯表達式邏輯表達式邏輯圖邏輯圖電路特點電路特點：與非門組成的陣列：與非門組成的陣列22012211222122312241225122612271YC B AYC B AYC B AYC B AYC B AYC B AYC B AYC B AABABABABABABABABG GGG GGG GGG GGG GGG GGG GGG GG 例例1 1 用一個用一個3 3線線-8-8

43、線譯碼器實現(xiàn)函數(shù)線譯碼器實現(xiàn)函數(shù)FX Y ZXYZXY ZXYZ01234567YC B AYC B AYC B AYC B AYC B AYC B AYC B AYC B A 解：解：當當G G1 1接接5V,G5V,G2A2A和和G G2B2B接地，即接地，即G1=1,GG1=1,G2A2A=G=G2B2B=0=00247FX Y Z XYZ XY Z XYZX Y Z XYZ XY Z XYZX Y Z XYZ XY Z XYZC B A CBA CB A CBAY Y Y Y &ZYXABCY0Y1Y2Y3Y4Y5Y6Y7G1 G2A G2B+5VF74138例例2.2. 試用

44、譯碼器和門電路實現(xiàn)邏輯函數(shù)：試用譯碼器和門電路實現(xiàn)邏輯函數(shù)：ACBCABLABCCABCBABCAL解：解：將邏輯函數(shù)轉(zhuǎn)換成最小項表達式，將邏輯函數(shù)轉(zhuǎn)換成最小項表達式，再轉(zhuǎn)換成與非再轉(zhuǎn)換成與非與非形式。與非形式。= m3+m5+m6+m7 =用一片用一片7413874138加一個與非門加一個與非門就可實現(xiàn)該邏輯函數(shù)。就可實現(xiàn)該邏輯函數(shù)。1G0A74138G2A2B12AGAY1YYY2YYY73Y4560ABC100L&7653mmmmABCCBACBACBAL74217421mmmmmmmmCABCBABCAF653653mmmmmmCABCBACBACBAG64206420mmmm

45、mmmm例例3: 某組合邏輯電路的真值某組合邏輯電路的真值表如表所示，試用譯碼器和表如表所示，試用譯碼器和門電路設計該邏輯電路。門電路設計該邏輯電路。解： 寫出各輸出的最小項表寫出各輸出的最小項表達式，再轉(zhuǎn)換成與非形式達式，再轉(zhuǎn)換成與非形式: 用一片用一片74138加三個與非門加三個與非門就可實現(xiàn)該組合邏輯電路。就可實現(xiàn)該組合邏輯電路。 可見，用譯碼器實現(xiàn)多輸出可見，用譯碼器實現(xiàn)多輸出邏輯函數(shù)時，優(yōu)點更明顯。邏輯函數(shù)時，優(yōu)點更明顯。3121YGYY74138A005Y2AGGY71YY2Y4A6A2BABC100FGL&653653mmmmmmABCCBACBACBAL74217421

46、mmmmmmmmCABCBABCAFCABCBACBACBAG64206420mmmmmmmm二二- -十進制譯碼器的輸入是十進制數(shù)的十進制譯碼器的輸入是十進制數(shù)的4 4位二位二進制編碼（進制編碼（BCDBCD碼），分別用碼），分別用A A3 3、A A2 2、A A1 1、A A0 0表示；表示；輸出的是與輸出的是與1010個十進制數(shù)字相對應的個十進制數(shù)字相對應的1010個信號，個信號，用用Y Y9 9Y Y0 0表示。由于二表示。由于二- -十進制譯碼器有十進制譯碼器有4 4根輸入線，根輸入線，1010根輸出線，所以又稱為根輸出線，所以又稱為4 4線線-10-10線譯碼器。線譯碼器。2.7

47、4422.7442二二- -十進制譯碼器（十進制譯碼器（8421BCD8421BCD碼譯碼器）碼譯碼器）把二把二- -十進制代碼翻譯成十進制代碼翻譯成1010個十進制數(shù)字信個十進制數(shù)字信號的電路，稱為二號的電路，稱為二- -十進制譯碼器。十進制譯碼器。功能表功能表74427442二二- -十進制譯碼器（十進制譯碼器（8421BCD8421BCD碼譯碼器）碼譯碼器）8764531216151413121110Y0Y1Y2Y3Y4Y5Y6GNDVCCA0A1A2A3Y9Y8Y79744203210132102321033210432105321063210732108321093210 YA A

48、AA YA A AAYA A AA YA A AAYA A AA YA A AAYA A AA YA A AAYA A AA YA A AA A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 1 1 1 1 & & & & & & & & & & 邏邏輯輯表表達達式式邏邏輯輯圖圖對于對于Y Y0 0輸出從邏輯圖和功能表都可以得出輸出從邏輯圖和功能表都可以得出32100YA A A A當當A A3 3A A2 2A A1 1A A0 0=0000=0000時，輸出時，輸出Y Y0 0

49、=0,=0,其余輸出依次類推。其余輸出依次類推。abcdefgh a b c d a f b e f g h g e c d(a) 外形圖(b) 共陰極(c) 共陽極+VCCabcdefgh3、七（八）段顯示譯碼器、七（八）段顯示譯碼器數(shù)數(shù)碼碼顯顯示示器器用來驅(qū)動各種顯示器件，從而將用二進制代碼表示的數(shù)用來驅(qū)動各種顯示器件，從而將用二進制代碼表示的數(shù)字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電字、文字、符號翻譯成人們習慣的形式直觀地顯示出來的電路，稱為路，稱為顯示譯碼器顯示譯碼器。七段顯示譯碼器七段顯示譯碼器abcdefg暗0123456781091112131415圖 七段數(shù)碼管 b

50、=c=f=g=1，a=d=e=0時時c=d=e=f=g=1，a=b=0時時共陰極共陰極顯示譯碼器功能表顯示譯碼器功能表真值表僅適用于共陰極真值表僅適用于共陰極LEDLED（輸出高電平有效）（輸出高電平有效）滅燈輸入滅燈輸入BI/RBO, BI/RBOBI/RBO, BI/RBO是特是特殊控制端，有時為輸入，有時為殊控制端，有時為輸入，有時為輸出。輸出。當當BI/RBOBI/RBO作輸入使用且作輸入使用且BI=0BI=0時時，無論其它輸入端是什么，無論其它輸入端是什么電平，電平，a ag g均為均為0 0，所以字形熄，所以字形熄滅。滅。（1717行）行）試燈輸入試燈輸入LT,LT,當當LT=0L

51、T=0時，時，BI/RBOBI/RBO是輸出端，且是輸出端，且RBO=1RBO=1, ,此此時無論其它輸入端是什么狀態(tài)，時無論其它輸入端是什么狀態(tài)，a ag g均為均為1 1，顯示字形，顯示字形 。 （1919行）行） 動態(tài)滅零輸入動態(tài)滅零輸入RBIRBI，當，當LT=1LT=1，RBI=0RBI=0且輸入代碼且輸入代碼DCBA=0000DCBA=0000時，時， a ag g均為均為0 0，與，與BCDBCD碼相應的字形碼相應的字形熄滅。利用熄滅。利用LT=1LT=1與與RBI=0RBI=0可以實可以實現(xiàn)某一位的消隱。此時現(xiàn)某一位的消隱。此時BI/RBOBI/RBO是是輸出端，且輸出端，且R

52、BORBO= =0 0 （1818行）行）動態(tài)滅零輸出動態(tài)滅零輸出RBORBO，當，當 BI/RBOBI/RBO作為輸出端使用時受控于作為輸出端使用時受控于LTLT和和RBI.RBI.當當LT=1LT=1且且RBI=0RBI=0，同時輸入代碼，同時輸入代碼DCBA=0000,RBO=0 DCBA=0000,RBO=0 （1818行）行）。若若LT=0 LT=0 （1919行）行）或或LT=1LT=1且且RBI=1 RBI=1 （1 1行）行）, ,則則RBO=1RBO=1。RBORBO端用于多端用于多個譯碼器之間的連接。個譯碼器之間的連接。 顯示字形 十進制或功能 0 1 2 3 4 5 6

53、7 8 9 10 11 12 13 14 15消隱脈沖消隱燈測試LTHHHHHHHHHHHHHHHHHLRBIHLD0000000011111111LC0000111100001111LB0011001100110011LA0101010101010101LBI/RBOHHHHHHHHHHHHHHHHLLHaHLHHLHLHHHLLLHLLLLHbHHHHHLLHHHLLHLLLLLHcHHLHHHHHHHLHLLLLLLHdHLHHLHHLHHHHLHHLLLHeHLHLLLHLHLHLLLHLLLHfHLLLHHHLHHLLHHHLLLHgLLHHHHHLHHHHHHHLLLH輸 入輸 出

54、P141講圖講圖 4.2.8 從功能表可以看出，對從功能表可以看出，對于輸入代碼于輸入代碼00000000，譯碼的，譯碼的條件是：條件是： LT=1LT=1且且RBI=1RBI=1；而對于其他代碼則僅要求而對于其他代碼則僅要求LT=1LT=1，這時，譯碼器各段，這時，譯碼器各段a ag g 輸出的電平是由輸出的電平是由BCDBCD碼決定的，并且滿足顯示碼決定的，并且滿足顯示字形的要求。字形的要求。三、三、 數(shù)據(jù)分配器數(shù)據(jù)分配器 數(shù)據(jù)分配器是將一個信號源數(shù)據(jù)分配器是將一個信號源來的數(shù)據(jù)，根據(jù)需要送到多個不來的數(shù)據(jù)，根據(jù)需要送到多個不同的通道上去同的通道上去, ,實現(xiàn)數(shù)據(jù)分配功實現(xiàn)數(shù)據(jù)分配功能的邏

55、輯電路稱為數(shù)據(jù)分配器。能的邏輯電路稱為數(shù)據(jù)分配器。數(shù)據(jù)輸入數(shù)據(jù)輸入D Y0Y2Y2n-1n n位通道選擇信號位通道選擇信號輸 入輸 出A1 A0Y0 Y1 Y2 Y3D0 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D功能表功能表邏輯表達式邏輯表達式地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)013012011010 ADAYADAYAADYAADY由地址碼決定由地址碼決定將輸入數(shù)據(jù)將輸入數(shù)據(jù)送給哪路輸出。送給哪路輸出。邏輯圖邏輯圖11DA1 A0Y0 Y1 Y2 Y3&013012011010 ADAYADAYAADYAADYG2BLLLLLLLLLY0HDHHHH

56、HHHY2HHHDHHHHHY4HHHHHDHHHY7HHHHHHHHDCLLLLHHHHG2ADDDDDDDDBLLHHLLHHG1LHHHHHHHHALHLHLHLHY1HHDHHHHHHY3HHHHDHHHHY5HHHHHHDHHY6HHHHHHHDH輸輸 入入輸輸 出出 如圖，將如圖，將G G2B2B=0,=0,G G1 1作為使能端作為使能端(EN)(EN),C,C、B B、A A作為地址輸作為地址輸入，入，G G2A2A作為數(shù)據(jù)輸入。當作為數(shù)據(jù)輸入。當G G1 1=1=1，CBA=010,YCBA=010,Y2 2由功能表可得由功能表可得其它輸出均為其它輸出均為1 1。741387

57、4138（3 3線線88線）譯碼器作為數(shù)據(jù)分配器時的功能表線）譯碼器作為數(shù)據(jù)分配器時的功能表ENA B C74138G2AD數(shù)據(jù)輸入數(shù)據(jù)輸入地址輸入地址輸入DG2B G1ABAGABCGGGY22212)(01234567YC B AYC B AYC B AYC B AYC B AYC B AYC B AYC B A4.4.3數(shù)據(jù)選擇器數(shù)據(jù)選擇器一、數(shù)據(jù)選擇器是指經(jīng)過選數(shù)據(jù)選擇器是指經(jīng)過選擇，把多個通道上的數(shù)據(jù)傳擇，把多個通道上的數(shù)據(jù)傳送到唯一的公共通道上去。送到唯一的公共通道上去。輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D30130

58、12011010AADAADAADAADY功能表功能表邏輯表達式邏輯表達式地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)由地址碼決定從由地址碼決定從四路輸入中選擇四路輸入中選擇哪一路輸出。哪一路輸出。數(shù)據(jù)輸出數(shù)據(jù)輸出I0I2I2n-1n n位通道選擇信號位通道選擇信號數(shù)據(jù)輸入數(shù)據(jù)輸入邏輯圖邏輯圖1111D0 D1 D2 D3A1A0&1Y四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器二、集成電路數(shù)據(jù)選擇器二、集成電路數(shù)據(jù)選擇器1.74LS1511.74LS151集成電路數(shù)據(jù)選擇器的功能表集成電路數(shù)據(jù)選擇器的功能表YLD0D1D2D3D4D5D6D7WHD0D1D2D3D4D5D6D7 GHLLLLLLLLCLLL

59、LHHHHBLLHHLLHHALHLHLHLH輸輸 入入使能端使能端選擇地址碼選擇地址碼輸輸 出出D D0 0D D7 7 8 8個數(shù)據(jù)源個數(shù)據(jù)源同相輸出同相輸出Y Y和反相輸出和反相輸出W W 3 3個地址輸入端個地址輸入端8764531216151413121110D3D2D1D0YWGGNDVCCD4D5D6D7ABC974LS151輸入使能輸入使能G G為為低低電平有效電平有效 式中式中m mi i為為C C、B B、A A最小項。例如最小項。例如CBA=010CBA=010時，根據(jù)最小項的性質(zhì)，時，根據(jù)最小項的性質(zhì)，只有只有m m2 2為為1 1，其余各項為其余各項為0 0，故，故Y

60、=DY=D2 2, ,即只有即只有D D2 2傳送到輸出端。傳送到輸出端。0011223344Y = m DmDm Dm Dm D7556677iii=0m Dm Dm Dm D將兩片將兩片74LS15174LS151連接成一個連接成一個兩位兩位8 8選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器D0D1D2D3D4D5D6D7D00D01D02D03D04D05D06D07YWY0Y074LS151GCBAD10D11D12D13D14D15D16D17YWY1Y174LS151ENCBAGCBAD0D1D2D3D4D5D6D7將兩片將兩片74LS15174LS151連接成一個連接成一個1616選選1 1數(shù)據(jù)選擇器數(shù)據(jù)選擇器YW74LS151YW74LS15111&YYDCBAD00D01D02D03D04D05D06D07D08D09D10D11D12D13D14D15GCBAGCBAD0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D72. 數(shù)據(jù)選擇器的應用數(shù)據(jù)選擇器的應用邏輯函數(shù)產(chǎn)生器邏輯函數(shù)產(chǎn)生器 對于對于74LS151,74LS151,當使能端當使能端G