微機(jī)原理復(fù)習(xí)資料v1.0模板

1、3 一、填空題8086 的 ALE 引腳的作用是 _。鎖存復(fù)用線上的地址在 8086 讀存儲器周期中，采樣Ready 線的目的是 _。確定是否在T3周期后插入 Tw 周期8086 在訪問4 個當(dāng)前段時，代碼段、數(shù)據(jù)段及堆棧段的偏移量分別由_、_和_提供。 IP由尋址方式?jīng)Q定的16 位偏移量SP微型計算機(jī)由_、_和_組成。微處理器存儲器I/O接口電路在 IBM PC/XT 中，外設(shè)是通過 _器件對 CPU 產(chǎn)生中斷請求。 這些中斷的中斷類型碼為 _。8259 08H0FH8086 中的指令 INT n 用_指定中斷類型。 n一片 8255A 端口 A 有_種工作方式， 端口 B 有 _種工作方式

2、。 32串行異步接口在接收時是由_寄存器將串行數(shù)據(jù)轉(zhuǎn)換成并行數(shù)據(jù)。在發(fā)送時，是由 _寄存器將并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)。接收移位 發(fā)送移位計算機(jī)硬件由 _、_、存儲器、輸入設(shè)備和輸出設(shè)備五大部件組成。運(yùn)算器控制器奇偶校驗法只能發(fā)現(xiàn) _數(shù)個錯，不能檢查無錯或 _數(shù)個錯。奇 偶八進(jìn)制數(shù) 37.4Q 轉(zhuǎn)換成二進(jìn)制數(shù)為 _。11111.1B數(shù) x 的真值 -1011B，其 8 位 2 進(jìn)制原碼表示為 _。10001011B 8086CPU 芯片的結(jié)構(gòu)特點是將 _部件與 _部件分開，目的是減少總線的空閑時間，提高指令執(zhí)行速度。 執(zhí)行 總線接口指令通常由 _和_兩部分組成。操作碼 操作數(shù)要組成容量為 4K*8

3、 位的存儲器，需要 _片 4K*1 位的靜態(tài) RAM 芯片并聯(lián)，或者需要 _片 1K*8 位的靜態(tài) RAM 芯片串聯(lián)。 8 4根據(jù)目前常用的存儲介質(zhì)可以將存儲器分為_、_和光存儲器三種。磁表面存儲器半導(dǎo)體存儲器80386 支撐的兩種操作方式是 _和_。實方式保護(hù)方式微機(jī)系 統(tǒng)中 的時 序信 號一般 分成 三級， 分別是 _、 _和_。時鐘周期，總線周期，指令周期微型計算機(jī)中的總線主要包括_總線、 _總線和 _總線。數(shù)據(jù)，地址，控制IF 屬于 8086 的_寄存器，該位為 1 表示 _。標(biāo)志，中斷允許現(xiàn)要求將 8253 的計數(shù)器 2 設(shè)置為方式 2，采用二進(jìn)制計數(shù)， 計數(shù)器初值設(shè)置為 1035，

4、則完成此要求的控制字是 _，送往計數(shù)器 2 低字節(jié)的二進(jìn)制值應(yīng)為 _，送往計數(shù)器 2 高字節(jié)的二進(jìn)制值應(yīng)為_。B4H，0AH ，04H硬件中斷可分為 _和_兩種?？善帘沃袛啵瞧帘沃袛嗳绻麑?8255A的引腳 A1、A0 分別接系統(tǒng)地址總線的 A1、A0，并設(shè) A 口的 I/O 端口地址為 100H，則該 8255A 的控制字端口地址為 _。103H某定時數(shù)據(jù)采集系統(tǒng)中，8 位 ADC的輸入電壓范圍為 05V，其轉(zhuǎn)換結(jié)果存入單元 BUF1。若 (BUF1)=40H，則對應(yīng)的輸入電壓是 _。1.25V設(shè)字長為八位，有x=1， y=124，則有： x y 補(bǔ) =_， x y 補(bǔ)=_；0111101

5、110000011數(shù)制 轉(zhuǎn)換 ： 247.86=H =_B; F7 DCH在 8086CPU 中，由于 BIU 和 EU 分開，所以 _和 _ 可以重疊操作，提高了 CPU 的利用率；取指令執(zhí)行指令8086 的中斷向量表位于內(nèi)存的_區(qū)域，它可以容納 _個中斷向量，每一個向量占 _ 個字節(jié)； 00000H003FFH 區(qū)256 個4 個8086 系統(tǒng)中，地址 FFFF0H 是_ 地址；CPU 復(fù)位以后執(zhí)行第一條指令的地址8086CPU 的 MN/MX 引腳的作用是 _；決定 CPU 工作在什么模式 (最小 /最大 )8251 芯片中設(shè)立了 _、_ 和 _三種出錯標(biāo)志；奇 /偶錯幀格式錯溢出錯80

6、86CPU 中典型總線周期由 _個時鐘周期組成，其中T1 期間， CPU 輸出_信息；如有必要時，可以在 _兩個時鐘周期之間插入1 個或多個 TW 等待周期。 4 個地址T3和T48259A 共有 _個可編程的寄存器，它們分別用于接受CPU 送來的 _命令字和 _命令字。 7 個初始化 操作為保證動態(tài) RAM 的內(nèi)容不消失，需要進(jìn)行操作。刷新8 位 D/A 轉(zhuǎn)換器，若滿量程電壓為5V,分辨率所對應(yīng)的電壓為mV 。當(dāng)輸入的數(shù)字量為H 時，轉(zhuǎn)換后輸出電壓為3.5V。19.5mv, B3HDAC0832為的三種工作方式、。 雙緩沖方式，單緩沖方式，直通方式若 8253 定時器 0 的時鐘脈沖為1MH

7、z ，在二進(jìn)制計數(shù)時的最大定時時間為ms，此時計數(shù)器的初值應(yīng)置為8086/8088CPU 由和。65.536，0兩部分組成，8086CPU 與8088CPU和的主要區(qū)別是。EU,BIU ，區(qū)別：外部數(shù)據(jù)總線8086 是 16 位，8088 是 8 位 BIU 指令隊列 8086 是 6 字節(jié)， 8088 是 4 字節(jié)若一個數(shù)據(jù)塊在內(nèi)存中的起始地址為9E40H：C52AH，則這個數(shù)據(jù)塊的起始地址的物理地址為。AA92AH設(shè)堆棧指針 (SP)=6318H，此時若將AX、 BX、 CX、 DX 依次推入堆棧后，(SP)=。6310H某 8086 微處理器系統(tǒng)中設(shè)計了一個存儲為16KB的 SRAM存儲

8、器模塊，如果該存儲器模塊的起始地址為 80000H，則該存儲器模塊的末地址為。若用于該存儲器模塊片選譯碼的地址信號線為A17、 A18、A19，則該模塊片選信號 CS的邏輯表達(dá)式為： CS=。83FFFH, A *A *A =100191817INT 80H指令的中斷向量存放在：中。 0000H,0200HINTA是 8086CPU對 8259 中斷控制器的中斷響應(yīng)信號， INTA 包含兩個負(fù)脈沖，對于 8259 來說，這兩個負(fù)脈沖的含義是、。第一個負(fù)脈沖到達(dá)時， 8259A 使當(dāng)前中斷服務(wù)寄存器 ISR 中的相應(yīng)位置 1;第二個負(fù)脈沖到達(dá)時， 8259A將中斷類型碼送到數(shù)據(jù)總線的 D7D0，

9、CPU將此作為中斷類型碼。要使 8086CPU復(fù)位，要求 RESET引腳至少維持個時鐘周期的高電平，才有效。當(dāng)復(fù)位信號 RESET變?yōu)榈碗娖絾訒r， 8086CPU開始執(zhí)行程序的存儲單元的物理地址為。4, FFFF0H欲使 8086CPU工作在最小模式，其引腳MN/MX應(yīng)接 +5V 或接地？答案是。應(yīng)接 +5V最小模式下8086CPU的 READY引腳和 HLDA引腳分別是輸入或是輸出引腳？答案是。READY引腳是輸入 , HLDA 引腳輸出引腳若用 2164 的動態(tài) RAM芯片（ 64K1 位）組成 128KB的存儲器系統(tǒng)，需要多少片 2164 芯片。答案是。16采用串行異步通信時，波特率為

10、9600bps，8 位數(shù)據(jù)位，無奇偶校驗， 1 位停止位，那么連續(xù)傳輸9600 個 ASCII 碼字符，至少需要秒。 10偽指令 ASSUME的作用是。指示段地址與段寄存器的關(guān)系8086 向偶地址存儲單元0 送一個字節(jié)數(shù)據(jù)時 ,須執(zhí)行一個總線周期 ,在第一個 T狀態(tài)中, ALE 為, A0為,WR為。 1 、0、0某時刻 8259A的 IRR 內(nèi)容是 06H，說明。某時刻 8259A 的 ISR 內(nèi)容是 08H，說明。若要屏蔽 IR3 和 IR5 上的中斷請求輸入 , 則屏蔽字應(yīng)為。IR1、 IR2 有申請、 IR3 正在服務(wù)中、 00101000B8086 硬件中斷申請輸入信號引腳有個。 2

11、用 3 片 8259A中斷控制器組成2 級主從式中斷控制系統(tǒng)， 最多可以管理的中斷源為級。 22設(shè)當(dāng)前的 SP=0FFFH，執(zhí)行 PUSHF指令后， SP=H。 0FFDH8086 、80286、 80386、80486 允許的中斷最多個。 2568253 每個通道有種工作方式可供選擇。8253 的 CLK0接 2MHZ的時鐘，欲使OUT0產(chǎn)生頻率為200HZ 的方波信號，則 8253的計數(shù)初值應(yīng)為，應(yīng)選用的工作方式是。方式控制字為。 6，10000，3，00110110B若 DS 的內(nèi)容設(shè)定為9000H，則當(dāng)前數(shù)據(jù)段可尋址的存儲空間的范圍_。90000H-9FFFFH在 8086中，邏輯地址

12、是由 _和 _構(gòu)成。段基址偏移量在 CPU 中，指令寄存器 IR的作用是_，程序計數(shù)器的作用是_，標(biāo)志寄存器的作用是_。存放當(dāng)前執(zhí)行的指令存放后繼指令的地址保存系統(tǒng)的狀態(tài)在計算機(jī)中，數(shù)值數(shù)據(jù)通常用_來表示，字符信息編碼通常用 _來表示。二進(jìn)制ASCII碼堆棧是一種按 _存取順序進(jìn)行存取的存儲結(jié)構(gòu)。后進(jìn)先出（LIFO）已知 12H 號中斷處理程序放在存儲器從3344:5678H 開始的地方，則從內(nèi)存_開始的連續(xù)四個單元中存放著中斷向量，依次為_、_ 、_、_。48H 78H、 56H、44H、33H可編程中斷控制器8259A中，用來存放由外部輸入中斷請求信號的寄存器是_；用來記錄正在處理的中斷請

13、求的寄存器是_；用來存放對各級中斷請求屏蔽信息的寄存器是_。IRR ISR IMR8255A中，可使用的控制字有_ _控制字和_控制字。工作方式置位復(fù)位8253 可編程計數(shù) / 定時控制器具有個獨立的通道，各通道可有_種可供選擇的工作方式。 36若 8251A 接收數(shù)據(jù)緩沖器的端口地址為3FBH，則數(shù)據(jù)發(fā)送緩沖器的地址為_。3FBH對 I/O 端口的編址一般有方式和方式。 PC機(jī)采用的是方式。 I/O 單獨編址存儲器統(tǒng)一編址I/O單獨編址在 PC系列微機(jī)中， I/O 指令采用直接尋址方式的I/O 端口有 256個。采用 DX間接尋址方式可尋址的 I/O 端口有 64K個。CPU在執(zhí)行 OUT

14、DX ， AL 指令時， DX寄存器的內(nèi)容送到地址總線上，AL 寄存器的內(nèi)容送到數(shù)據(jù)總線上。當(dāng) CPU執(zhí)行 IN AL ， DX指令時， M/IO 引腳為 低 電平， RD為低電平，WR為高 。計算機(jī)與外界交換信息稱為通信，通信有兩種基本的方式：串行通信和 并行通信 。串行通信中，按照數(shù)據(jù)在通信線路上的傳輸方向可分為單工、半雙工、全雙工 三種基本傳輸模式。串行異步通信常采用奇偶校驗。串行通信規(guī)程按通信方式分為同步和異步 兩大類。串行異步通信的起始位為低 電平，有 1位。8251A的方式選擇控制字在復(fù)位 之后寫入。ADC啟動轉(zhuǎn)換的方式有和兩種。脈沖信號啟動電平信號啟動ADC0809的模擬輸入引腳

15、有根，數(shù)字輸出引腳有根。8 8被檢測的模擬信號必須經(jīng)轉(zhuǎn)換變成量才能送計算機(jī)處理A/D數(shù)字量二、選擇題8 位定點原碼整數(shù) 10100011B 的真值為（ B ）。A.+0100011BB.-0100011BC.+1011101BD.-1011101B某數(shù)在計算機(jī)中用8421BCD 碼表示為 0011 1001 1000，其真值為（A ）。A.398B.398HC.1630QD.1110011000B下列邏輯部件中，（ C ）不包括在運(yùn)算器內(nèi)。A. 累加器在 ROMB.狀態(tài)條件寄存器存儲器中必須有（C.指令寄存器C）電路。D.ALUA. 數(shù)據(jù)寫入B.再生C.地址譯碼D. 刷新在多級存儲體系中， “

16、 cache 主存 ”結(jié)構(gòu)的作用是解決（D ）的問題。A. 主存容量不足B. 主存與輔存速度不匹配C.輔存與 CPU 速度不匹配D.主存與 CPU 速度不匹配計算機(jī)經(jīng)歷了從器件角度劃分的四代發(fā)展歷程，但從系統(tǒng)結(jié)構(gòu)來看，至今為止絕大多數(shù)計算機(jī)仍是（D）式計算機(jī)。A. 實時處理B.智能化C.并行D. 馮諾依曼計算機(jī)系統(tǒng)總線中，可用于傳送讀、寫信號的是（C）A、地址總線B、數(shù)據(jù)總線C、控制總線D、以上都不對若寄存器 A、B、C、D 的內(nèi)容分別為18，19，20，21 時，依次執(zhí)行PUSH B，POP C，POP D 后，寄存器 C 的內(nèi)容為（ B ）A、18B、19C、20D、21PUSH A，CP

17、U 執(zhí)行算術(shù)運(yùn)算指令不會影響的標(biāo)志位是（ D ）A、溢出標(biāo)志B、符號標(biāo)志C、零標(biāo)志D、方向標(biāo)志下列 8086 指令中，對 AX 的結(jié)果與其他三條指令不同的是（ D ）A、MOV AX ，0C、SUB AX，AXB、XOR AX ，AXD、OR AX，0若 256K 位（ bit）的 SRAM 芯片具有 8 條數(shù)據(jù)線，則它具有的地址線條數(shù)為（ B ）A、14B、15C、17D、18有關(guān) RS-232C 技術(shù)，下列說法中錯誤的是 （C ） A. 可用于連接兩臺 PC 機(jī)，進(jìn)行數(shù)據(jù)傳輸。B.屬于 DTE 與 DCE 之間的接口標(biāo)準(zhǔn)。C.為并行式傳送。D.為串行式傳送。為改善高速的 CPU 與主存存取

18、速度的不平衡，可采用（ B ）A、虛擬存儲器（ Virtual Memory ）B、高速緩存C、輔助 (Auxiliary) 存儲器D、以上都不行(Cache)8086/8088 CPU的內(nèi)部結(jié)構(gòu)由C組成。A. ALU 、EU、 BIUB. 寄存器組、 ALUC. EU、 BIUD. ALU 、 BIU 、地址加法器8086/8088 CPU構(gòu)成系統(tǒng)的兩種組態(tài)，與之有關(guān)的控制信號是A. S0、S1、S3B. MN/MXC. TESTD. QS0，QS1B。在不考慮段超越情況下，8086/8088 中 DI 寄存器給出的偏移地址位于_B_。A.DS或 SS段B.DS或 ES段C.DS或 CS段D

19、. 僅 DS段在 8086/8088 微機(jī)系統(tǒng)中，堆棧與堆棧指針SP的正確位置是 _D _。A. 堆棧在 CPU 中， SP 也在 CPU 中B. 堆棧在 ROM 中， SP 在 CPU 中C. 堆棧在 CPU 中， SP 在 RAM 中D. 堆棧在 RAM 中， SP 在 CPU 中80X86 CPU 可以訪問的 I/O 地址空間共有 _C1_，使用的地址信號線為_B2_，CPU 執(zhí)行 OUT 輸出指令時，向相應(yīng)的 I/O 接口芯片產(chǎn)生的有效控制信號是 _D3_。A1. 256B1. 1KC1. 64KD1. 128KA2. A7A015A015A1D2. A19A0B2. AC2. AA3

20、. RD 低電平， WR 三態(tài)， M/IO 低電平B3. RD 三態(tài)， WR 低電平， M/IO高電平C3.RD 低電平， WR 高電平， M/IO 高電平D3.RD 高電平 ,WR 低電平， M/IO高電平8086/8088 中斷系統(tǒng)可處理 _B1_個中斷源，中斷類型碼的范圍為 _A2_,中斷向量設(shè)置在內(nèi)存 _A3_, 優(yōu)先權(quán)最高、最低的中斷分別是 _A4_。A1. 255B1. 256C1. 128D1. 1024A2. 0255B2. 1 255C2. 0 127D2. 01023A3. 00000H003FFHB3. 00400H007FFHC3. FFFFFHFF800HA4. 除法

21、出錯 , 單步B4. NMI, 單步C4. NMI, INTRD4. 除法出錯 , INTR當(dāng) 8253 定時器 0 的時鐘脈沖為 1MHZ 時，其二進(jìn)制計數(shù)時的最大定時時間為B1，這時寫入定時器的初值為A2 。A1. 65.535msB1. 65.536msC1. 131.71msD1. 131.72msA2. 0000HB2. FFFFHC2. 0001HD2. FFFEH8255 工作于中斷方式傳送數(shù)據(jù)時，可供使用的8 位數(shù)據(jù)端口個數(shù)有 _B 。A.1B.2C. 3D. 4設(shè)異步串行通信時，每個字符對應(yīng)1 個起始位， 7 個信息位， 1 個奇 /偶校驗位和 2 個停止位，每秒傳送這樣字符

22、240 個，其波特率為 _B_ b/s。A . 2400B. 2640C. 1200D. 1920在匯編過程中不產(chǎn)生指令碼，只用來指示匯編程序如何匯編的指令是_B_。A. 匯編指令B.偽指令C.機(jī)器指令D.宏指令匯編語言源程序經(jīng)匯編后，可直接生成_B_。A. .OBJ 及 .ASM C. .LST 及.ASM文件文件B. .OBJ 及.LSTD. .OBJ 、.LST文件及 .ASM文件下列數(shù)中最大的數(shù)是（C ）。A. (10000011)2B. (10010101)BCDC. (92)16D. (101)10已知DS 2000H，SS1500H，BP0200H，傳送指令MOVAX ，BP+5

23、源操作數(shù)的尋址方式是（C），物理地址是（A ）。 A寄存器尋址B. 寄存器間接尋址C. 基址尋址D. 直接尋址 A15205HB. 20205H下列指令中合法的指令是（B）和（C. 17005HG）。D. 22005HAMOVCL ，SIB. PUSHCXC. MOVBX+DI，ADRYD. MOVSS， 1500HE.INAX ，120HF.MOVBX，5G.MOVDSPSI ，DSH.MOVBP+BX+4 ， AL其中： ADRY 、DSP 為變量總線周期的 T1 狀態(tài)下，數(shù)據(jù) /地址線上是（用（D ）信號將此信息鎖存起來。 A數(shù)據(jù)B. 地址C. 控制B ）信息，D. 狀態(tài) ARDB. W

24、RC. MN/MXD. ALE為了解決 CPU 與外部設(shè)備工作速度的不一致，在 I/O 接口電路中，輸入必須有（ B），輸出必須有（A）。A鎖存器B. 緩沖器C. 譯碼器D. 控制器在串行接口中， RS-232-C 的邏輯“ 1”電平為（C）。A05VB. +3V+15VC. 3V-15VD. 1.5V5V在異步串行通信中，相鄰兩幀數(shù)據(jù)的間隔是（B）。A0B. 任意的C. 確定的D. 與波特率有關(guān)一個 SRAM芯片，有 14 條地址線和碼字符的個數(shù)是（A）。A16384B. 32768C. 2568 條數(shù)據(jù)線，則該芯片最多能存儲D. 14ASCII下述產(chǎn)生片選信號CS 的方法中，被選中芯片不具

25、有唯一確定地址的是（A）。A線選法或部分譯碼B. 僅部分譯碼C. 僅線選法D. 全譯碼中斷類型碼為 40H 址是（ C ）。的中斷服務(wù)程序入口地址存放在中斷向量表中的起始地ADS:0040HB. DS:0100HC. 0000H:0100HD. 0000H:0040H8086/8088 響應(yīng)不可屏蔽中斷時，其中斷類型碼是（A）。A由CPU 自動產(chǎn)生B. 從外設(shè)取得C. 由指令I(lǐng)NT給出D. 由中斷控制器提供CPU 響應(yīng)INTR引腳上的中斷請求的條件之一是（B） 。A IF=0B. IF=1C. TF=0D.TF=18086/8088 進(jìn)行外設(shè)訪問的地址空間為（C）。A. 00HFFHC. 00

26、00H FFFFHB. 0000H 03FFHD. 00000H FFFFFH在 8255 可編程并行接口芯片中，可用于雙向選通I/O方式（即方式2）的端口為（A）。A.PA口B.PB口C. PC口D. PA和PB可用紫外線擦除的存儲器是（B）。A. E2 PROMB. EPROMC. RAMD. FLASH對于掉電，8086/8088 是通過（D）來處理的。A. 軟件中斷B. DMA請求C. 可屏蔽中斷D. 非屏蔽中斷最小模式下 8086CPU在執(zhí)行指令 MOV AL，SI 期間， 8086 的下面哪些引腳為低電平？答案是（）。C和 DA、M/IOB、WRC、 RDD、DT/ R下列指令中

27、, 有語法錯誤的指令是（ _）。 DA. MOV AX,BXSIB. LEA DI,2000HC. OUT DX,ALD. SHL BX,28086CPU 的硬件中斷引腳有幾個（B） ?A). 1個B).2個C).3個D).4個8086CPU 地址線與數(shù)據(jù)線分別為多少條（C） ?A). 8 條,16 條B). 8 條,20 條C).20 條 ,16 條D).16 條,20 條下列指令語法有錯的是（ C）A). MOVAX,1000HB) .MOVAX,BXC). MOVAX,1000HD) .MOVAX,1000H下列指令中隱含使用寄存器SI的是（ B ）A) .HLTB). CMPSBC).

28、 XLATD).NOT下列指令中 ,不影響進(jìn)位的指令是（C）A). ADDAX,BXB). MUL BLC). INCBXD).SUB AL,BH假設(shè) V1 和 V2 是用 DW 定義的變量，下列指令中正確的是： （ A ）A ）.MOVV1,20HB ）.MOVV1，V2C） .MOVAL,V1D） .MOV2000H，V2現(xiàn)行 PC 機(jī)中主要的系統(tǒng)總線是： （ D ）A). ISA 總線B) .PCI 和 ISA 總線C). EISA 總線D) .PCI 總線執(zhí)行 PUSHA).減1AX指令后 ,堆棧指針B). 減2SP 的內(nèi)容 :C).加1（B ）D) .加2PC 機(jī)所使用的標(biāo)準(zhǔn)鍵盤向主

29、機(jī)發(fā)送的代碼是（A) .ASCII 碼B) . 掃描碼C).BCD碼A）D).格雷碼8086CPU 的地址總線有（C）位。A).8B).16C).20D).24在機(jī)器數(shù)（A).補(bǔ)碼A）中，零的表示形式是唯一的。B).原碼C).補(bǔ)碼和反碼D).原碼和反碼8086CPU 中斷號為 8 的中斷矢量存放在（A).0FFFFH：0008HC).0000H：0020HC）。B).0000H：0008HD).0020H： 0000HPSW 中表示符號的位是（DA、CFB、OFC、AF邏輯地址 1000：2000 對應(yīng)的物理地址為（）。BD、SF）。A、1200HB、12000HC、2100HD、 21000

30、H下面哪個寄存器使用時的默認(rèn)段寄存器為SS（C）。A、AXB、BXC、SPD、SI有符號字節(jié)數(shù) +32，可表示為（B）。A、32HB、20HC、0B2HD、0AEH若 BL=20H ， BH=32H ，則 BX= （D）。A、20HB 、32HC、2032HD、3220H某微機(jī)具有16MB的內(nèi)存空間，其CPU的地址總線應(yīng)有（D）條。A、26B、20C、28D、24當(dāng) RESET 信號進(jìn)入高電平狀態(tài)時， 將使 8086 的（D存器初始化為 0FFFFH。A、SSB、DSC、ESD、CS）寄8086CPU 與慢速設(shè)備之間進(jìn)行數(shù)據(jù)傳輸，為了使傳送速度匹配， 有時需要在（C）狀態(tài)之間插入若干等待周期T

31、W 。A、T1 和 T2B、T2 和 T3C、T3 和 T4D、隨機(jī)8086 系統(tǒng)中，可以有（D）個段地址。A、16B、64C、16KD、64K若CX=3，AX=1 ，執(zhí)行完SHLAX ，CL指令后，（D）。AX=A、 1B、 2C、4D 、 8用段基值及偏移量來指明內(nèi)存單元地址的方式稱為（C）。A、有效地址B、物理地址C、邏輯地址D、相對地址10100101 01011010 =（A）。A 、 00000000B、 11111111C、 00001111D 、11110000采用2的補(bǔ)碼形式時，一個字節(jié)能表達(dá)的有符號整數(shù)為（A）。A、-128 , +127B、-127 , +127已知變量

32、VAR 為字型，則 TYPEC、-127 , 128 VAR= （BD、-128，+128）。A、 1（BB、2C、3）指向的內(nèi)存單元的值被D、4CPU 做為指令執(zhí)行。A、DS：SIB、CS：IPC、SS：SPD 、ES：DI8086中（D）的源操作數(shù)和目的操作數(shù)可同時為存儲器數(shù)。A、數(shù)據(jù)傳送指令B、算術(shù)、邏輯運(yùn)算指令C、控制轉(zhuǎn)移指令D、串操作指令已知物理地址為0FFFF0H，且段內(nèi)偏移量為0B800H，若對應(yīng)的段基地址放在 DS 中，則 DS=（B）。A、0FFFFHB、0F47FHC、2032HD、0F000HCPU 和輸入 /輸出設(shè)備之間傳送的信息類型有( C)。A 地址信息和數(shù)據(jù)信息B

33、模擬量和數(shù)字量C控制信息，狀態(tài)信息和數(shù)據(jù)信息DA和B8086CPU 工作在總線請求方式時，會讓出D。A）地址總線B）數(shù)據(jù)總線D）地址、數(shù)據(jù)和控制總線8086CPU 在執(zhí)行INAL ，DXC）地址和數(shù)據(jù)總線指令時，DX 寄存器的內(nèi)容輸出到A）地址總線B）數(shù)據(jù)總線A上。C) 存儲器D) 寄存器假如某異步串行通信中傳送一個字符，它包括個偶校驗位， 1 個停止位，如果傳送速率為字符個數(shù)是 B 。1 個起始位， 7 個數(shù)據(jù)位，1200 波特，則每秒所能傳送的1A） 100B）120C ） 2400D）300異步方式下，方式指令字的D1D0 為01，若收發(fā)的時鐘TXC 、RXC A）300為 4800HZ

34、 ，則輸入、輸出數(shù)據(jù)速率為B）4800C ）2400B波特。D）30008251A 芯片復(fù)位后首先寫入的應(yīng)是A。A）方式指令字當(dāng)方式指令字的B）狀態(tài)字C）命令指令字D1D0=10， TXC 、 RXC 的頻率為D）同步字符19.2KHZ ，則相應(yīng)產(chǎn)生的異步數(shù)據(jù)率為A） 2400 B）1200B波特。C ） 4500D） 3600下面D的內(nèi)容不是 8251 方式指令字的內(nèi)容。A）字符長度為 7 位B）停止位位數(shù)為C）波特率因子為16D）出錯標(biāo)志復(fù)位ADC0809啟動 A/D 轉(zhuǎn)換的方式是D。A ）正電平B）負(fù)電平C）負(fù)脈沖2 ADC0809的輸出 B。2 位D）正脈沖AC）具有三態(tài)緩沖器，但不可

35、控B）具有可控的三態(tài)緩沖器）沒有三態(tài)緩沖器D）沒有緩沖鎖存3 ADC0809可以用C引線經(jīng)中斷邏輯向CPU申請中斷。A）OEB） STARTC） EOCD）ALEDAC0832有 B D工作方式。A ）單緩沖B）雙緩沖C）多級緩沖D）直通2 ADC0809與微機(jī)系統(tǒng)相連接，可采用的數(shù)據(jù)傳輸方式有。A ）無條件傳輸B）查詢傳輸C）中斷傳輸D） DMA傳輸三、判斷題8088 的 Ready 信號是由外部硬件產(chǎn)生的。 （T）及 HOLD 、HLDA信號是與系統(tǒng)中其它總線主設(shè)備有關(guān)的信號。（ T）8088的信號可用作中斷矢量的讀選通信號。 （T ）8088的數(shù)據(jù)可以存放在幾個不連續(xù)的段中。 （T）80

36、88中，取指令和執(zhí)行指令可以重疊操作。 （T）8088的可屏蔽中斷的優(yōu)先權(quán)高于非屏蔽中斷。 （F）多個外設(shè)可以通過一條中斷請求線，向CPU 發(fā)中斷請求。（ T）8253的每個計數(shù)器只能按二進(jìn)制計數(shù)。 （F）8253的計數(shù)器只是對機(jī)器的 CLK 脈沖計數(shù)。（F）8255A 中端口 A 使用的是 INTR ，及等線是端口 C 的線。（T ）RS 232C 接口是常用的串行通信接口，這個接口可用地址總線尋址。（F）串行異步接口的雙向工作方式指的是在串行接口上可同時發(fā)送和接收串行數(shù)據(jù)。（T）EPROM 雖然是只讀存儲器，但在編程時可向內(nèi)部寫入數(shù)據(jù)。 （中斷服務(wù)程序可放在用戶可用的內(nèi)存的任何區(qū)域。 （

37、T ） 4K1 位和 1K4 位的 RAM 芯片存儲容量相同，它們可互換使用T（F）存儲系統(tǒng)中的高速緩沖存儲器（ Cache）通常容量較小，因而每位價格比主存要低。（ F）直接尋址是在指令中直接給出操作數(shù)的有效地址，因而采用這種尋址方式時， CPU 不需訪問存儲器即可得到操作數(shù)。 （ F ）當(dāng)中斷控制器8259A 設(shè)定為中斷自動結(jié)束（ AEOI=1 ）時，程序設(shè)計者無須在中斷服務(wù)程序結(jié)束時向8259A 發(fā)出 EOI 命令。 （ T ）8255A 的 “端口 C 置 1/置 0 控制字 ”應(yīng)被寫入其控制口中。（ T）指令 “ ADD AX，BX+2000H ”是一條不帶進(jìn)位的加法指令，因此該指令

38、執(zhí)行后進(jìn)位標(biāo)志位 CF 將不受影響。（ F ）DMA控制器在采用 “單字節(jié)傳輸方式”時比 “塊傳輸方式 ”數(shù)據(jù)傳輸率要高（F ）8253 的計數(shù)器在不同的工作方式中，計數(shù)到0 時，都會從 OUT 輸出一個相同的信號。（ F ）CPU 尋址外設(shè)時， 存貯器對應(yīng)的 I/O 方式是把一個外設(shè)端口作為一個存貯單元來看待。（ T ）用軟件確定中斷優(yōu)先權(quán)時， 只要改變查詢的順序， 即可以改變中斷的優(yōu)先權(quán)。（ T ）在 8259A 級連系統(tǒng)中，作為主片的 8259A 的某些 IR 引腳連接從片，同時也可以在另一些 IR 引腳上直接連接外設(shè)的中斷請求信號端。 （ T ）最大模式下 8086CPU對 8259

39、的中斷響應(yīng)信號 INTA 由總線控制器 8288 產(chǎn)生。這句話對嗎？答案是（ T ）8086CPU輸出的BHE 信號需經(jīng)鎖存器與存儲器連接。這句話對嗎？答案是（F ）。8086CPU輸出的地址信號可直接與存儲器連接。這句話對嗎？答案是（ F ）。定時 / 計數(shù)器 8253 是通過對脈沖的加法計數(shù)實現(xiàn)定時。 這句話對嗎？答案是（ F）。所有 PC 機(jī)具有相同的機(jī)器指令。(F)CPU 至少包含一個處理器。(T)微機(jī)主存儲器的基本編址單元的長度為8 位。 (T)8086 復(fù)位后， CPU從 FFFFH：0000H處開始執(zhí)行指令。（ T ） 8086CPU 寄存器中 ,負(fù)責(zé)與 I/O 接口交換數(shù)據(jù)的寄

40、存器是 DX 。( F ) 由邏輯地址可以唯一確定物理地址 , 因此 , 映射到該物理地址的邏輯地址是唯一的。(F )偽指令是指示性語句 ,不產(chǎn)生機(jī)器目標(biāo)代碼。 (T)8086CPU 的每一個總線周期都由4 個 T 狀態(tài)組成。 (F)堆棧是以先進(jìn)后出方式工作的存儲空間。( T)8086CPU 由總線接口部件與執(zhí)行部件組成。(T)立即數(shù)通常存放在代碼段中。( T)間接尋址不能同時用于目的和源操作數(shù)。( T )指令 AND AL ， 0 和指令 MOV AL ， 0 執(zhí)行后的結(jié)果完全一樣。字符串操作指令可以使用重復(fù)前綴來實現(xiàn)塊操作。( T)NOP 指令不使 CPU 執(zhí)行任何操作，因此執(zhí)行它不需要任

41、何時間。( F( F)四、簡答題解釋邏輯地址、偏移地址、有效地址、物理地址的含義，地址是如何形成的？怎樣進(jìn)行計算？【解答】8086 存儲器的物理邏輯地址：表示為段地址：偏移地址，書寫程序時用到，一個存儲單元可對應(yīng)出多個邏輯地址；偏移地址：是某一存儲單元距離所在邏輯段的開始地址的字節(jié)個數(shù)。有效地址：是指令中計算出的要訪問的存儲單元的偏移地址。物理地址：是 CPU 訪問存儲器時用到的 20 位地址，是存儲單元的唯一的編號。物理地址計算公式：物理地址 = 段地址 10H有效地址（或偏移地址）什么是總線周期？ 8086CPU 的讀 /寫總線周期各包含多少個時鐘周期？什么情況下需要插入等待周期 TW ，

42、什么情況下會出現(xiàn)空閑狀態(tài) TI ？【解答】8086CPU 經(jīng)外部總線對存儲器或 I/O 端口進(jìn)行一次信息的輸入或輸出過程所需要的時間，稱為總線周期。 8086CPU 的讀 /寫總線周期通常包括 T1、T2、T3、T4 狀態(tài) 4 個時鐘周期。在高速的 CPU 與慢速的存儲器或 I/O 接口交換信息時，為了防止丟失數(shù)據(jù)，會由存儲器或外設(shè)通過 READY 信號線，在總線周期的 T3 和 T4 之間插入 1 個或多個必要的等待狀態(tài) TW ，用來進(jìn)行必要的時間補(bǔ)償。在 BIU 不執(zhí)行任何操作的兩個總線周期之間會出現(xiàn)空閑狀態(tài)TI 。常用的存儲器地址譯碼方式有哪幾種？各自的特點是什么？【解答】線選譯碼：連接簡單，無須專門的譯碼電路；缺點是地址不連續(xù)，CPU 尋址能力的利用率太低，會造成大量的地址空間浪費(fèi)。全譯碼：將低位地址總線直接連至各芯片的地址線，余下的高位地址總線全部參加譯碼，譯碼輸出作為各芯片的片選信號。 可以提供對全部