陣列除法器設(shè)計與實現(xiàn)

1、課課 程程 設(shè)設(shè) 計計 報報 告告課程設(shè)計名稱：計算機組成原理課程設(shè)計計算機組成原理課程設(shè)計課程設(shè)計題目：陣列除法器設(shè)計與實現(xiàn)陣列除法器設(shè)計與實現(xiàn)院（系）： 計算機學院專 業(yè)： 班 級：學 號：姓 名： 指導(dǎo)教師：完成日期：2016年1月12日 沈陽航空航天大學課程設(shè)計報告 -0-目目 錄錄第第 1 章章 總體設(shè)計方案總體設(shè)計方案.11.1 設(shè)計原理.11.2 設(shè)計思路.31.3 設(shè)計環(huán)境.3第第 2 章章 詳細設(shè)計方案詳細設(shè)計方案.52.1 功能模塊的設(shè)計與實現(xiàn).52.1.1 細胞模塊的設(shè)計與實現(xiàn).52.1.2 除法器模塊的設(shè)計與實現(xiàn).72.2 仿真調(diào)試.9參考文獻參考文獻.11附附 錄（電

2、路原理圖）錄（電路原理圖）沈陽航空航天大學課程設(shè)計報告 -1-.12沈陽航空航天大學課程設(shè)計報告 -0-第 1 章 總體設(shè)計方案1.1 設(shè)計原理設(shè)計原理在原碼除法中，原碼除法符號位是單獨處理的，商符由兩數(shù)符號位進行異或運算求得，商值由兩數(shù)絕對值相除求得。原碼除法中由于對余數(shù)的處理不同，又可分為恢復(fù)余數(shù)法和不恢復(fù)余數(shù)法（加減交替法） 。在機器操作中通常采用加減交替法，因為加減交替法機器除法時間短，操作規(guī)則。加減交替法的運算規(guī)則如下：（1）當余數(shù)為正時，上商 1，余數(shù)左移一位后減去除數(shù)得下一位余數(shù)。（2）當余數(shù)為負時，上商 0，余數(shù)左移一位后加上除數(shù)得下一位余數(shù)。陣列除法器是一種并行運算部件，采用

3、大規(guī)模集成電路制造，與早期的串行除法器相比，陣列除法器不僅所需的控制線路少，而且能提供令人滿意的高速運算速度。陣列除法器有多種形式，如不恢復(fù)余數(shù)陣列除法器、補碼陣列除法器等等。本實驗設(shè)計的是加減交替陣列除法器。本實驗利用的細胞單元是一個可控加法/減法 CAS 單元，利用它組成的流水陣列來實現(xiàn)四位小數(shù)的除法。CAS 單元有四個輸入端、四個輸出端。其中有一個控制輸入端 P，當 P=0 時，CAS 作加法運算；當 P=1 時，CAS 作減法運算。邏輯結(jié)構(gòu)圖如圖 1.1 所示。沈陽航空航天大學課程設(shè)計報告 -1-圖 1.1 可控加法/減法（CAS）單元邏輯結(jié)構(gòu)圖CAS 單元的輸入與輸出的關(guān)系可用如下邏

4、輯方程來表示：Si=Ai（BiP）CiCi+1=(Ai+Ci)(BiP)+AiCi當 P=0 時，CAS 單元就是一個全加器，如下：Si=AiBiCiCi+1=AiBi+BiCi+AiCi當 P=1 時，則得求差公式：Si=AiBiCiCi+1=AiBi+BiCi+AiCi其中有 Bi=Bi1在減法中，輸入稱為借位輸入，而稱為借位輸出。不恢復(fù)余數(shù)法的除法即加減交替法。在不恢復(fù)余數(shù)的除法陣列中，若前一行輸出的符號與被除數(shù)的符號是一致的則這一行執(zhí)行加法，如果不一致則這一行執(zhí)行減沈陽航空航天大學課程設(shè)計報告 -2-法。當出現(xiàn)不夠減時，部分余數(shù)相對被除數(shù)來說要改變符號。這時應(yīng)該產(chǎn)生一個商位“0” ，除

5、數(shù)首先沿對角線右移，然后加到下一行的部分余數(shù)上，當部分余數(shù)不改變它的符號時，即產(chǎn)生商位“1” ，下一行的操作應(yīng)該是減法。本實驗就是要求用加減交替法設(shè)計陣列除法器。如下圖 1.2 所示的就是用加減交替法設(shè)計的陣列除法器，圖中每一個方框代表一個 CAS 單元，除數(shù)為Y0Y1Y2Y3Y4；被除數(shù)為 X0X1X2X3X4。其中 X0 和 Y0 是被除數(shù)和除數(shù)的符號位，均為零，商的符號恒為零，商為 0.S1S2S3S4，余數(shù)為 0.000YU1YU2YU3YU4YU5。被除數(shù)由頂部一行和最右邊的對角線上的垂直輸入線來提供，除數(shù)沿對角線方向進入陣列。由控制信號 P 來決定此行作加法還是除法，當 P=0 時

6、，CAS 作加法運算；當 P=1 時，CAS 作減法運算。1.2 設(shè)計思設(shè)計思路路在本實驗中要求輸入得除數(shù)和被除數(shù)數(shù)據(jù)位均為四位，并用加減交替法來設(shè)計這個陣列除法器。這個可以用 CAS 單元所組成的流水陣列來實現(xiàn)，四位數(shù)據(jù)位加上一個符號位，一個五位除五位的加減交替除法陣列由 55 個 CAS 單元組成，其中兩個操作數(shù)均為正。流水邏輯框圖如上圖 1.2 所示 1.3 設(shè)計環(huán)境設(shè)計環(huán)境（1）硬件環(huán)境硬件環(huán)境 偉福偉福 COP2000 型計算機組成原理實驗儀型計算機組成原理實驗儀COP2000 計算機組成原理實驗系統(tǒng)由實驗平臺、開關(guān)電源、軟件三大部分組成。實驗平臺上有寄存器組 R0-R3、運算單元、

7、累加器等組成。COP2000 計算機組成原理實驗系統(tǒng)各單元部件都以計算機結(jié)構(gòu)模型布局，系統(tǒng)在實驗時即使不借助 PC 機，也可實時監(jiān)控數(shù)據(jù)流狀態(tài)及正確與否, 實驗系統(tǒng)的軟硬件對用戶的實驗設(shè)計具有完全的開放特性，系統(tǒng)提供了微程序控制器和組合邏輯控制器兩種控制器方式， 系統(tǒng)還支持手動方式、聯(lián)機方式、模擬方式三種工作方式，系統(tǒng)具備完善的尋址方式、指令系統(tǒng)和強大的模擬調(diào)試功能。沈陽航空航天大學課程設(shè)計報告 -3- COP2000 集成調(diào)試軟件集成調(diào)試軟件COP2000 集成開發(fā)環(huán)境是為 COP2000 實驗儀與 PC 機相連進行高層次實驗的配套軟件，它通過實驗儀的串行接口和 PC 機的串行接口相連，提供

8、匯編、反匯編、編輯、修改指令、文件傳送、調(diào)試 FPGA 實驗等功能，該軟件在Windows 下運行。（2）EDA 環(huán)境環(huán)境 Xilinx foundation f3.1 設(shè)計軟件設(shè)計軟件Xilinx foundation f3.1 是 Xilinx 公司的可編程期間開發(fā)工具，該平臺功能強大，主要用于百萬邏輯門設(shè)計。該系統(tǒng)由設(shè)計入口工具、設(shè)計實現(xiàn)工具、設(shè)計驗證工具三大部分組成。沈陽航空航天大學課程設(shè)計報告 -4-第 2 章 詳細設(shè)計方案2.1 功能模塊的設(shè)計與實現(xiàn)功能模塊的設(shè)計與實現(xiàn)陣列除法器的底層設(shè)計包括 25 個 CAS 模塊，這個 CAS 模塊由 2 個或門、4 個與門和 3 個異或門邏輯

9、組合而成。2.1.1 細胞模塊的設(shè)計與實現(xiàn)細胞模塊的設(shè)計與實現(xiàn)（1） 創(chuàng)建細胞模塊設(shè)計原理圖。創(chuàng)建細胞模塊設(shè)計原理圖。 細胞模塊原理結(jié)構(gòu)圖如圖 2.1 所示。圖 2.1 細胞塊邏輯框圖（2）創(chuàng)建元件圖形符號）創(chuàng)建元件圖形符號 為了能在圖形編輯器中調(diào)用 CAS 芯片需要把它封裝，可利 Xilinx foundation f3.1 編譯器中的如下步驟實現(xiàn)：Tools=Symbol Wizard=下一步。其中 XIN、YIN、PIN、CIN 為四個輸入信號，YUOUT、YOUT、POUT、COUT 為四個輸出信號。用其元件圖形符號如圖 2.2 所示： 沈陽航空航天大學課程設(shè)計報告 -5-圖 2.2

10、細胞元件圖形符號（3）功能仿真）功能仿真對創(chuàng)建的取補模塊進行功能仿真，驗證其功能的正確性，可用 Xilinx foundation f3.1 編譯器的 Simulator 模塊實現(xiàn)。仿真結(jié)果如圖 2.4 所示：圖 2.3 細胞模塊仿真結(jié)果表 2.1 細胞模塊真值表輸入信號輸出信號XINYINPINCINYUOUTYOUTPOUTCOUT111101110011001110111011沈陽航空航天大學課程設(shè)計報告 -6-111011100010101010100011110111010001100010010001110001010000000010001000將仿真結(jié)果與細胞模塊的輸入、輸出信

11、號真值表相對比可知，細胞模塊的仿真結(jié)果正確。2.1.2 除法器模塊的設(shè)計與實現(xiàn)除法器模塊的設(shè)計與實現(xiàn)（1）創(chuàng)建除法器模塊設(shè)計原理圖。）創(chuàng)建除法器模塊設(shè)計原理圖。除法器模塊原理結(jié)構(gòu)如圖 2.4 所示：圖 2.54 除法器原理模塊框圖 （2）創(chuàng)建元件圖形符號）創(chuàng)建元件圖形符號為了能在圖形編輯器中調(diào)用 YANG 芯片,需要為除法器模塊創(chuàng)建一個元件圖沈陽航空航天大學課程設(shè)計報告 -7-形符號，可利 Xilinx foundation f3.1 編譯器中的如下步驟實現(xiàn)：Tools=Symbol Wizard=下一步。其元件圖形符號如圖 2.5 所示： 圖 2.5 選擇器元件圖形符號（3）功能仿真）功能仿

12、真對除法器模塊進行功能仿真，驗證其功能的正確性，可用 Xilinx foundation f3.1 編譯器的 Simulator 模塊實現(xiàn)。仿真結(jié)果如圖 2.6 所示：沈陽航空航天大學課程設(shè)計報告 -8- 圖 2.6 除法器模塊仿真結(jié)果圖（3）功能仿真）功能仿真對創(chuàng)建的乘數(shù)補碼移位寄存器模塊進行功能仿真，驗證其功能的正確性，可用 Xilinx foundation f3.1 編譯器的 Simulator 模塊實現(xiàn)。仿真結(jié)果如圖 2.10 所示：2.2 仿真調(diào)試仿真調(diào)試仿真調(diào)試主要驗證設(shè)計電路邏輯功能、時序的正確性，本設(shè)計中主要采用功能仿真方法對設(shè)計的電路進行仿真。（1）建立仿真波形文件及仿真信

13、號選擇）建立仿真波形文件及仿真信號選擇功能仿真時，首先建立仿真波形文件，選擇仿真信號，對選定的輸入信號設(shè)置參數(shù)，選定的仿真信號和設(shè)置的參數(shù)如表 2. 2 所示。沈陽航空航天大學課程設(shè)計報告 -9-輸入信號輸出信號X00Y00S00YU00X11Y11S11YU10X20Y21S21YU21X31Y30S30YU31X41Y41S41YU41P1X00Y00S00YU01X11Y11S11YU11X21Y20S20YU20X31Y31S30YU30X40Y41S41YU41P1表表 2.22.2 仿真信號相關(guān)參數(shù)表仿真信號相關(guān)參數(shù)表（2）功能仿真結(jié)果與分析）功能仿真結(jié)果與分析仿真結(jié)果分別如圖 2

14、.6 所示,仿真數(shù)據(jù)結(jié)果如表 2.2 所示。對比圖 2.6 和表 2.2，多組功能仿真結(jié)果均正確，進而說明此電路設(shè)計的正確性。 沈陽航空航天大學課程設(shè)計報告 -10-參考文獻 1 曹昕燕. EDA 技術(shù)實驗與課程設(shè)計M.北京：清華大學出版社，20062 范延濱.微型計算機系統(tǒng)原理、接口與 EDA 設(shè)計技術(shù)M.北京：北京郵電大學出版社，20063 王愛英.計算機組成與結(jié)構(gòu)(第三版)M.北京：清華大學出版社，20064 白中英.計算機組成原理（第四版）M.北京：科學出版社，20095 唐朔飛.計算機組成原理(第二版)M.北京：高等教育出版社，20086 江國強.EAD 技術(shù)習題與實驗M.北京：電子

15、工業(yè)出版社，2005沈陽航空航天大學課程設(shè)計報告-11-附 錄（電路原理圖）沈陽航空航天大學課程設(shè)計報告-12- 課程設(shè)計總結(jié)：課程設(shè)計總結(jié)：本次課程設(shè)計，我受益匪淺。當拿到課設(shè)題目后，我煩了想當然的錯誤，樂觀的認為，題目很簡單，原理很簡單。但在具體實行時卻遇到許多困難，對Xilinx foundation f3.1 設(shè)計軟件的陌生更加阻礙著我的進程。于是，我決定塌下心來好好研究原理及軟件的運用。用了一天的時間將軟件中的自帶芯片的功能查詢了一遍，基本找到需要的芯片。之后，又學習了對電路封裝的方法，再后來就能靈活的操作該軟件，這對整個電路的設(shè)計很有幫助。隨后開始將各個部件連接到一起，這里也充滿學問，不是單單的組合在一起，而是要綜合考慮整體電路的節(jié)拍，以保證各個部件有序工作。沒有找到現(xiàn)成的三選一芯片，我只好自己設(shè)計。設(shè)計的過程還真是痛苦，頭腦中不斷