微處理器的外部特性

1、1第四章第四章 微處理器的外部特性微處理器的外部特性本章主要內(nèi)容：本章主要內(nèi)容：一、一、16位微處理器的基本外部硬件特性位微處理器的基本外部硬件特性二、二、16位微處理器系統(tǒng)構(gòu)成位微處理器系統(tǒng)構(gòu)成三、微處理器基本總線時序三、微處理器基本總線時序24-1 4-1 16位微處理器的基本外部硬件特性位微處理器的基本外部硬件特性 研究微處理器的外部硬件特征、性質(zhì)是建立一個研究微處理器的外部硬件特征、性質(zhì)是建立一個微機系統(tǒng)的硬件基礎(chǔ)。微機系統(tǒng)的硬件基礎(chǔ)。 微處理器的外部硬件特征：引腳信號、封裝工藝微處理器的外部硬件特征：引腳信號、封裝工藝 對任何一種微處理器（對任何一種微處理器（CPU）外部引腳信號的學(xué)

2、）外部引腳信號的學(xué)習(xí)認識可參考以下思路：習(xí)認識可參考以下思路： CPU類型類型專用、通用專用、通用 CPU引腳引腳 CPU基本工作時序基本工作時序常規(guī)引腳（電源、接地、基本時鐘、常規(guī)引腳（電源、接地、基本時鐘、復(fù)位）復(fù)位）三總線引腳三總線引腳3微處理器三總線：地址總線、數(shù)據(jù)總線、控制總線微處理器三總線：地址總線、數(shù)據(jù)總線、控制總線數(shù)據(jù)線寬度數(shù)據(jù)線寬度數(shù)據(jù)傳送位數(shù)數(shù)據(jù)傳送位數(shù)數(shù)據(jù)線根數(shù)數(shù)據(jù)線根數(shù)地址線位數(shù)地址線位數(shù)用多少位地址線尋址端口。用多少位地址線尋址端口?；究刂菩盘柣究刂菩盘枺哼壿嫻δ芏x形式（高、低電平）、：邏輯功能定義形式（高、低電平）、信號作用形式（電平、沿）、信息流向（入、出）

3、信號作用形式（電平、沿）、信息流向（入、出） 數(shù)據(jù)總線數(shù)據(jù)總線DB：傳送數(shù)據(jù)信息，雙向，三態(tài)。數(shù)據(jù)傳送數(shù)據(jù)信息，雙向，三態(tài)。數(shù)據(jù)線的根數(shù)影響著微機的數(shù)據(jù)傳輸能力。線的根數(shù)影響著微機的數(shù)據(jù)傳輸能力。 地址總線地址總線AB：發(fā)送地址信息，單向，三態(tài)。地址發(fā)送地址信息，單向，三態(tài)。地址線的根數(shù)決定著微機最大內(nèi)存物理尋址空間。線的根數(shù)決定著微機最大內(nèi)存物理尋址空間。 控制總線控制總線CB：傳遞各種控制信息。各信號線單獨傳遞各種控制信息。各信號線單獨定義，方向有入有出。定義，方向有入有出。4一、一、 8086/8088 CPU8086/8088 CPU的引腳特性與工作模式的引腳特性與工作模式 任何微處理

4、器的外部引腳都從硬件上反映了該處任何微處理器的外部引腳都從硬件上反映了該處理器的基本特征與基本工作性質(zhì)。理器的基本特征與基本工作性質(zhì)。 8086CPU8086CPU：IntelIntel公司公司19781978年推出的年推出的1616位微處理器位微處理器芯片芯片 ，是，是IntelIntel系列第三代微處理器。集成度為系列第三代微處理器。集成度為2.92.9萬萬只晶體管只晶體管/ /片，主頻片，主頻5MHz/10MHz5MHz/10MHz，單一，單一+5v+5v電源，電源， 4040引引腳雙列直插封裝組件。腳雙列直插封裝組件。 8088CPU8088CPU是與之同時代的準(zhǔn)是與之同時代的準(zhǔn)161

5、6位微處理器芯片，其位微處理器芯片，其內(nèi)部結(jié)構(gòu)數(shù)據(jù)總線為內(nèi)部結(jié)構(gòu)數(shù)據(jù)總線為1616位，對外數(shù)據(jù)總線為位，對外數(shù)據(jù)總線為8 8位。位。58086微處理器外部引腳微處理器外部引腳AD0AD15為地為地址、數(shù)據(jù)址、數(shù)據(jù)總線復(fù)用總線復(fù)用A16/S3A19/S6為地址、為地址、狀態(tài)總線狀態(tài)總線復(fù)用復(fù)用1/MXMN8086CPU工作于最工作于最小工作模式小工作模式0/MXMN8086CPU工作于最工作于最大工作模式大工作模式6 從外部引腳上表現(xiàn)出總線復(fù)用技術(shù)及最大、從外部引腳上表現(xiàn)出總線復(fù)用技術(shù)及最大、最小工作模式最小工作模式。 總線復(fù)用技術(shù)總線復(fù)用技術(shù)同一根（組）信號線傳輸不同意同一根（組）信號線傳輸不

6、同意義的信號義的信號 分時復(fù)用：分時復(fù)用： 在同一根（組）信號線上不同時刻傳送不同信號。在同一根（組）信號線上不同時刻傳送不同信號。 功能復(fù)用：功能復(fù)用： 用同一根（組）信號線不同狀態(tài)表示不同的信號。用同一根（組）信號線不同狀態(tài)表示不同的信號。7最小組態(tài)模式最小組態(tài)模式 以以8086CPU為核心構(gòu)成單處理器微機系統(tǒng)。為核心構(gòu)成單處理器微機系統(tǒng)。在這種在這種模式下由模式下由CPU發(fā)出所有的總線控制信號，實現(xiàn)對系統(tǒng)存發(fā)出所有的總線控制信號，實現(xiàn)對系統(tǒng)存儲器、儲器、I/O端口的統(tǒng)一管理。端口的統(tǒng)一管理。最大組態(tài)模式最大組態(tài)模式 由一個通用由一個通用CPU(8086CPU)及多個協(xié)處理器及多個協(xié)處理器

7、(8087數(shù)值數(shù)據(jù)協(xié)處理器、數(shù)值數(shù)據(jù)協(xié)處理器、8089I/O協(xié)處理器協(xié)處理器)構(gòu)成的多處理構(gòu)成的多處理器系統(tǒng)。器系統(tǒng)。 在這樣的系統(tǒng)中，總線、系統(tǒng)存儲器、在這樣的系統(tǒng)中，總線、系統(tǒng)存儲器、I/O端口由端口由多個處理器共享；在工作中，每個處理器輸出自己工作多個處理器共享；在工作中，每個處理器輸出自己工作狀態(tài)的狀態(tài)信息編碼，通過總線控制器、總線裁決器產(chǎn)狀態(tài)的狀態(tài)信息編碼，通過總線控制器、總線裁決器產(chǎn)生對系統(tǒng)存儲器、生對系統(tǒng)存儲器、I/O端口的基本控制信號。端口的基本控制信號。二、二、 8086/8088 CPU的組態(tài)模式與系統(tǒng)構(gòu)成的組態(tài)模式與系統(tǒng)構(gòu)成8最小組態(tài)模式時的最小組態(tài)模式時的8086CPU

8、引腳引腳 地址總線、數(shù)據(jù)總線：地址總線、數(shù)據(jù)總線：AD0 AD1 AD2 AD15 A16/s3 A19/s6 當(dāng)當(dāng)CPU訪問存儲器單元時使用訪問存儲器單元時使用20位地址總線，當(dāng)位地址總線，當(dāng)CPU訪問訪問I/O接口電路時使用低接口電路時使用低16位地址總線，而位地址總線，而A16 A19輸出無效電平。輸出無效電平。 控制總線：發(fā)出完成基本操作的控制信號?？刂瓶偩€：發(fā)出完成基本操作的控制信號?；静僮骰静僮鞔鎯ζ髯x、存儲器寫、存儲器讀、存儲器寫、 I/O接口讀、接口讀、 I/O接口寫、中斷相應(yīng)、復(fù)位等接口寫、中斷相應(yīng)、復(fù)位等地址數(shù)據(jù)復(fù)用總線地址數(shù)據(jù)復(fù)用總線地址狀態(tài)復(fù)用總線地址狀態(tài)復(fù)用總線9

9、控制總線之讀寫控制引腳：控制總線之讀寫控制引腳：IO/M-：高電平表示訪問：高電平表示訪問I/O接口電路，低電平表示接口電路，低電平表示訪問存儲器，輸出；訪問存儲器，輸出；WR-：低有效，表示進行寫操作，：低有效，表示進行寫操作，輸出輸出；RD-：低有效，表示進行讀操作，：低有效，表示進行讀操作，輸出輸出；DEN-：低有效，表示在復(fù)用總線上進行數(shù)據(jù)傳輸，：低有效，表示在復(fù)用總線上進行數(shù)據(jù)傳輸，輸出輸出；DT/R-：高表示發(fā)送數(shù)據(jù)，低表示接收數(shù)據(jù)，：高表示發(fā)送數(shù)據(jù)，低表示接收數(shù)據(jù)，輸出輸出；ALE：地址鎖存，：地址鎖存，輸出輸出；READY：存儲器或存儲器或I/O接口電路準(zhǔn)備就緒，輸入。接口電路

10、準(zhǔn)備就緒，輸入。10控制總線之中斷控制引腳：控制總線之中斷控制引腳：INTR：可屏蔽中斷請求，輸入。：可屏蔽中斷請求，輸入。NMI：不可屏蔽中斷請求，輸入：不可屏蔽中斷請求，輸入 ：可屏蔽中斷響應(yīng)，輸出。：可屏蔽中斷響應(yīng)，輸出。INTA11控制總線之總線請求與響應(yīng)控制引腳：控制總線之總線請求與響應(yīng)控制引腳：HOLD：總線保持請求：總線保持請求HLDA：總線保持相應(yīng)：總線保持相應(yīng)128086CPU最小工作模式系統(tǒng)構(gòu)成：最小工作模式系統(tǒng)構(gòu)成：ABDB13ENBENBAB在在8086CPU系統(tǒng)圖中：系統(tǒng)圖中：“244”“244”為單向總線驅(qū)為單向總線驅(qū)動器動器(74LS244)(74LS244)“2

11、45”“245”為雙向總線驅(qū)為雙向總線驅(qū)動器動器(74LS245)(74LS245)“373”“373”為鎖存為鎖存器器(74LS373)(74LS373)ENBinoutGEN1EN2(8)(8)(8)D QG QD輸出控制輸出控制觸發(fā)鎖存觸發(fā)鎖存14最大組態(tài)模式時的最大組態(tài)模式時的8086CPU引腳引腳 地址總線、數(shù)據(jù)總線：地址總線、數(shù)據(jù)總線：AD0 AD1 AD2 AD15 A16/s3 A19/s6 當(dāng)當(dāng)CPU訪問存儲器單元時使用訪問存儲器單元時使用20位地址總線，當(dāng)位地址總線，當(dāng)CPU訪問訪問I/O接口電路時使用低接口電路時使用低16位地址總線，而位地址總線，而A16 A19輸出無效

12、電平。輸出無效電平。 控制總線：控制總線： 向總線控制器發(fā)出工作狀態(tài)信息編碼、隊列狀態(tài)信向總線控制器發(fā)出工作狀態(tài)信息編碼、隊列狀態(tài)信息編碼。息編碼。地址數(shù)據(jù)復(fù)用總線地址數(shù)據(jù)復(fù)用總線地址狀態(tài)復(fù)用總線地址狀態(tài)復(fù)用總線152S1S0S：狀態(tài)信息編碼，輸出；：狀態(tài)信息編碼，輸出；見教材見教材P105 表表4-4QS1、QS0：指令隊列狀態(tài)編碼輸出；：指令隊列狀態(tài)編碼輸出； 見教材見教材P105 表表4-50/GTRQ1/GTRQ：總線請求：總線請求/同意信號同意信號168086CPU最大工作模式系統(tǒng)構(gòu)成最大工作模式系統(tǒng)構(gòu)成基本基本控制控制信號信號由總由總線控線控制器制器產(chǎn)生產(chǎn)生 處理器向處理器向總線控

13、制器總線控制器提供要使用提供要使用總線的狀態(tài)總線的狀態(tài)信息編碼信息編碼 在最大工在最大工作模式下仍作模式下仍然要將復(fù)用然要將復(fù)用總線上的信總線上的信號分離開。號分離開。17三、三、 8086/8088 CPU總線周期時序總線周期時序 CPU的工作是在統(tǒng)一的時鐘信號控制下，的工作是在統(tǒng)一的時鐘信號控制下，按拍節(jié)進行的。按拍節(jié)進行的。 時鐘周期：時鐘周期：CPU工作時鐘頻率的倒數(shù)叫做工作時鐘頻率的倒數(shù)叫做一個時鐘周期一個時鐘周期，有的也叫做，有的也叫做T周期或周期或T狀態(tài)。狀態(tài)。 總線周期：總線周期：CPU經(jīng)常要使用總線訪問存儲經(jīng)常要使用總線訪問存儲器、器、I/O接口電路。接口電路。把每使用一次總

14、線的操作過把每使用一次總線的操作過程叫做一個總線周期程叫做一個總線周期（有的教材也稱為（有的教材也稱為“機器周機器周期期”）。對于）。對于8086CPU一個總線周期包含四個一個總線周期包含四個時鐘周期。時鐘周期。 18 指令周期：指令周期：CPU執(zhí)行一條指令所需要的時間執(zhí)行一條指令所需要的時間稱為指令周期。稱為指令周期。一般來講，一般來講，CPU執(zhí)行一條指令可執(zhí)行一條指令可能要多次使用總線，所以，對于能要多次使用總線，所以，對于8086CPU一個指一個指令周期中包含一個或多個總線周期。令周期中包含一個或多個總線周期。指指令令周周期期總總線線周周期期總總線線周周期期時時鐘鐘周周期期時時鐘鐘周周期

15、期時時鐘鐘周周期期時時鐘鐘周周期期指指令令周周期期總總線線周周期期總總線線周周期期時時鐘鐘周周期期時時鐘鐘周周期期時時鐘鐘周周期期時時鐘鐘周周期期 微處理器最基本的總線周期有：微處理器最基本的總線周期有：存儲器讀周期、存存儲器讀周期、存儲器寫周期、儲器寫周期、I/O讀周期、讀周期、I/O寫周期、中斷響應(yīng)周期寫周期、中斷響應(yīng)周期。19從時序角度解釋總線的分時復(fù)用：從時序角度解釋總線的分時復(fù)用：在在T1時為時為地址地址總線總線ABT3開始開始為為數(shù)據(jù)數(shù)據(jù)總線總線DB20大概的大概的8086CPU讀寫總線周期時序讀寫總線周期時序在總線周期的第一個時間段在總線周期的第一個時間段T1地址信息有效，地址信

16、息有效，CPU系統(tǒng)地址總線上送出地址編碼；然后是有效數(shù)系統(tǒng)地址總線上送出地址編碼；然后是有效數(shù)據(jù)信息出現(xiàn)在據(jù)信息出現(xiàn)在CPU系統(tǒng)數(shù)據(jù)總線上。系統(tǒng)數(shù)據(jù)總線上。21在在T1T1周期：周期：口地址編碼口地址編碼n n出現(xiàn)在地址總線出現(xiàn)在地址總線ABAB上，作為地址上，作為地址譯碼器的輸入。地址信號有效在譯碼器的輸出端得到唯譯碼器的輸入。地址信號有效在譯碼器的輸出端得到唯一對應(yīng)的有效輸出。一對應(yīng)的有效輸出。在在T2T2周期：周期：IORIOR信號有效。信號有效。當(dāng)?shù)刂纷g碼輸出及當(dāng)?shù)刂纷g碼輸出及IORIOR信號同時有效且穩(wěn)定，信號同時有效且穩(wěn)定，EN=0EN=0，三態(tài)，三態(tài)門導(dǎo)通，門導(dǎo)通，在在T3T3 T4T4