湘潭大學(xué)數(shù)字電路課件第4章組合邏輯電路

1、第第4章章 組合邏輯電路組合邏輯電路 本章重點本章重點1 1、組合邏輯電路在電路結(jié)構(gòu)和邏輯、組合邏輯電路在電路結(jié)構(gòu)和邏輯功能上的特點；功能上的特點；2 2、組合邏輯電路的分析方法和設(shè)計、組合邏輯電路的分析方法和設(shè)計方法；方法；3 3、常用中規(guī)模集成組合電路器件的、常用中規(guī)模集成組合電路器件的應(yīng)用。應(yīng)用。4 4、可編程邏輯器件及其與自動設(shè)計、可編程邏輯器件及其與自動設(shè)計的關(guān)系的關(guān)系組合組合 邏輯電路邏輯電路時序時序 邏輯電路邏輯電路功能：功能：輸出輸出只取決于只取決于 當(dāng)前的輸入當(dāng)前的輸入 邏輯電路邏輯電路組成：組成：門電路（不存在門電路（不存在記憶元件）記憶元件）功能：功能：輸出取決于輸出取決

2、于當(dāng)前的輸入當(dāng)前的輸入 原來的狀態(tài)原來的狀態(tài)組成：組成：組合電路組合電路記憶元件記憶元件 4.1組合邏輯電路手工分析組合邏輯電路手工分析 組合邏輯電路的特點組合邏輯電路的特點 組合邏輯電路定義組合邏輯電路定義n組合邏輯電路是實現(xiàn)某一邏輯功能而沒有組合邏輯電路是實現(xiàn)某一邏輯功能而沒有記憶特性的數(shù)字電路。記憶特性的數(shù)字電路。n其特點是電路任意時刻的穩(wěn)態(tài)輸出僅取決其特點是電路任意時刻的穩(wěn)態(tài)輸出僅取決于該時刻的輸入信號，而與電路原來的狀于該時刻的輸入信號，而與電路原來的狀態(tài)無關(guān)。態(tài)無關(guān)。組合電路框圖及一般表達(dá)式為：組合電路框圖及一般表達(dá)式為：nF1=f1(x1, x2, xn)nF2=f2(x1, x

3、2, xn)nFm=fm(x1, x2, xn)組合電路組合電路x1x2xnF1F2Fm圖圖4-1組合邏輯電路框圖組合邏輯電路框圖輸入輸入邏輯邏輯變量變量輸出輸出邏輯邏輯函數(shù)函數(shù)n組合邏輯電路的表示方法有：組合邏輯電路的表示方法有：函數(shù)表達(dá)式函數(shù)表達(dá)式真值表真值表邏輯圖邏輯圖卡諾圖卡諾圖工作波形圖工作波形圖一般為與或式，但形式不惟一，通過變換可實現(xiàn)用不同門電路組成邏輯圖。在一定程度上可以直接用于自動設(shè)計的描述，如轉(zhuǎn)化為HDL描述。真實地反映出變量取值與函數(shù)值之間的關(guān)系，通過對其進(jìn)行狀態(tài)賦值可以得到對應(yīng)的真值表。真值表是判斷邏輯關(guān)系的有效手段，真值表具有惟一性。在自動設(shè)計中，用真值表描述邏輯更容

4、易轉(zhuǎn)化為HDL，從而有利于邏輯的自動設(shè)計。是化簡邏輯函數(shù)的主要工具，為最后實現(xiàn)邏輯圖作必要準(zhǔn)備。表示變量之間的邏輯關(guān)系，一個邏輯表達(dá)式可以用不同邏輯圖實現(xiàn)。邏輯圖只反映邏輯功能，不反映電路特性。任務(wù)任務(wù)分析：分析：設(shè)計：設(shè)計： 給定給定 邏輯圖邏輯圖 得到得到邏輯功能邏輯功能分析分析 給定給定邏輯功能邏輯功能 畫出畫出 邏輯圖邏輯圖設(shè)計設(shè)計組合邏輯電路的研究內(nèi)容：組合邏輯電路的研究內(nèi)容：4.1組合邏輯電路手工分析組合邏輯電路手工分析 1、由給定的邏輯圖逐級寫出邏輯函數(shù)式。、由給定的邏輯圖逐級寫出邏輯函數(shù)式。2、對邏輯式進(jìn)行化簡：、對邏輯式進(jìn)行化簡：3、列出輸入輸出真值表；、列出輸入輸出真值表；

5、卡諾圖化簡法卡諾圖化簡法公式化簡法公式化簡法 最簡最簡與或式與或式分析步驟分析步驟4、根據(jù)真值表和邏輯表達(dá)式，確定邏輯功能。、根據(jù)真值表和邏輯表達(dá)式，確定邏輯功能。2.組合邏輯電路的手工分析步驟組合邏輯電路的手工分析步驟 逐級寫邏輯式法逐級寫邏輯式法1）單輸出組合邏輯電路的分析）單輸出組合邏輯電路的分析 3 組合邏輯電路分析組合邏輯電路分析 2多輸出組合邏輯電路的分析多輸出組合邏輯電路的分析 112022-5-3BA AB12345BA ABBA一、逐級寫邏輯式：一、逐級寫邏輯式：練習(xí)練習(xí)1：分析下圖的邏輯功能。分析下圖的邏輯功能。 BA 二、對邏輯式進(jìn)行化簡：二、對邏輯式進(jìn)行化簡：12202

6、2-5-3BAABSBAC BA （德（德 摩根定理）摩根定理）BAAB三、列真值表：三、列真值表：132022-5-3BABAS BAC 輸入輸入 輸出輸出A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1邏輯式：邏輯式：三、列真值表：三、列真值表：142022-5-3輸入輸入 輸出輸出A B S C 0 0 0 0 1 1 0 1 真值表：真值表： 0 1 1 0 1 0 1 0四、確定邏輯功能：四、確定邏輯功能：BAS BAC 半加器：半加器：兩個一位二進(jìn)制數(shù)相加，只求兩個一位二進(jìn)制數(shù)相加，只求 本位和本位和 ，不考慮低位的進(jìn)位信號。，不考慮低位的進(jìn)位信號。邏

7、輯功能：邏輯功能：半加器半加器練習(xí)練習(xí)2：如圖所示電路，分析其邏輯功能。：如圖所示電路，分析其邏輯功能。解：輸出端的邏輯式為CBAABYCBAY)(21輸出輸入真值表為由真值表可知，為全加器練習(xí)練習(xí)3. 分析所示邏輯電路的邏輯功能。分析所示邏輯電路的邏輯功能。解：1).由圖可得ABCCABCBABCAYb.化簡：化簡：其卡諾圖為2)化簡CBCABAYCBCACBBACABACBACBAABCCABCBABCA)(ABCCABCBABCAY3)由上述最簡邏輯式可得輸出輸入的真值表由上述最簡邏輯式可得輸出輸入的真值表由真值表可知此電路為非一致電路，即輸入A、B、C取值不一樣時輸出為1,否則為0.其

8、電路的特點是無反變量輸入。表2022-5-3194.2.1 組合邏輯電路的一般設(shè)計步驟組合邏輯電路的一般設(shè)計步驟 1、由、由邏輯問題邏輯問題抽象出邏輯功能，列出抽象出邏輯功能，列出真值表真值表；2、由真值表寫、由真值表寫邏輯函數(shù)式邏輯函數(shù)式；4、選定器件，畫出、選定器件，畫出邏輯電路圖邏輯電路圖。4.2 組合邏輯電路手工設(shè)計方法組合邏輯電路手工設(shè)計方法 設(shè)計要求設(shè)計要求：按要求得到：按要求得到最簡單最簡單的邏輯電路。的邏輯電路。3、化簡或變換成適當(dāng)?shù)男问剑?、化簡或變換成適當(dāng)?shù)男问剑唤M合邏輯電路的設(shè)計過程框圖組合邏輯電路的設(shè)計過程框圖組合邏輯電路的設(shè)計方法4.2.2 組合邏輯電路的手工設(shè)計示例組

9、合邏輯電路的手工設(shè)計示例 1.進(jìn)行邏輯抽象，建立真值表。設(shè)輸入為A、B、C，且A具有否決權(quán)。同意用1表示表示，不同意用0表示表示；輸出X為1時表示提案通過；Y為1時表示提案全票否決。【例4-3】 用“與非門”或“或非門”設(shè)計一個表決電路。設(shè)計一個A、B和C共三人的表決電路。當(dāng)表決某個提案時，多數(shù)人同意，則提案通過；同時A具有否決權(quán)。若全票否決，也給出顯示。2. 畫出卡諾圖，并用卡諾圖化簡：3.Y的邏輯表述組合邏輯電路的手工設(shè)計示例組合邏輯電路的手工設(shè)計示例 4. 根據(jù)邏輯表達(dá)式畫出邏輯圖。(1) 若用與-或門實現(xiàn)(2) 若用與非門實現(xiàn)組合邏輯電路的手工設(shè)計示例組合邏輯電路的手工設(shè)計示例方案方案

10、1：采用多路數(shù)據(jù)選擇器：采用多路數(shù)據(jù)選擇器 方案方案2：采用：采用3線線-8線譯碼器線譯碼器練習(xí)：設(shè)兩個一位二進(jìn)制數(shù)練習(xí)：設(shè)兩個一位二進(jìn)制數(shù)A和和B，試設(shè)計判別器，若，試設(shè)計判別器，若AB,則輸出則輸出Y為為1，否則輸出，否則輸出Y為為0.解：解：1.由題意列出真值表為由題意列出真值表為2. 由真值表寫出輸出端的邏輯式由真值表寫出輸出端的邏輯式BAY 3. 畫出邏輯電路圖，如圖所示畫出邏輯電路圖，如圖所示 組合邏輯電路的設(shè)計方法例例. 設(shè)設(shè) x 和和y 是兩個兩位的二進(jìn)制數(shù)，其中是兩個兩位的二進(jìn)制數(shù)，其中xx1 x2，yy1 y2，試設(shè)計一判別器，當(dāng)，試設(shè)計一判別器，當(dāng)x y 時，輸出為時，輸

11、出為1； 否則為否則為0，試用與非門實現(xiàn)這個邏輯要求，試用與非門實現(xiàn)這個邏輯要求解：根據(jù)題意列出真值表為由真值表寫出輸出函數(shù)式為)14,11,10, 9 , 8 , 2(),(2211imyxyxYi卡諾圖為組合邏輯電路的設(shè)計方法則化簡后的邏輯函數(shù)為2122211122122111)(yyxyxxyxyxyyxxyxY邏輯電路為組合邏輯電路的設(shè)計方法n設(shè)計一個判別二個設(shè)計一個判別二個n位二進(jìn)制數(shù)之和奇偶位二進(jìn)制數(shù)之和奇偶性的電路，當(dāng)二數(shù)之和為奇數(shù)時電路輸出性的電路，當(dāng)二數(shù)之和為奇數(shù)時電路輸出為為1，否則輸出為，否則輸出為0。n設(shè)：二數(shù)為設(shè)：二數(shù)為A=an-1an-2.a1a0 B=bn-1bn

12、-2.b1b0n二個二個n位二進(jìn)制數(shù)之和奇偶性取決于位二進(jìn)制數(shù)之和奇偶性取決于a0和和b0之和的奇偶性。之和的奇偶性。練習(xí)：練習(xí)：真值表真值表F=a0 b0真值表如下真值表如下Fa0b0例：例： 設(shè)計一個三輸入三輸出的邏輯電路，設(shè)計一個三輸入三輸出的邏輯電路，并用并用與非門實現(xiàn)與非門實現(xiàn)。當(dāng)。當(dāng)A=1、B=C=0時，紅綠燈亮；時，紅綠燈亮；當(dāng)當(dāng)B=1、A=C=0時，綠黃燈亮；當(dāng)時，綠黃燈亮；當(dāng)C=1、A=B=0時，黃紅燈亮；當(dāng)時，黃紅燈亮；當(dāng)A=B=C=0時，三個燈全亮；時，三個燈全亮； A、B、C的其它情況，燈全滅。見下圖：的其它情況，燈全滅。見下圖：邏輯電路邏輯電路ABC紅紅綠綠黃黃設(shè)：設(shè)

13、：燈亮為燈亮為“1”1”，燈滅為，燈滅為“0”0”。1、由邏輯功能，列出真值表。由邏輯功能，列出真值表。輸輸 入入 輸輸 出出A B C R(紅紅) G(綠綠) Y(黃）黃） 0 0 0 1 1 11 0 0 1 1 00 1 0 0 1 10 0 1 1 0 11 1 1 0 0 00 1 1 0 0 01 0 1 0 0 01 1 0 0 0 0其它其它情況情況設(shè)計過程：設(shè)計過程：2、由表填卡諾圖由表填卡諾圖,并化為最簡與或式并化為最簡與或式:1 1 1 0 0 00 0 0 1 1 11 0 0 1 1 00 1 0 0 1 10 0 1 1 0 10 1 1 0 0 01 0 1 0

14、0 01 1 0 0 0 0輸輸 入入 輸輸 出出A B C R G Y111110110110000000000000ABC0100 01 11 10RABC0100 01 11 10 G ABC0100 01 11 10 Y化為最簡與或式化為最簡與或式:BACBBA 11010000ABC0100 01 11 10RCBCA11100000ABC0100 01 11 10 G CACB CABA10110000ABC0100 01 11 10 YBACA CB3. 用與非門實現(xiàn)用與非門實現(xiàn):CBBAR CACBG CABAY 兩次求反法兩次求反法CBBAR CACBG CABAY 最簡與或

15、式最簡與或式與非與非-與非式與非式畫出邏輯圖畫出邏輯圖 用與非門實現(xiàn)用與非門實現(xiàn): A B C111ABC&BACBCA&GY&RCBBAR CACBG CABAY 4.3 編碼器編碼器 二進(jìn)制代碼二進(jìn)制代碼 功能：功能：將電路某種將電路某種特定的狀態(tài)特定的狀態(tài) （高電平或低電平高電平或低電平）或或數(shù)字、符號數(shù)字、符號等等轉(zhuǎn)換n位位二進(jìn)制代碼有二進(jìn)制代碼有2n種不同的組合，可種不同的組合，可以表示以表示2n個信號。個信號。普通編碼器普通編碼器優(yōu)先編碼器優(yōu)先編碼器任何時刻只允許輸入一個編碼信號，否則任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。輸出將發(fā)生混亂。允許同時輸入兩個以上編碼信號。

16、允許同時輸入兩個以上編碼信號。根據(jù)進(jìn)制可分為二進(jìn)制編碼器和二十進(jìn)制編碼器根據(jù)進(jìn)制可分為二進(jìn)制編碼器和二十進(jìn)制編碼器1.3位二進(jìn)制編碼器位二進(jìn)制編碼器-8線線-3線編碼器：線編碼器：八個輸入端為八個輸入端為I I0 0 I I7 7（八種狀態(tài)）（八種狀態(tài)），與之對應(yīng)的輸出為，與之對應(yīng)的輸出為 C C、B B、A A，共三，共三位二進(jìn)制數(shù)。位二進(jìn)制數(shù)。4.3.1 二進(jìn)制編碼器二進(jìn)制編碼器 8/3線線編編碼碼器器I0I1I2I7CBA編碼器的邏輯功能編碼器的邏輯功能編碼器I0I1I2I3I4I5I6I7CBA8線|3線編碼器n編碼器的輸入為狀態(tài)輸入，每一個輸入代表一編碼器的輸入為狀態(tài)輸入，每一個輸入

17、代表一個事物或狀態(tài)，若用個事物或狀態(tài)，若用高電平高電平1代表編碼信號，即代表編碼信號，即申請編碼，則輸出為此編碼信號對應(yīng)的二進(jìn)制申請編碼，則輸出為此編碼信號對應(yīng)的二進(jìn)制代碼。如代碼。如I1為為1，其余都為，其余都為0，則表示，則表示I1有編碼信有編碼信號，如果為號，如果為8421碼編碼規(guī)則，則輸出為碼編碼規(guī)則，則輸出為001。n稱輸入稱輸入高電平有效高電平有效，或，或1有效。有效。01000000輸入輸入輸出輸出I0I1I2I3I4I5I6I7CBA1 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0

18、0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 1001輸入輸入輸出輸出I0I1I2I3I4I5I6I7CBA1 0 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 0 10 0 1 0 0 0 0 0 0 1 00 0 0 1 0 0 0 0 0 1 10 0 0 0 1 0 0 0 1 0 00 0 0 0 0 1 0 0 1 0 10 0 0 0 0 0 1 0 1 1 00 0 0 0 0 0 0 1 1 1 17531III

19、IA7632IIIIB7654IIIIC由功能表寫出邏輯函數(shù)式：利用了無關(guān)項化簡三位二進(jìn)制編碼器三位二進(jìn)制編碼器思考兩個問題思考兩個問題1、同時有兩個以上的輸入為編碼信號、同時有兩個以上的輸入為編碼信號1時，編時，編碼器會有怎樣的輸出呢？碼器會有怎樣的輸出呢？2、以上輸入編碼信號是以高電平、以上輸入編碼信號是以高電平1為有效狀態(tài)為有效狀態(tài)的，有沒有輸入編碼信號以的，有沒有輸入編碼信號以0為有效狀態(tài)的？為有效狀態(tài)的？編碼器I0I1I2I3I4I5I6I7CBA8線|3線編碼器1、兩個輸入同為編碼信號、兩個輸入同為編碼信號0 0 0 0 0 1 10112、編碼器輸入低電平有效、編碼器輸入低電平有

20、效輸入輸入輸出輸出 0 1 2 3 4 5 6 7CBA0 1 1 1 1 1 1 1 0 0 01 0 1 1 1 1 1 1 0 0 11 1 0 1 1 1 1 1 0 1 01 1 1 0 1 1 1 1 0 1 11 1 1 1 0 1 1 1 1 0 01 1 1 1 1 0 1 1 1 0 11 1 1 1 1 1 0 1 1 1 01 1 1 1 1 1 1 0 1 1 1編碼器01234567CBA8線|3線編碼器10111111001輸出端有效形式輸出端有效形式n輸出端一般是正的形式，也有反輸出端一般是正的形式，也有反(非非)的形式。的形式。編碼器I0I1I2I3I4I5I

21、6I7CBA8線|3線編碼器輸入輸入輸出輸出I0I1I2I3I4I5I6I7CBA1 0 0 0 0 0 0 0 1 1 10 1 0 0 0 0 0 0 1 1 00 0 1 0 0 0 0 0 1 0 10 0 0 1 0 0 0 0 1 0 00 0 0 0 1 0 0 0 0 1 10 0 0 0 0 1 0 0 0 1 00 0 0 0 0 0 1 0 0 0 10 0 0 0 0 0 0 1 0 0 00100000011001234567CBA8線|3線編碼器0 1 1 1 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 1 01 1 0 1 1 1 1 1 1 0

22、 11 1 1 0 1 1 1 1 1 0 01 1 1 1 0 1 1 1 0 1 11 1 1 1 1 0 1 1 0 1 01 1 1 1 1 1 0 1 0 0 11 1 1 1 1 1 1 0 0 0 0 在前面介紹的編碼器存在這樣一個問題:當(dāng)輸入信號同時有兩個或兩個以上有效時,輸出將發(fā)生混亂。2、優(yōu)先編碼器、優(yōu)先編碼器 功能：功能：允許同時輸入兩個以上編碼信號，允許同時輸入兩個以上編碼信號，并按照事先規(guī)定的并按照事先規(guī)定的優(yōu)先級別優(yōu)先級別，對，對優(yōu)先權(quán)優(yōu)先權(quán)最高最高的一個輸入信號進(jìn)行編碼。的一個輸入信號進(jìn)行編碼。 在數(shù)字系統(tǒng)中，特別是在計算機(jī)系統(tǒng)中，常在數(shù)字系統(tǒng)中，特別是在計算機(jī)系

23、統(tǒng)中，常常要控制多個對象，如打印機(jī)，磁盤驅(qū)動器，輸入常要控制多個對象，如打印機(jī)，磁盤驅(qū)動器，輸入鍵盤等。鍵盤等。 當(dāng)某個時刻有兩個以上設(shè)備請求服務(wù)時，主機(jī)必須能按事先安排好的次序予以響應(yīng)，這對每個外設(shè)而言就有一個優(yōu)先級別的問題。8線線-3線優(yōu)先編碼器線優(yōu)先編碼器74LS148編碼信號輸入，低電平0有效代碼輸出，反的形式輸出有編碼信號輸入低電平有效無編碼信號輸入低電平有效輸入使能端，低電平0有效 EIN=1: 編碼器處于非工作狀態(tài),GSN=EON=1；8線線-3線優(yōu)先編碼器線優(yōu)先編碼器74LS148邏輯功能： EIN=0: 編碼器處于工作狀態(tài)；EIN低電平有效輸入端無編碼信號輸入端無編碼信號：

24、為非編碼為非編碼輸出，輸出，111012AAA用于多片優(yōu)先編碼器的級聯(lián)GSN=1, EON=0;輸入端有編碼信號輸入端有編碼信號： 為反碼輸出， 由功能表可知，輸入優(yōu)先級別的次序依次為：7，6，,0。GSN=0, EON=1;012AAA討論： 的作用？EIN EIN=0: 編碼器處于工作狀態(tài)；不可能出現(xiàn)00工作，且有輸入10工作，但無輸入01不工作11狀態(tài)EONGSN編碼信號輸入，低電平0有效代碼輸出，反的形式輸出輸出擴(kuò)展端低電平有效輸出使能端低電平有效輸入使能端低電平0有效為0時，電路工作無編碼輸入為0時，電路工作有編碼輸入先級最低；優(yōu)依次下去，為最高，其次先級為輸入端的優(yōu)067,148L

25、S74.1III; 1, 1,1111. 2012EONGSNAAAEIN工作，此時輸出端時，編碼器不能當(dāng); 0, 1,111110. 301207EONGSNAAAIIEIN但為時，則輸出端輸入信號輸入，即此時如果沒有時，編碼器可以工作。當(dāng)例例 試用兩片試用兩片74148 接成接成16線線-4線優(yōu)先編線優(yōu)先編碼器。碼器。 16-4優(yōu)先編碼器01234567Z0Z1Z2GSNEONEIN89101112131415Z3設(shè)計目標(biāo)： 7414801234567A2A1A0GSNEONEIN 7414801234567A2A1A0GSNEONEIN功能表：功能表： 1 X X X X X X 1 1

26、 1 1 1 1 0 1 1 1 1 1 1 0 X X X X X 0 0 X X X 0 1 1 1 0 X X 0 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 0 1 1 1 0 1 1 0 0 0 0 1 1 1 1 1 0 1 I I .II .II15 14 8 7 1 0EINEONGSN 0 1 2 3ZZZZ 7414801234567A2A1A0GSNEONEIN 7414801234567A2A1A0GSNEONEIN(1) (2)012345678910111213141516根輸入線0 15，而每片148只能提供8根編碼輸入

27、，所以使用2片148，每片各提供8個輸入，總共16個輸入，其中148(1)提供0 7， 148(2)提供8 15 。 優(yōu)先權(quán): 0 1 2 6 7 8 9 14 151、輸入編碼信號：74148(1)輸入74148(2)輸入如何保證148(2) 比148(1)優(yōu)先權(quán)大呢？74148(2)74148(1)工作狀況工作狀況74LS148(1)無效無效74LS148(1)有效有效有編碼無編碼EIN(1)EON(2)1100EIN(1)=EON(2) 7414801234567A2A1A0GSNEONEIN 7414801234567A2A1A0GSNEONEIN(1) (2)012345678910

28、1112131415EIN(1)=EON(2)2、輸出：Z3Z2Z1Z00000: : :01111000: : :1111對應(yīng)輸入情況對應(yīng)輸入情況8 15有編碼輸入8 15無編碼輸入0 7有編碼輸入74LS148情況情況74LS148(2)有編碼74LS148(1)不工作74LS148(2)無編碼74LS148(1)有編碼01GSN(1)GSN(2)0110Z3=GSN(2)3、控制端： 應(yīng)該仿照8-3編碼器74148，還有EIN、EON、GSN等。 下面設(shè)計EIN、EON、GSN : 7414801234567A2A1A0GSNEONEIN 7414801234567A2A1A0GSNEO

29、NEIN(1) (2)0123456789101112131415Z3Z2Z1Z0Z3=GSN(2)EIN(1)=EON(2)2022-5-35774148(2)有編碼有編碼74148(1)不工作不工作74148(2)無編碼無編碼74148(1)有編碼有編碼011011011010)2()1(GSNGSNGSN)1(EONEON EINEON)2()1(GSNGSNGSN)1(EONEON )2(EINEIN 7414801234567A2A1A0GSNEONEIN 7414801234567A2A1A0GSNEONEIN(1) (2)0123456789101112131415Z3Z2Z1Z

30、0GSN EIN (1) EIN (2) EIN 00X111EINEON GSNGSN (1)GSN (2)01010011100X EONEON (1)EON (2)2()1(GSNGSNGSN00001110X111)1(EONEON EIN (1) EIN (2) EIN 00X111EINEIN)2( 7414801234567A2A1A0GSNEONEIN 7414801234567A2A1A0GSNEONEIN(1) (2)0123456789101112131415Z3Z2Z1Z0GSN4.3.2 二二-十進(jìn)制編碼器及其應(yīng)用十進(jìn)制編碼器及其應(yīng)用編碼器I0I1I2I9DCBA撥碼

31、盤撥碼盤產(chǎn)生產(chǎn)生二進(jìn)制代碼 (BCD碼)功能：功能：將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼）編制成）編制成8421BCD碼。碼。十個輸入需要幾位編碼輸出？四位代碼432102 撥碼盤撥碼盤特定的低電平0129+E0IR101I2I9I二二十進(jìn)制編碼器設(shè)計十進(jìn)制編碼器設(shè)計1、由邏輯功能,列出真值表(輸入低電平有效):2、由表寫邏輯式,并化為最簡式。98DII 7654CIIII7632IIBII 97531AIIIII111111111111111或運(yùn)算形式二二-十進(jìn)制編碼器及其應(yīng)用十進(jìn)制編碼器及其應(yīng)用 二十進(jìn)制優(yōu)先編碼器二十進(jìn)制優(yōu)先編碼器74LS147編碼信號輸入

32、，低電平0有效代碼輸出， BCD碼的反碼 即將十個信號編成10個BCD代碼。I9 I1為9個輸入信號， I9的優(yōu)先權(quán)最高， I0的優(yōu)先權(quán)最低； A3 A0為四位二進(jìn)制BCD碼的輸出端 注：當(dāng)所有輸入均為高電平時，表示對0進(jìn)行編碼，輸出A3 A2 A1 A01111；二二-十進(jìn)制編碼器及其應(yīng)用十進(jìn)制編碼器及其應(yīng)用8線線3線優(yōu)先編碼器線優(yōu)先編碼器74148和與非門構(gòu)成的電路和與非門構(gòu)成的電路如圖所示。試說明該電路的邏輯功能。如圖所示。試說明該電路的邏輯功能。IEIN7I2I1I5I6I4I3I8I9F0F3F1F2A0A1A2I0EINIIIIF98983 ：F2 =F1 =0 F0 =I91EI

33、N0EIN：8-3線優(yōu)先編碼器線優(yōu)先編碼器F2 =A2 F1 =A1 F0 =A0真值表真值表 0 0 0 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1F3 F2 F1 F0 I2 I 3 I4 I5 I6 I7 I8 I9I1 輸輸

34、 出出輸輸 入入I0 74148和與非門構(gòu)成和與非門構(gòu)成了了10線線-4線編碼器線編碼器 4.4 譯碼器譯碼器 二進(jìn)制代碼(機(jī)器代碼)轉(zhuǎn)換轉(zhuǎn)換特定的輸出狀態(tài)(控制信號)譯碼：譯碼：由功能 分類二進(jìn)制譯碼器顯示譯碼器用于對電路進(jìn)行邏輯控制用于電路輸出的數(shù)字顯示部分n位二進(jìn)制代碼可譯成位二進(jìn)制代碼可譯成2n種電路狀態(tài)。種電路狀態(tài)。譯碼器：譯碼器：具有譯碼功能的邏輯電路。具有譯碼功能的邏輯電路。（代碼變換器）是編碼的逆過程二-十進(jìn)制譯碼器4.4.1 二進(jìn)制譯碼器二進(jìn)制譯碼器 即將即將N位二進(jìn)制代位二進(jìn)制代碼譯成碼譯成2N個高低電平個高低電平信號，稱為信號，稱為N線線 2N線譯碼器。如線譯碼器。如N3

35、,則則可譯可譯2N8個高低電平個高低電平信號，稱為信號，稱為3線線8線線譯碼器。譯碼器。其真值表如表其真值表如表輸輸 入入輸輸 出出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000各輸出端邏輯式為各輸出端邏輯式為稱為最小項譯碼器稱為最小項譯碼器二進(jìn)制譯碼器二進(jìn)制譯碼器邏輯圖邏輯圖二進(jìn)制譯碼器二進(jìn)制譯碼器 3線線8線譯碼器線譯碼器74138邏輯符號邏輯符號選通選通控制端控制端輸出端輸出端低電平低電平有效有效輸入端輸入端全部為高

36、電平。禁止工作，輸出端狀態(tài)時，譯碼器被或當(dāng)選通控制端12201G.BGAGa態(tài)。時，譯碼器處于工作狀當(dāng)選通控制端022, 1G1.BGAGb2.中規(guī)模集成譯碼器中規(guī)模集成譯碼器74HC13874HC138是由CMOS門構(gòu)成的3線8線譯碼器，其邏輯圖如圖所示選通控制端輸出端低電平有效輸入端輸出端的邏輯式可以寫成iiSmY 321SSSS S高電平有效。即S1=1,S2=S3=0時，允許譯碼！3S2SY0 Y1 Y2 Y3 Y4 Y5 Y6 Y7允許譯碼條件下（允許譯碼條件下（S=1)，各，各輸出邏輯式輸出邏輯式為：為：0m三個變量的全部最小項的譯碼輸出。利用3-8線譯碼器可以很方便的實現(xiàn)邏輯函數(shù)

37、邏輯函數(shù)1m2m4m5m6m7m3m0120AAAY0125AAAY0126AAAY0127AAAY0124AAAY0123AAAY0122AAAY0121AAAY01270YYAAA是 可知，輸出端的邏輯式是以輸入的三個變量最小項取反的形可知，輸出端的邏輯式是以輸入的三個變量最小項取反的形式，故這種譯碼器也叫最小項譯碼器。式，故這種譯碼器也叫最小項譯碼器。 74138功能表使能端選擇輸入端選擇輸入端輸 出 端32SS 1S 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 11 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11

38、 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 07Y0Y1Y2Y3Y4Y5Y6YA2 A1 A074HC138的邏輯符號代碼輸入代碼輸入選通選通(使能使能)譯譯 碼碼 輸輸 出出全部為高電平。禁止工作，輸出端狀態(tài)時，譯碼器被或當(dāng)選通控制端1SS0S.321a態(tài)。時，譯碼器處于工作狀當(dāng)選通控制端0SS, 1S.321b例例n試用試用74138譯碼器實

39、現(xiàn)譯碼器實現(xiàn)4線線-16線譯碼器。線譯碼器。n解：解：74138只有三個代碼輸入端只有三個代碼輸入端(或稱地址輸或稱地址輸入端入端)。n4線線-16線譯碼器應(yīng)有四個地址輸入端，設(shè)為線譯碼器應(yīng)有四個地址輸入端，設(shè)為A3A2A1A0。A2A1A0與單片與單片74138的的A2A1A0相相接，選控制端作為接，選控制端作為A3輸入端。在輸入端。在A3=0和和A3=1時應(yīng)使低位片和高位片分別處于使能狀態(tài)。有時應(yīng)使低位片和高位片分別處于使能狀態(tài)。有兩種方案。兩種方案。2022-5-37974138（1） A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S1S2S374138（2） A2A1A0Y0Y1Y2Y3

40、Y4Y5Y6Y7S1S2S34-16譯碼器譯碼器 A2A1A0 A3Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y151、設(shè)計、設(shè)計16個輸出個輸出2、設(shè)計、設(shè)計4個輸入個輸入Z0Z1Z2Z3Z4Z5Z6Z7Z8Z9Z10Z11Z12Z13Z14Z15A3A2A1A0S1（1） S1（2） 1 0 0 1 3)1(1AS3)2(1AS0000S2，S3（1） S1（2） 0 0 1 1 3) 1 (3) 1 (2ASS3)2(1ASS1 1S2 2S3 3A0 A1 A20 1 2 3 4 5 6 70 1 2 3 4 5 6 77 4 1 3 8 (1)S1S2S3

41、A0 0 A1 A20 1 2 3 4 5 6 77 4 1 3 8 (2)+5VA0 A A2A30 1 2 3 4 5 6 78 9 10 11 12 13 14 15方案一方案一1+5VA0A1A2A3SS1 1S2 2S3 3A0 A1 A20 1 2 3 4 5 6 70 1 2 3 4 5 6 77 4 1 3 8 (1)S1S2S3A0 0 A1 A20 1 2 3 4 5 6 77 4 1 3 8 (2)+5VA0 A A2A3S0 1 2 3 4 5 6 78 9 10 11 12 13 14 15 方案二方案二 1例例.試用兩片試用兩片3線線8線譯碼器線譯碼器74HC138

42、組成組成4線線16線譯碼器，將線譯碼器，將輸出的輸出的4位二進(jìn)制代碼位二進(jìn)制代碼D3 D2 D1 D0譯成譯成16個獨(dú)立的低電平信號個獨(dú)立的低電平信號Z 0 Z 15解：由于74HC138為3線8線譯碼器，要構(gòu)成4線16線譯碼器，需要4個輸入地址線，故要除了74HC138的3個輸入端外，還要利用選通控制端，根據(jù)74HC138功能表,利用S1和S2及S3實現(xiàn)的電路如圖實現(xiàn)的電路如圖4.3.10所示所示圖4.3.10D3=0（1）片工作，（2）片不工作D3=1（1）片不工作，（2）片工作iimZ4.4.2 二二-十進(jìn)制譯碼器十進(jìn)制譯碼器 二二-十進(jìn)制譯碼器有很多種，其輸入為一組十進(jìn)制譯碼器有很多種

43、，其輸入為一組BCD碼，碼，輸出是一組高、低電平信號。按其輸入、輸出線數(shù)輸出是一組高、低電平信號。按其輸入、輸出線數(shù)又稱做又稱做4線線-10線譯碼器。線譯碼器。 二十進(jìn)制譯碼器就是將10個BCD代碼譯成10個高低電平的輸出信號，BCD碼以外的偽碼（10101111），輸出均無低電平信號產(chǎn)生。 74LS42即為二十進(jìn)制的譯碼器，其內(nèi)部邏輯圖如圖所示，二二 、二十進(jìn)制譯碼器、二十進(jìn)制譯碼器其輸出端邏輯式為)90( imYii4.4.2 二二-十進(jìn)制譯碼器十進(jìn)制譯碼器 A3A2A1A0只能輸入只能輸入8421碼。碼。六個無關(guān)項沒有參與化簡，出現(xiàn)這些無關(guān)項時，譯碼器六個無關(guān)項沒有參與化簡，出現(xiàn)這些無關(guān)

44、項時，譯碼器也不會出現(xiàn)錯誤。輸出全為也不會出現(xiàn)錯誤。輸出全為1。當(dāng)將當(dāng)將A3端置端置0，輸入，輸入A2A1A0的的3位二進(jìn)制碼就可位二進(jìn)制碼就可以在輸出端轉(zhuǎn)譯為八進(jìn)制碼以在輸出端轉(zhuǎn)譯為八進(jìn)制碼 二二-十進(jìn)制譯碼器十進(jìn)制譯碼器 代碼輸入代碼輸入譯譯 碼碼 輸輸 出出多片級聯(lián)多片級聯(lián)n用多片用多片74LS42級聯(lián)，可構(gòu)成級聯(lián)，可構(gòu)成N位二進(jìn)制位二進(jìn)制2N地地址譯碼器。址譯碼器。n例：用兩片例：用兩片74LS42構(gòu)成的構(gòu)成的4位二進(jìn)制碼轉(zhuǎn)譯成位二進(jìn)制碼轉(zhuǎn)譯成16地址碼譯碼器，試分析其工作原理。地址碼譯碼器，試分析其工作原理。當(dāng)輸入為當(dāng)輸入為00000111時，片的時，片的D=0，Y0Y7輸出輸出0，

45、片的，片的D=1， Y0Y7（815）輸出）輸出1；當(dāng)輸入為當(dāng)輸入為10001111時，片的時，片的D=0，Y0Y7輸出輸出0，片的，片的D=1 Y0Y7（07）輸出）輸出1。當(dāng)當(dāng)DCBA為為10101111時，時，Y0Y9全為全為0。當(dāng)將當(dāng)將D置置0輸入輸入CBA的二進(jìn)制碼就可在輸出端轉(zhuǎn)譯的二進(jìn)制碼就可在輸出端轉(zhuǎn)譯為八進(jìn)制碼。為八進(jìn)制碼。74LS42 級聯(lián)圖74LS420 1 2 3 4 5 6 7A0A1A2F3F4F5F6F7F8F9A3F0F1F274LS428 910 11121314 15A0A1A2F3F4F5F6F7F8F9A3F0F1F2(1) (2)4.4.3 用集成譯碼器

46、實現(xiàn)邏輯函數(shù)用集成譯碼器實現(xiàn)邏輯函數(shù) CA用集成譯碼器實現(xiàn)邏輯函數(shù)用集成譯碼器實現(xiàn)邏輯函數(shù) 練習(xí)：試用練習(xí)：試用74HC138設(shè)計一個多輸出的組設(shè)計一個多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：合邏輯電路，輸出邏輯函數(shù)式為：ABCCBCBAZCBABAZCBABCZCBABCACAZ432174HC138的邏輯符號解：先將要輸出的邏輯函數(shù)化成最小項之和的形式，解：先將要輸出的邏輯函數(shù)化成最小項之和的形式，即即742045323731265431mmmmZmmmZmmmZmmmmZ將要實現(xiàn)的輸出邏輯函數(shù)的最小項之和的形式兩次將要實現(xiàn)的輸出邏輯函數(shù)的最小項之和的形式兩次取反，即取反，即7420453

47、237317312654365431mmmmZmmmZmmmmmmZmmmmmmmmZ由于由于74HC138的輸出為的輸出為)70(),(012imAAAYii則用則用74HC138實現(xiàn)的電路如圖所示實現(xiàn)的電路如圖所示4.4.4 顯示控制譯碼器顯示控制譯碼器 n數(shù)碼管即數(shù)碼顯示器。數(shù)碼管即數(shù)碼顯示器。n常用的數(shù)碼顯示器有半導(dǎo)體數(shù)碼管，熒光常用的數(shù)碼顯示器有半導(dǎo)體數(shù)碼管，熒光數(shù)碼管，輝光數(shù)碼管和液晶顯示器等。數(shù)碼管，輝光數(shù)碼管和液晶顯示器等。n由于各種工作方式的顯示器件對譯碼器的由于各種工作方式的顯示器件對譯碼器的要求各不相同，故需根據(jù)不同的顯示器件要求各不相同，故需根據(jù)不同的顯示器件介紹其顯示

48、譯碼器。介紹其顯示譯碼器。n本節(jié)只研究驅(qū)動七段發(fā)光二極管的顯示譯本節(jié)只研究驅(qū)動七段發(fā)光二極管的顯示譯碼器，故首先介紹七段發(fā)光二極管的簡單碼器，故首先介紹七段發(fā)光二極管的簡單顯示原理。顯示原理。2022-5-396二進(jìn)制代碼二進(jìn)制代碼(機(jī)器代碼機(jī)器代碼)譯碼譯碼特定的輸出信號特定的輸出信號控制數(shù)碼顯示器，控制數(shù)碼顯示器，直觀地顯示數(shù)字量。直觀地顯示數(shù)字量。譯碼顯示系統(tǒng)：譯碼顯示系統(tǒng)：二二-十進(jìn)十進(jìn)制代碼制代碼顯示顯示譯碼器譯碼器數(shù)碼數(shù)碼顯示器顯示器顯示譯碼器顯示譯碼器LED、LCD2022-5-397LED七段顯示器：七段顯示器：abcdefg每個發(fā)光字段是一個每個發(fā)光字段是一個發(fā)發(fā)光二極管（光

49、二極管（PN結(jié)）：結(jié)）： 磷砷化鎵（磷砷化鎵（GaAsP)共陰極數(shù)碼管共陰極數(shù)碼管共陽極數(shù)碼管共陽極數(shù)碼管1、七段數(shù)字顯示器、七段數(shù)字顯示器2022-5-398共陰極共陰極LED七段顯示器工作示意圖：七段顯示器工作示意圖：“1” a b g 2022-5-399共陽極共陽極LED七段顯示器工作示意圖：七段顯示器工作示意圖：“0” a b g +5v七段數(shù)碼顯示器七段數(shù)碼顯示器 下表為下表為BCD七段顯示譯碼器的真值表（驅(qū)動共陰極七段顯示譯碼器的真值表（驅(qū)動共陰極數(shù)碼管）數(shù)碼管）七段數(shù)碼顯示器七段數(shù)碼顯示器 共陰極數(shù)碼管編碼表共陰極數(shù)碼管編碼表輸輸 入入輸輸 出出數(shù)字?jǐn)?shù)字A3A2A1 A0YaY

50、bYcYdYeYfYg字形字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011112、7448：BCD七段顯示譯碼器/驅(qū)動器輸出高電平有效，用以驅(qū)動共陰極顯示器。其功能表如下：十進(jìn)制十進(jìn)制或功能或功能輸輸 入入BI/RBO 輸輸 出出字字形形LTRBIA3A2A1A0YaYbYcY

51、dYeYfYg 01100001111111011X00011011000021X001011101101151X111110001111消消 隱隱XXXXX X00000000滅滅 零零10000000000000燈燈 測測 試試0XXXX X111111111、試燈輸入LT當(dāng)LT=0時，BI/RBO是輸出端，且RBO=1，此時無論其他輸入端是什么狀態(tài)，所有各段輸出均為1，顯示8。用于檢測芯片的好壞。7448有3個輔助控制端LT、RBI、BI/RBO，現(xiàn)分別簡要說明如下： 當(dāng)LT=1，RBI=0且輸入代碼=0000時，各段輸出均為0，與BCD碼相應(yīng)的字型0熄滅，故稱滅零。此時BI/RBO是輸

52、出端，且RBO=0。2、 動態(tài)滅零輸入RBI(所謂動態(tài)是對多位而言它并不固定接0）4、動態(tài)滅零輸出RBOBI/RBO作為輸出使用時，受控于LT和RBI。當(dāng)LT=1且RBI=0，輸入代碼DCBA=0000時，RBO=0；若LT=0或者RBI=1，則RBO=1。該端主要用于顯示多位數(shù)字時，多個譯碼器之間的連接（接下一位的RBI）。3、滅燈輸入/滅零輸出 BI/RBO BI/RBO是特殊控制端，有時作輸入，有時作輸出。當(dāng)BI/RBO作輸入使用且BI=0時，無論其他輸入是什么電平，所有各段輸出均為0，對應(yīng)表中消隱行。7448邏輯功能邏輯功能A3A2A1A0LTBI/RBORBIYaYbYcYdYeYf

53、Yg74488421碼輸入燈測試輸入滅0輸入滅燈輸入/滅0輸出01111111譯碼輸出0000000000000XXXX00000000000000000000當(dāng)當(dāng) 作為滅零輸出端使用時，本位滅零后輸作為滅零輸出端使用時，本位滅零后輸出低電平。用于控制相鄰位是否應(yīng)該滅零。圖中整出低電平。用于控制相鄰位是否應(yīng)該滅零。圖中整數(shù)部分的個位和小數(shù)部分的十分位沒有使用滅零功數(shù)部分的個位和小數(shù)部分的十分位沒有使用滅零功能，當(dāng)全部數(shù)據(jù)為零時則可保留顯示能，當(dāng)全部數(shù)據(jù)為零時則可保留顯示0.0，否則七位，否則七位將會全部熄滅。將會全部熄滅。 RBOBI /RBO滅零輸出滅零輸出0 0 0 00 0 0 00 0

54、 0 00 0 0 00 0 0 00 0 0 00 1 0 00 0 0 00 0 0 1用輸出高電用輸出高電平有效的譯平有效的譯碼器驅(qū)動共碼器驅(qū)動共陰極數(shù)碼管陰極數(shù)碼管的接線圖。的接線圖。用輸出低電平有用輸出低電平有效的譯碼器驅(qū)動效的譯碼器驅(qū)動共陽極數(shù)碼管和共陽極數(shù)碼管和圖中圖中R為限流電為限流電阻。阻。10ag11LT RBI RBOagD C B A0 0 0 0LT RBI RBOagD C B A0 1 0 0agLT RBI RBOD C B A 0 0 0 0agD C B A0 0 0 0 RBI RBOD C B A0 0 0 0LTLT RBI RBO 下面舉一個利用74

55、48實現(xiàn)多位數(shù)字譯碼顯示的例子，通過它了解各控制端的用法，特別是如何動態(tài)滅0，實現(xiàn)無意義位的消隱。0 0 0 17448應(yīng)用實例3. 多數(shù)碼管動態(tài)掃描顯示控制方法多數(shù)碼管動態(tài)掃描顯示控制方法 4.5 數(shù)據(jù)數(shù)據(jù)選擇選擇器和器和數(shù)據(jù)數(shù)據(jù)分配分配器器 n數(shù)據(jù)選擇器數(shù)據(jù)選擇器n數(shù)據(jù)分配器數(shù)據(jù)分配器2022-5-31134.5.1 數(shù)據(jù)選擇器數(shù)據(jù)選擇器在數(shù)字信號的傳輸過程中，有時需要從多路輸入數(shù)在數(shù)字信號的傳輸過程中，有時需要從多路輸入數(shù)據(jù)中選出某一路數(shù)據(jù)，完成此功能的邏輯器件稱為據(jù)中選出某一路數(shù)據(jù)，完成此功能的邏輯器件稱為數(shù)數(shù)據(jù)選擇器，即所謂多路開關(guān)據(jù)選擇器，即所謂多路開關(guān) 。D3D2D1D0F選擇端

56、選擇端輸入數(shù)據(jù)輸入數(shù)據(jù)輸出數(shù)據(jù)輸出數(shù)據(jù)A1A0功能示意圖功能示意圖:數(shù)據(jù)選擇器數(shù)據(jù)選擇器S2022-5-3114四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器 功能表：功能表：使能端使能端選選 擇擇 端端輸出端輸出端GNA1 A0Y0 0 0 D00 0 1 D10 1 0 D20 1 1 D31 0禁止?fàn)顟B(tài)禁止?fàn)顟B(tài)工工作作狀狀態(tài)態(tài)（輸入地址代碼）（輸入地址代碼）2. 邏輯式：邏輯式：使能端選 擇 端輸出端GNA1 A0Y0 0 0 D00 0 1 D10 1 0 D20 1 1 D31 0功能表301201101001DAADAADAADAAY)0(30GNDmiii數(shù)據(jù)選擇器數(shù)據(jù)選擇器 雙雙4選選1選擇

57、器選擇器74LS153選擇端選擇端數(shù)數(shù)據(jù)據(jù)輸輸入入端端 輸輸出出端端使能端：使能端：低電平有效低電平有效八選一數(shù)據(jù)選擇器八選一數(shù)據(jù)選擇器74151數(shù)據(jù)選擇器數(shù)據(jù)選擇器8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS151三三2選選1選擇器選擇器74LS157選擇端選擇端數(shù)數(shù)據(jù)據(jù)輸輸入入端端 輸輸出出端端使能端：使能端：低電平有效低電平有效數(shù)據(jù)選擇器數(shù)據(jù)選擇器 圖圖4-29 八選一選擇器八選一選擇器連成一個兩位連成一個兩位八選一選擇器八選一選擇器數(shù)據(jù)選擇器數(shù)據(jù)選擇器 圖圖4-30 八選一選擇器接八選一選擇器接成十六選一選擇成十六選一選擇器器2022-5-3121練習(xí)：用一片練習(xí)：用一片74153組成組成8選

58、選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器:D0D1D2D3D4D5D6D7A2A2=0:(1)工作工作A2=1:(2)工作工作A0 A1Y4.5.2 用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)n由于數(shù)據(jù)選擇器的輸出函數(shù)形式是與由于數(shù)據(jù)選擇器的輸出函數(shù)形式是與-或或式，所以，可以用數(shù)據(jù)選擇器實現(xiàn)任意式，所以，可以用數(shù)據(jù)選擇器實現(xiàn)任意函數(shù)。函數(shù)。 n輸入變量的個數(shù)與數(shù)據(jù)選擇器的地址輸入變量的個數(shù)與數(shù)據(jù)選擇器的地址變量個數(shù)相等時變量個數(shù)相等時一般單輸出組合邏輯電路都可以用數(shù)據(jù)選擇一般單輸出組合邏輯電路都可以用數(shù)據(jù)選擇器來實現(xiàn)。器來實現(xiàn)。代數(shù)比較法代數(shù)比較法5VABCD2D0D1D4D5D6D7D3GNYCBA

59、F=(m1,m2,m4,m7)例例試用八選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)試用八選一數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)F(A,B,C)=(m1,m2,m4,m7)。用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)用數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù) 2022-5-3125練習(xí)練習(xí)1、使用、使用8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74LS151產(chǎn)生產(chǎn)生邏輯函數(shù)：邏輯函數(shù)：XYZYXYZXL解：解：XYZYXYZXLXYZZXYZYXYZX將將L寫成如下形式：寫成如下形式：77665533DmDmDmDmL因為因為74LS151的輸出的輸出70iiiDmY所以，當(dāng)所以，當(dāng)D0=D1=D2=D4=0, D3=D5=D6=D7=1時，有時，有L=Y。2022-5-

60、3126如下圖如下圖：D0 D1 D2 D3 D4 D5 D6 D7GNCBAY74LS151XYZ01XYZYXYZXL數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù)n若實現(xiàn)的函數(shù)變量比所用的若實現(xiàn)的函數(shù)變量比所用的MUX地址地址變量個數(shù)多，是否仍可以用代數(shù)比較法變量個數(shù)多，是否仍可以用代數(shù)比較法呢？呢？n回答是肯定的?；卮鹗强隙ǖ摹．?dāng)當(dāng)MUX地址變量為地址變量為n，函數(shù)變量為，函數(shù)變量為n+1時，時，先從先從n+1個函數(shù)變量中選取其中的個函數(shù)變量中選取其中的n個變量個變量與地址變量一一對應(yīng)，再將函數(shù)展開為這與地址變量一一對應(yīng)，再將函數(shù)展開為這n個變量的最小項之和的形式，這時各最小項個變量的最