第十三講 邊沿觸發(fā)器及其功能變換000課件

1、Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換第 13 講n 課時(shí)授課計(jì)劃n 課 程 內(nèi) 容Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換內(nèi)容：1.邊沿觸發(fā)器 2.主從觸發(fā)器目的與要求： 1. 掌握觸發(fā)器的邊沿觸發(fā)方式和主從觸發(fā)方式。 2. 掌握各種邏輯功能的觸發(fā)器：RS、D、JK、T、 T的邏輯功能。 3. 掌握查手冊(cè)了解MSI觸發(fā)器的邏輯功能和性能 的方法。重點(diǎn)與難點(diǎn)： 1. 正確理解觸發(fā)器的邏輯功能和觸發(fā)方式。 2. 熟練掌握觸發(fā)器的特性方程。 難點(diǎn)：觸發(fā)方式、特性表、驅(qū)動(dòng)表的正確理解。 Digital Logic Circ

2、uit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換課堂討論： D 觸發(fā)器的特性方程中沒(méi)有出現(xiàn)Q n，那么它 是時(shí)序電路嗎？復(fù)習(xí)（提問(wèn)）： 時(shí)序電路的一些基本概念復(fù)習(xí)：現(xiàn)態(tài)、次態(tài)、 0/1狀態(tài)、復(fù)位端、置位端、低電平有效、RS 觸發(fā)器的特性表、驅(qū)動(dòng)表、特性方程、狀態(tài)轉(zhuǎn) 換圖。 本節(jié)中，不詳細(xì)分析觸發(fā)器具體電路的工作原理，只簡(jiǎn)單了解即可。因?yàn)榧捎|發(fā)器的學(xué)習(xí)以應(yīng)用為主，不強(qiáng)調(diào)內(nèi)部電路。 重點(diǎn)：邏輯功能、觸發(fā)方式。 克服空翻邊沿觸發(fā)方式和主從觸發(fā)方式Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換邊沿觸發(fā)器邊沿觸發(fā)器為何要用邊沿觸發(fā)器？ 同步觸發(fā)方式存在空翻，為了克服空翻。 邊

3、沿觸發(fā)器只在時(shí)鐘脈沖CP上升沿或下降沿時(shí)刻接收輸入信號(hào)，電路狀態(tài)才發(fā)生翻轉(zhuǎn)，從而提高了觸發(fā)器工作的可靠性和抗干擾能力，它沒(méi)有空翻現(xiàn)象。 邊沿觸發(fā)器主要有維持阻塞D觸發(fā)器，邊沿JK觸發(fā)器、CMOS邊沿觸發(fā)器等。 以下各邊沿觸發(fā)器的具體電路不詳細(xì)分析其工作原理，只簡(jiǎn)單了解即可。因?yàn)榧捎|發(fā)器的學(xué)習(xí)以應(yīng)用為主，不強(qiáng)調(diào)內(nèi)部電路。Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換TTL邊沿觸發(fā)器邊沿觸發(fā)器1.電路結(jié)構(gòu)電路結(jié)構(gòu) 邏輯符號(hào)中“”表示邊沿觸發(fā)輸入。 加小圓圈：表示下降沿有效觸發(fā)。 不加小圓圈：表示上升沿有效觸發(fā)。TTL邊沿JK觸發(fā)器邏輯圖和邏輯符號(hào)2.邏輯功能邏輯功

4、能nnnQKQJQ1式中：Q n+1為CP下降沿到來(lái)后的狀態(tài)；其余為CP到來(lái)前的狀態(tài)。 J CP K Q Q J KQ Q曾用符號(hào) J CP K 1J 1KQ Q國(guó)標(biāo)符號(hào) CP C1Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換工作過(guò)程：工作過(guò)程： 在CP等于0期間，與非門(mén)3、4及與門(mén)A、D均被封鎖，基本觸發(fā)器（門(mén)1、2）經(jīng)過(guò)門(mén)B、C處于保持狀態(tài)，輸入數(shù)據(jù)J、K不會(huì)被接收。 在CP等于1期間，基本觸發(fā)器可以通過(guò)與J、K無(wú)關(guān)的與門(mén)A、D而處于保持狀態(tài)，此時(shí)J、K數(shù)據(jù)能經(jīng)門(mén)3、4到達(dá)與門(mén)B、C的輸入端，但它無(wú)法進(jìn)入基本觸發(fā)器。如，若觸發(fā)器的原始狀態(tài)為Q=0，那么此時(shí)

5、的門(mén)4被Q=0封鎖，經(jīng)門(mén)3到達(dá)門(mén)B的輸入的輸入數(shù)據(jù)將會(huì)被門(mén)A的“1”輸出封鎖在與或非門(mén)1之外，從而使B門(mén)的輸入不能進(jìn)入基本觸發(fā)器。 當(dāng)CP的負(fù)跳變來(lái)到時(shí)，就會(huì)產(chǎn)生兩方面的情況。首先，CP將關(guān)閉門(mén)A、D，從而破壞了基本觸發(fā)器保持狀態(tài)的條件，使已進(jìn)入與門(mén)B或C的數(shù)據(jù)能進(jìn)入基本觸發(fā)器。隨后，CP的負(fù)沿封鎖了門(mén)3、4，從而把與門(mén)B、C打開(kāi)，又使基本觸發(fā)器通過(guò)門(mén)B、C處于保持狀態(tài)。然而，基本觸發(fā)器能否可靠地翻轉(zhuǎn)，取決于內(nèi)部一些門(mén)的延遲時(shí)間。若電路參數(shù)選得合理，使與門(mén)A、D關(guān)閉較快，使門(mén)3、4關(guān)閉時(shí)間較慢，并且基本觸發(fā)器翻轉(zhuǎn)較快，那么在門(mén)A、D關(guān)閉的同時(shí)，進(jìn)入B、C的輸入數(shù)據(jù)在基本觸發(fā)器翻轉(zhuǎn)穩(wěn)定后，門(mén)3、

6、4輸出信息才消失，這樣，觸發(fā)器才能可靠地接收數(shù)據(jù)。 由于CP正跳變來(lái)到時(shí)，CP要打開(kāi)與門(mén)A、D和與非門(mén)3、4。如果使門(mén)A、D的開(kāi)啟比與非門(mén)3、4的開(kāi)啟快，就能確保CP正跳變來(lái)到時(shí)觸發(fā)器仍處于保持狀態(tài)，否則觸發(fā)器就要接收數(shù)據(jù)。 上圖所示的觸發(fā)器就是利用門(mén)A、D的開(kāi)啟快于門(mén)3、4的開(kāi)啟；門(mén)A、D的關(guān)閉快于門(mén)3、4的關(guān)閉以及基本觸發(fā)器翻轉(zhuǎn)較快來(lái)實(shí)現(xiàn)負(fù)沿觸發(fā)的。Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換3.具有直接置具有直接置0和置和置1端的邊沿端的邊沿JK觸發(fā)器觸發(fā)器 下圖為下降沿觸發(fā)的邊沿JK觸發(fā)器74LS112。置0（ ）置1（ ）端均為低電平有效，異步方式（

7、不受CP的影響）。DRDS異步置位端與門(mén)3、4相連的原因，以置0端為例： 假設(shè)在置0信號(hào)作用期間J=1，若 只和C、D相連而不與門(mén)3相連，則當(dāng)CP負(fù)跳變來(lái)到時(shí)，門(mén)A輸出的負(fù)跳變就一定比門(mén)B輸出的正跳變提前來(lái)到，于是在Q端就會(huì)出現(xiàn)一個(gè)正向的尖峰脈沖信號(hào)。 若用 信號(hào)去封鎖門(mén)3，那么CP的負(fù)跳變就不能到達(dá)門(mén)B，這樣也就消除了尖峰信號(hào)。DRDRDigital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換4.JK觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的T觸發(fā)器和觸發(fā)器和T觸發(fā)器觸發(fā)器T觸發(fā)器：具有保持和翻轉(zhuǎn)功能的觸發(fā)器。T觸發(fā)器：只具有翻轉(zhuǎn)功能的觸發(fā)器。1.JK觸發(fā)器T觸發(fā)器 令JK觸發(fā)器的J=K=

8、T，可得T觸發(fā)器的特性方程為：nnnnnQTQTQKQJQ1（CP脈沖下降沿到來(lái)有效）T觸發(fā)器的邏輯功能為： T=1時(shí)：每輸入一個(gè)時(shí)鐘脈沖CP，觸發(fā)器的狀態(tài)翻轉(zhuǎn)一次； T=0時(shí)：輸入時(shí)鐘脈沖CP時(shí)，觸發(fā)器的狀態(tài)保持不變。T觸發(fā)器的作用：計(jì)數(shù)。1J C11KTQQCPDigital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換2.JK觸發(fā)器T觸發(fā)器 令JK觸發(fā)器的J=K=1，可得T觸發(fā)器的特性方程為：nnQQ1（CP脈沖下降沿到來(lái)有效）T觸發(fā)器是T觸發(fā)器在T=1時(shí)的特例。1J C11K1QQCPDigital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換集成邊

9、沿集成邊沿JK觸發(fā)器觸發(fā)器(a) 74LS112 的引腳圖 16 15 14 13 12 11 10 974LS112 1 2 3 4 5 6 7 8VCC 1RD 2RD 2CP 2K 2J 2SD 2Q1CP 1K 1J 1SD 1Q 1Q 2Q GND(b) CC4027 的引腳圖 16 15 14 13 12 11 10 9CC4027 1 2 3 4 5 6 7 8VDD 2Q 2Q 2CP 2RD 2K 2J 2SD1Q 1Q 1CP 1RD 1K 1J 1SD VSS74LS112為CP下降沿觸發(fā)。CC4027為CP上升沿觸發(fā)，且其異步輸入端RD和SD為高電平有效。Digital

10、 Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換邊沿邊沿D觸發(fā)器觸發(fā)器工作原理工作原理G5 G6G1 G2CPG3 從 G4&Q Q1G7 主 G8&1D1QmQm&（1）CP0時(shí)，門(mén)G7、G8被封鎖，門(mén)G3、G4打開(kāi)，從觸發(fā)器的狀態(tài)取決于主觸發(fā)器Q=Qm、Q=Qm，輸入信號(hào)D不起作用。（2）CP1時(shí)，門(mén)G7、G8打開(kāi)，門(mén)G3、G4被封鎖，從觸發(fā)器狀態(tài)不變，主觸發(fā)器的狀態(tài)跟隨輸入信號(hào)D的變化而變化，即在CP1期間始終都有Qm=D。Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換G5 G6G1 G2CPG3 從 G4&Q Q1G7 主 G8&1D1Q

11、mQm&DQn1下降沿時(shí)刻有效（3）CP下降沿到來(lái)時(shí)，封鎖門(mén)G7、G8，打開(kāi)門(mén)G3、G4，主觸發(fā)器鎖存CP下降時(shí)刻D的值，即Qm=D，隨后將該值送入從觸發(fā)器，使Q=D、Q=D。（4）CP下降沿過(guò)后，主觸發(fā)器鎖存的CP下降沿時(shí)刻D的值被保存下來(lái)，而從觸發(fā)器的狀態(tài)也將保持不變。綜上所述，邊沿D觸發(fā)器的特性方程為： Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換 D CP Q Q DQ Q曾用符號(hào) D CP 1DQ Q國(guó)標(biāo)符號(hào) CP C1邏輯符號(hào)邏輯符號(hào)Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換 14 13 12 11 10 9 8

12、74LS74 1 2 3 4 5 6 7VCC 2RD 2D 2CP 2SD 2Q 2Q1RD 1D 1CP 1SD 1Q 1Q GND 14 13 12 11 10 9 8CC4013 1 2 3 4 5 6 7VCC 2Q 2Q 2CP 2RD 2D 2SD1Q 1Q 1CP 1RD 1D 1SD VSS (a) 74LS74引腳排列圖 (b) CC4013引腳排列圖集成邊沿集成邊沿D觸發(fā)器觸發(fā)器：CC4013的異步輸入端RD和SD為高電平有效。CP上升沿觸發(fā)Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換維持阻塞維持阻塞D觸發(fā)器觸發(fā)器1.電路結(jié)構(gòu)電路結(jié)構(gòu)邏輯

13、圖邏輯符號(hào)Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換2.邏輯功能與觸發(fā)方式邏輯功能與觸發(fā)方式 1）邏輯功能）邏輯功能若輸入D=1在CP=0時(shí)，保持。 因D=1，G6輸入全1，輸出Q6=0，使Q4=1，Q5=1。當(dāng)CP由0躍變到1時(shí)，觸發(fā)器置1。 在CP=1期間，線阻塞了置0通路，故稱其為置0阻塞線。線維持了觸發(fā)器的1狀態(tài)，故稱其為置1維持線。若輸入D=0在CP=0時(shí)，保持。 因D=0，G6輸出Q6=1，這時(shí)，G5輸入全1，輸出Q5=0。當(dāng)CP由0躍變到1時(shí)，觸發(fā)器置0。 在CP=1期間，線維持了觸發(fā)器的0狀態(tài)，故稱其為置0維持線。 線阻塞了置1通路，故稱其為

14、置1阻塞線。 可見(jiàn)，它的邏輯功能和前面討論的同步D觸發(fā)器的相同。因此，其特性表、驅(qū)動(dòng)表和特性方程也相同。Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換2）觸發(fā)方式）觸發(fā)方式邊沿邊沿 維持阻塞D觸發(fā)器是用時(shí)鐘脈沖上升沿觸發(fā)的。因此，又稱為邊沿D觸發(fā)器。 Q n+1=D（CP上升沿到來(lái)有效） 式中的D信號(hào)指CP上升沿到來(lái)前的狀態(tài)。 Q n+1為CP上升沿到來(lái)后的狀態(tài)。Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換具有直接置具有直接置0和置和置1端的維持阻塞端的維持阻塞D觸發(fā)器觸發(fā)器 下圖為上升沿觸發(fā)的維持阻塞D觸發(fā)器74LS74的邏輯

15、圖和邏輯符號(hào)。 ：直接（異步）置0端； ：直接（異步）置1端；均為低電平有效；直接（異步）：指不受CP的影響。DRDSDigital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換D觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的T觸發(fā)器和觸發(fā)器和T觸發(fā)器觸發(fā)器1.D觸發(fā)器T觸發(fā)器nnnQTQTDQ1（CP脈沖上升沿到來(lái)有效）令 D=T Q n2.D觸發(fā)器T觸發(fā)器nnQDQ1（CP脈沖上升沿到來(lái)有效）nQD 令Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換主從觸發(fā)器主從觸發(fā)器1.主從觸發(fā)器與邊沿觸發(fā)器一樣可以克服空翻。主從觸發(fā)器與邊沿觸發(fā)器一樣可以克服空翻。2.結(jié)構(gòu)：主

16、從結(jié)構(gòu)結(jié)構(gòu)：主從結(jié)構(gòu)。內(nèi)部有相對(duì)稱的主觸發(fā)器和從觸發(fā)器。3.觸發(fā)方式：主從式。觸發(fā)方式：主從式。主、從兩個(gè)觸發(fā)器分別工作在CP兩個(gè)不同的時(shí)區(qū)內(nèi)。 總體效果上與邊沿觸發(fā)方式相同。 狀態(tài)更新的時(shí)刻只發(fā)生在CP信號(hào)的上升沿或下降沿。4.優(yōu)點(diǎn)：優(yōu)點(diǎn)：在CP的每個(gè)周期內(nèi)觸發(fā)器的狀態(tài)只可能變化一次，能提高觸發(fā)器的工作可靠性。 主從觸發(fā)器是在同步RS觸發(fā)器的基礎(chǔ)上發(fā)展出來(lái)的。 各種邏輯功能的觸發(fā)器都有主從觸發(fā)方式的觸發(fā)器，即： 主從RS觸發(fā)器、主從JK觸發(fā)器、主從D觸發(fā)器、 主從T觸發(fā)器、主從T觸發(fā)器。Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換主從主從RS觸發(fā)器觸發(fā)器1.

17、電路結(jié)構(gòu)電路結(jié)構(gòu) 由兩個(gè)同步RS觸發(fā)器串聯(lián)組成，上面的為從觸發(fā)器，下面的為主觸發(fā)器。 G9門(mén)的作用是將CP反相，使主、從兩個(gè)觸發(fā)器分別工作在兩個(gè)不同的時(shí)區(qū)內(nèi)。G5 G6G1 G2G7 主觸發(fā)器 G8Qm QmG3 從觸發(fā)器 G4&Q Q&1S R CPCPG9(a) 邏輯電路&（1）接收輸入信號(hào)過(guò)程CP=1期間：主觸發(fā)器控制門(mén)G7、G8打開(kāi)，接收輸入信號(hào)R、S，有： 從觸發(fā)器控制門(mén)G3、G4封鎖，其狀態(tài)保持不變。01RSQRSQnmnm工作原理工作原理Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換G5 G6G1 G2G7 主觸發(fā)器 G8Qm QmG3 從觸發(fā)器

18、G4&Q Q&1S R CPCPG9&（2）輸出信號(hào)過(guò)程CP下降沿到來(lái)時(shí)，主觸發(fā)器控制門(mén)G7、G8封鎖，在CP=1期間接收的內(nèi)容被存儲(chǔ)起來(lái)。同時(shí)，從觸發(fā)器控制門(mén)G3、G4被打開(kāi)，主觸發(fā)器將其接收的內(nèi)容送入從觸發(fā)器，輸出端隨之改變狀態(tài)。在CP=0期間，由于主觸發(fā)器保持狀態(tài)不變，因此受其控制的從觸發(fā)器的狀態(tài)也即Q、 的值當(dāng)然不可能改變。01RSQRSQnnCP下降沿到來(lái)時(shí)有效Q特性方程特性方程Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換 Q Q S RS CP RQ Q(b) 曾用符號(hào) 1S 1RS CP RQ Q(c) 國(guó)標(biāo)符號(hào)CPC1邏輯符號(hào)邏輯符號(hào)電路特點(diǎn)電

19、路特點(diǎn)主從RS觸發(fā)器采用主從控制結(jié)構(gòu)，從根本上解決了輸入信號(hào)直接控制的問(wèn)題，具有CP1期間接收輸入信號(hào)，CP下降沿到來(lái)時(shí)觸發(fā)翻轉(zhuǎn)的特點(diǎn)。但其仍然存在著約束問(wèn)題，即在CP1期間，輸入信號(hào)R和S不能同時(shí)為1。Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換主從主從JK觸發(fā)器觸發(fā)器1.電路結(jié)構(gòu)電路結(jié)構(gòu)G1 G2J K CP G7 主 G8G5 G6 G3 從 G4Q Q1G9Qm Qm&nnKQRQJS 下降沿到來(lái)時(shí)有效CPQKQJQKQQJQRSQnnnnnnn 1代入主從RS觸發(fā)器的特性方程，即可得到主從JK觸發(fā)器的特性方程：將主從JK觸發(fā)器沒(méi)有約束。Digital

20、 Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換J K QnQn+1功能0 0 00 0 101nnQQ1 保持0 1 00 1 10001nQ 置 01 0 01 0 11111nQ 置 11 1 01 1 110nnQQ1 翻轉(zhuǎn)特性表、時(shí)序圖特性表、時(shí)序圖CPJKQDigital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換 Q Q J KJ CP KQ Q曾用符號(hào) 1J 1KJ CP KQ Q國(guó)標(biāo)符號(hào)CPC1電路特點(diǎn)電路特點(diǎn)邏輯符號(hào)邏輯符號(hào)主從JK觸發(fā)器采用主從控制結(jié)構(gòu)，從根本上解決了輸入信號(hào)直接控制的問(wèn)題，具有CP1期間接收輸入信號(hào)，CP下降沿到來(lái)時(shí)觸

21、發(fā)翻轉(zhuǎn)的特點(diǎn)。輸入信號(hào)J、K之間沒(méi)有約束。存在一次變化問(wèn)題。Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換G1 G2J K CP G7 G8G5 G6 G3 G4Q Q1G9RDSD&帶清零端和預(yù)置端的帶清零端和預(yù)置端的主從主從JK觸發(fā)器觸發(fā)器RD=0，直接置001111001SD=0，直接置1G1 G2J K CP G7 G8G5 G6 G3 G4Q Q1G9RDSD&10001111Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換 SDJ CP K RD Q QSD RD J KJ CP KQ Q曾用符號(hào)國(guó)標(biāo)符號(hào)CPRDSD S

22、 1J 1K R Q QC1帶清零端和預(yù)置端的帶清零端和預(yù)置端的主從主從JK觸發(fā)器的邏輯符號(hào)觸發(fā)器的邏輯符號(hào)Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換集成主從集成主從JK觸發(fā)器觸發(fā)器 14 13 12 11 10 9 87472 1 2 3 4 5 6 7VCC SD RD K3 K2 K1 Q(b) 7472 的引腳圖(a) 74LS76 的引腳圖 16 15 14 13 12 11 10 974LS76 1 2 3 4 5 6 7 81K 1Q 1Q GND 2K 2Q 2Q 2J1CP 1SD 1RD 1J VCC2CP 2SD 2RDNC CP J1

23、 J2 J3 Q GND321KKKK 321JJJJ 低電平有效低電平有效CP下降沿觸發(fā)Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換 1J 2K S RSD J1 J2 J3 CP K1 K2 K3 RDQ QCP&與輸入主從與輸入主從JK觸發(fā)器的邏輯符號(hào)觸發(fā)器的邏輯符號(hào) 主從JK觸發(fā)器功能完善，并且輸入信號(hào)J、K之間沒(méi)有約束。但主從JK觸發(fā)器還存在著一次變化問(wèn)題，即主從JK觸發(fā)器中的主觸發(fā)器，在CP1期間其狀態(tài)能且只能變化一次，這種變化可以是J、K變化引起，也可以是干擾脈沖引起，因此其抗干擾能力尚需進(jìn)一步提高。Digital Logic Circuit第13講 邊沿觸發(fā)器及觸發(fā)器功能變換總結(jié)：觸發(fā)器的兩要素總結(jié)：觸發(fā)器的兩要素一、邏輯功能一、邏輯功能 1.描述方法：描述方法：邏輯符號(hào)、特性表、驅(qū)動(dòng)表、特性方程 1）邏輯符號(hào)）邏輯符號(hào) “”：表示邊沿觸發(fā)輸入。 小圓圈：表示下降沿有效觸發(fā)。 無(wú)小圓圈：表示上升沿有效觸發(fā)。 “”：表示主從觸發(fā)輸出。D