微處理器80x86存儲(chǔ)器

1、第第6 6章章 存儲(chǔ)器存儲(chǔ)器第6章 存儲(chǔ)器6.1 半導(dǎo)體存儲(chǔ)器6.2 隨機(jī)存儲(chǔ)器RAM6.3 只讀存儲(chǔ)器6.4 存儲(chǔ)器與系統(tǒng)的連接第第6 6章章 存儲(chǔ)器存儲(chǔ)器內(nèi)存：是內(nèi)部存儲(chǔ)器的簡(jiǎn)稱，又稱主存。內(nèi)存直接與CPU相連接，是計(jì)算機(jī)的組成部分。外存：即外部存儲(chǔ)器，也稱輔存。外存不直接與CPU相連接，而是通過I/O接口與CPU連接，其主要特點(diǎn)是容量大。6.1 半導(dǎo)體存儲(chǔ)器第第6 6章章 存儲(chǔ)器存儲(chǔ)器 6.1.1 半導(dǎo)體存儲(chǔ)器的分類按存儲(chǔ)信息的特性可分為： 隨機(jī)存儲(chǔ)器（Random Access Memory） 只讀存儲(chǔ)器（Read Only Memory）按制造工藝主要可分為： NMOS、CMOS、T

2、TL、ECL、砷化鎵等。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器1RAM特點(diǎn)： RAM的讀寫次數(shù)無限。 如果斷開RAM的電源，其內(nèi)容將全部丟失。分類 ： 靜態(tài)RAM（SRAM，Static RAM） 動(dòng)態(tài)RAM（DRAM，Dynamic RAM） 第第6 6章章 存儲(chǔ)器存儲(chǔ)器 2. ROM 掩膜ROM：掩膜ROM簡(jiǎn)稱ROM，是由芯片制造的最后一道掩模工藝來控制寫入信息。 PROM（Programmable ROM）：可由用戶一次性寫入的ROM，如型熔絲PROM 。 EPROM（Erasable Programmable ROM）：可擦除的可編程只讀存儲(chǔ)器。如紫外線擦除型的可編程只讀存儲(chǔ)器。 E2PROM

3、(Electrically Erasable Programmable ROM)：也稱為EEPROM，是可以電擦除的可編程只讀存儲(chǔ)器。 閃速存儲(chǔ)器（Flash Memory）：閃速存儲(chǔ)器是新型非易失性存儲(chǔ)器，在系統(tǒng)電可重寫。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器6.1.2 半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)容量 存儲(chǔ)容量是表示存儲(chǔ)器大小的指標(biāo)，通常以存儲(chǔ)器單元數(shù)與存儲(chǔ)器字長(zhǎng)之積表示。每個(gè)存儲(chǔ)器單元可存儲(chǔ)若干個(gè)二進(jìn)制位，二進(jìn)制位的長(zhǎng)度稱為存儲(chǔ)器字長(zhǎng)。存儲(chǔ)器字長(zhǎng)一般與數(shù)據(jù)線的位數(shù)相等。每個(gè)存儲(chǔ)器單元具有唯一的地址。因此，通常存儲(chǔ)容量越大，地址線的位數(shù)越多。2.最大存取時(shí)間 從接收地址碼、地址譯碼、選中存儲(chǔ)單元

4、，到該單元讀/寫操作完成所需要的總時(shí)間被稱為存取時(shí)間。存儲(chǔ)器的存取時(shí)間越短，工作速度就越快，價(jià)格也越高。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器3.功耗 存儲(chǔ)器被加上的電壓與流入的電流之積是存儲(chǔ)器的功耗。存儲(chǔ)器的功耗又分為操作功耗和維持功耗（或備用功耗）。前者是存儲(chǔ)器被選中進(jìn)行某個(gè)單元的讀/寫操作時(shí)的功耗，后者是存儲(chǔ)器未被選中時(shí)的功耗。 4.可靠性 可靠性一般是指存儲(chǔ)器對(duì)溫度、電磁場(chǎng)等環(huán)境變化的抵抗能力和工作壽命。半導(dǎo)體存儲(chǔ)器由于采用大規(guī)模集成電路工藝，具有較高的可靠性。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器6.2 隨機(jī)存儲(chǔ)器RAM6.2.1 基本結(jié)構(gòu) 1.RAM芯片內(nèi)部結(jié)構(gòu) 半導(dǎo)體存儲(chǔ)器由地址譯碼、存儲(chǔ)矩陣、

5、讀寫控制邏輯、三態(tài)雙向緩沖器等部分組成。第第6 6章章 存儲(chǔ)器存儲(chǔ)器 2.SRAM基本存儲(chǔ)電路 SRAM的基本存儲(chǔ)電路是一個(gè)雙穩(wěn)態(tài)觸發(fā)器，可以存儲(chǔ)一位二進(jìn)制數(shù)據(jù)。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器 3.單管DRAM基本存儲(chǔ)電路 信息存放在電容Cs中，Ts是選通開關(guān)。當(dāng)Cs中充有電荷時(shí)表示信息“1”，當(dāng)Cs中沒有電荷時(shí)表示信息“0”。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器6.2.2 典型SRAM芯片 1. IDT6116 2K8bit的CMOS工藝的靜態(tài)RAM. (1)最大存取時(shí)間：早期的6116速度較低，近幾年的產(chǎn)品性能有所提高。例如IDT6116SA15/20/25/35/45的讀、寫時(shí)間分別為15、2

6、0、25、35、45ns。 (2)功耗： 操作時(shí)ICC為80-150mA 全待用模式（Full standby power mode）時(shí)ICC為2mA第第6 6章章 存儲(chǔ)器存儲(chǔ)器第第6 6章章 存儲(chǔ)器存儲(chǔ)器2HM62256 32K*8bit的靜態(tài)RAM； 0.8um工藝CMOS工藝； 高速、低功耗。最大存取速度分45、55、70、85ns等幾檔； 單一的5V電源，備用狀態(tài)功耗1uW，操作時(shí)25mW； 全靜態(tài)，無需時(shí)鐘或選通信號(hào)； 雙向I/O端口，三態(tài)輸出，與TTL兼容。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器與其同一系列的還有: 6264容量為8K8bit 62128容量為16K8bit 62512容量

7、為64K8bit 621400容量為4M1bit 628511容量為512k8bit 6216255容量為256K16bit 它們的控制信號(hào)基本相同。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器6.2.3 典型DRAM芯片 DRAM由于集成度高、功耗低、價(jià)格低，得到廣泛的應(yīng)用。DRAM的發(fā)展很快，單片容量越來越大。DRAM容量（bits）結(jié)構(gòu)216464K64K121256256K256K121464256K64K44210001M1M14242561M2564441004M4M1444004M1M4441604M2561641680016M8M241640016M4M441616016M1M16第第6 6

8、章章 存儲(chǔ)器存儲(chǔ)器1. 2164 (64K1bit) INTEL公司的早期產(chǎn)品，IBM 公司的PC機(jī)使用該芯片作為其內(nèi)存。第第6 6章章 存儲(chǔ)器存儲(chǔ)器主要特征：存取時(shí)間150-200ns操作時(shí)的功耗275mW，備用時(shí)7.5mW5V單一電源每次同時(shí)刷新512個(gè)存儲(chǔ)單元（5121bit）,刷新128次可將全部單元刷新一遍。刷新周期2ms引腳：地址線 A0-A7數(shù)據(jù)線 DIN、DOUT控制線 =0，寫操作； =1，讀操作） (行地址選通) (列地址選通)電源、地WEWECASRAS第第6 6章章 存儲(chǔ)器存儲(chǔ)器讀/寫操作： 先由 信號(hào)將地址線輸入的8位行地址（例如A0-A7）鎖存到內(nèi)部行地址寄存器，再

9、由 信號(hào)將地址線輸入的8位列地址（例如A8-A15）鎖存到內(nèi)部列地址寄存器，選中一個(gè)存儲(chǔ)單元，由 決定讀或?qū)懖僮鳌?由于動(dòng)態(tài)存儲(chǔ)器讀出時(shí)須預(yù)充電，因此每次讀寫操作均可進(jìn)行一次刷新，刷新四個(gè)矩陣中的1284 bit=512 bit 。 CASRASWE第第6 6章章 存儲(chǔ)器存儲(chǔ)器刷新操作： 當(dāng)芯片的 為低，行地址由A0-A6送入，這時(shí)動(dòng)態(tài)存儲(chǔ)器對(duì)四個(gè)矩陣中的1284 bit同時(shí)刷新。 例：IBM PC計(jì)算機(jī)中，定時(shí)器8253通道1每15s向DMA控制器通道3發(fā)出請(qǐng)求，由該控制器送出刷新地址，進(jìn)行一次刷新操作。完成全部的刷新操作的時(shí)間為12815s。 RAS第第6 6章章 存儲(chǔ)器存儲(chǔ)器241425

10、6 （5125124 ）第第6 6章章 存儲(chǔ)器存儲(chǔ)器6.3 只讀存儲(chǔ)器 典型芯片典型芯片: :NMOS工藝：2716、2732等 HMOS工藝：2764、27128、27256、27512等 CMOS工藝：27C128、27C256、27C512等第第6 6章章 存儲(chǔ)器存儲(chǔ)器6.3.1 EPROM 2764內(nèi)部結(jié)構(gòu)第第6 6章章 存儲(chǔ)器存儲(chǔ)器2764的工作模式A9VPPVCCO0-O7讀LLHXVCCVCC數(shù)據(jù)輸出輸出禁止LHHXVCCVCC高阻備用模式HXXXVCCVCC高阻編程禁止HXXXVPPVCC高阻編程模式LHLXVPPVCC數(shù)據(jù)輸入INTEL編程LHLXVPPVCC數(shù)據(jù)輸入校驗(yàn)LL

11、HXVPPVCC數(shù)據(jù)輸出INTEL標(biāo)識(shí)符LLHVIDVCCVCC標(biāo)識(shí)符輸出27系列的其它芯片如27128、27256、27512等，見教材OEPGMCE第第6 6章章 存儲(chǔ)器存儲(chǔ)器6.3.2 E2PROM 1.典型E2PROM芯片AT28C64 第第6 6章章 存儲(chǔ)器存儲(chǔ)器28C64的讀操作：RDY/( )：準(zhǔn)備好/忙 、 、 、A0-A12、I/O0-I/O7、VCC、GND、NC字節(jié)寫：28C64的讀操作類似于SRAM，完成字節(jié)寫所需要的時(shí)間小于1ms，快速的AT28C64E系列，完成字節(jié)寫所需要的時(shí)間小于200s。寫操作分成擦除和寫入兩個(gè)步驟，它們是芯片內(nèi)部自動(dòng)實(shí)現(xiàn)的。OEWECEBUS

12、Y第第6 6章章 存儲(chǔ)器存儲(chǔ)器數(shù)據(jù)輪詢(DATA POLLING): 28C64利用數(shù)據(jù)輪詢特性來監(jiān)視器件在寫周期中的工作狀態(tài)。在寫入周期中，可以通過對(duì)I/O7信號(hào)不斷讀出、比較操作以判斷寫入數(shù)據(jù)是否結(jié)束（寫入周期中，讀出的I/O7數(shù)據(jù)總是與寫入I/O7的數(shù)據(jù)相反）。只有當(dāng)寫入周期完成，其輸出的數(shù)據(jù)才是真正寫入的數(shù)據(jù)。 全片清除(CHIP CLEAR): 將存儲(chǔ)器內(nèi)的全部存儲(chǔ)單元中的每一位置為“1”就是全片清除操作。方法是使 為低、 為12V，在 端加上10ms低脈沖。OEWECE第第6 6章章 存儲(chǔ)器存儲(chǔ)器6.3.3 Flash Memory典型閃速存儲(chǔ)器芯片TMS29F040： 512K*

13、8bit； 8個(gè)獨(dú)立區(qū)段，每區(qū)段64K字節(jié)； 可編程/擦除10萬次； 片內(nèi)的狀態(tài)機(jī)控制器件的編程與擦除； 第第6 6章章 存儲(chǔ)器存儲(chǔ)器內(nèi)部結(jié)構(gòu)圖內(nèi)部結(jié)構(gòu)圖內(nèi)部結(jié)構(gòu)第第6 6章章 存儲(chǔ)器存儲(chǔ)器引腳圖第第6 6章章 存儲(chǔ)器存儲(chǔ)器1. 引腳說明：A0-A18：地址輸入，其中A18、A17、A16選擇區(qū)段。DQ0-DQ7：輸入（編程）/輸出 ：芯片使能 ：輸出使能 ：寫使能VCC：5V電源VSS：地GWE第第6 6章章 存儲(chǔ)器存儲(chǔ)器2.操作命令 通過使用標(biāo)準(zhǔn)的微處理器寫操作時(shí)序把JEDEC標(biāo)準(zhǔn)命令寫入命令寄存器，以選擇器件的工作方式。 在初始上電操作時(shí)，器件缺省方式為讀方式。 第第6 6章章 存儲(chǔ)器存

14、儲(chǔ)器第第6 6章章 存儲(chǔ)器存儲(chǔ)器1）讀/復(fù)位命令 把表中兩種讀/復(fù)位命令序列的任何一個(gè)寫入命令寄存器，可以激活讀或復(fù)位方式。芯片保持在此方式直至其它有效命令序列之一輸入到命令寄存器為止。 在讀方式下，存儲(chǔ)器內(nèi)的數(shù)據(jù)可用標(biāo)準(zhǔn)的微處理器讀周期時(shí)序讀出，與普通的ROM一樣。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器2 2）字節(jié)編程命令）字節(jié)編程命令 字節(jié)編程是由四個(gè)總線寫周期構(gòu)成的命令序列。前三個(gè)總線周期把器件置于編程建立狀態(tài)。第四個(gè)總線周期把要編程的單元地址和數(shù)據(jù)裝入器件。 嵌入式字節(jié)編程（embedded byte-programming）功能自動(dòng)提供編程所需的電壓和時(shí)序并校驗(yàn)單元界限。 字節(jié)編程操作需要較

15、長(zhǎng)的時(shí)間，字節(jié)編程操作周期最小值為16s。在編程操作期間內(nèi)寫入的任何其它命令均被忽略。第第6 6章章 存儲(chǔ)器存儲(chǔ)器3）芯片擦除命令 芯片擦除是六總線周期的命令序列。前三個(gè)總線周期把器件置為擦除建立狀態(tài)。接著的兩個(gè)總線周期開啟擦除方式。第六個(gè)總線周期裝載芯片擦除命令。 芯片擦除操作周期時(shí)間典型值為14s，最大120s。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器4）區(qū)段擦除命令 區(qū)段擦除是六總線周期的命令序列。 前三個(gè)總線周期把器件置為擦除建立狀態(tài)。接著的兩個(gè)總線周期開啟擦除方式。 第六個(gè)總線周期裝載區(qū)段擦除命令以及要擦除的區(qū)段地址，區(qū)段地址僅與A18A17A16有關(guān)，與A15-A0無關(guān)。 區(qū)段擦除操作周期時(shí)

16、間典型值為2s，最大30s。第第6 6章章 存儲(chǔ)器存儲(chǔ)器3.操作狀態(tài)查詢 1）數(shù)據(jù)輪詢位DQ7 在字節(jié)編程操作期間保持地址不變，從同一單元讀出的最高位是被編程的數(shù)據(jù)DQ7的反( )。當(dāng)字節(jié)編程操作完成后，從該單元讀出的最高位是被編程的DQ7數(shù)據(jù)本身。因此，數(shù)據(jù)位從 變?yōu)镈Q7指示了字節(jié)編程操作操作的結(jié)束 。 在擦除操作期間內(nèi)，在被擦除區(qū)段內(nèi)進(jìn)行數(shù)據(jù)輪詢，讀出的最高位DQ7將為0。擦除操作完成后，讀出的最高位DQ7將為1。因此，可根據(jù)DQ7從0變?yōu)?來判斷擦除操作的結(jié)束。 7DQ7DQ第第6 6章章 存儲(chǔ)器存儲(chǔ)器2）跳轉(zhuǎn)位DQ6 在進(jìn)行編程或擦除操作期間，跳轉(zhuǎn)位DQ6在1和0之間跳轉(zhuǎn)。當(dāng)對(duì)同一地

17、址兩次連續(xù)的讀，發(fā)現(xiàn)跳轉(zhuǎn)位DQ6停止跳轉(zhuǎn)時(shí)，表示操作完成。第第6 6章章 存儲(chǔ)器存儲(chǔ)器6.4 存儲(chǔ)器與系統(tǒng)的連接 存儲(chǔ)器與系統(tǒng)之間的連接主要包括：數(shù)據(jù)線的連接，地址線的連接及控制信號(hào)的連接?？刂菩盘?hào)一般包括讀、寫、片選等信號(hào)。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器 【例題例題6.16.1】 某8088系統(tǒng)（最大組態(tài)）的存儲(chǔ)器系統(tǒng)如圖所示，圖中8088 CPU芯片上的地址、數(shù)據(jù)信號(hào)線經(jīng)鎖存、驅(qū)動(dòng)后成為地址總線A19A0、數(shù)據(jù)總線D7D0。U0、U1是兩片EPROM，型號(hào)為27128。U2、U3是兩片RAM，型號(hào)為62256。兩片譯碼器74HC138擔(dān)任片選譯碼。 1存儲(chǔ)器系統(tǒng)設(shè)計(jì)舉例第第6 6章章 存儲(chǔ)

18、器存儲(chǔ)器第第6 6章章 存儲(chǔ)器存儲(chǔ)器 分析分析數(shù)據(jù)線的連接、地址線的連接、控制信號(hào)的連接數(shù)據(jù)線的連接、地址線的連接、控制信號(hào)的連接 分析分析U0、U1、U2、U3的地址范圍的地址范圍第第6 6章章 存儲(chǔ)器存儲(chǔ)器分析：RAM選62512，容量為64KB，共需4片，片內(nèi)的地址線為A15A0。EEPROM選用28C256，容量為32KB，只需一片。 為低時(shí)選中存儲(chǔ)器。 RAM區(qū)的首地址為40000H，高4位地址線即片外的地址線A19A16=0100。 EEPROM的片選信號(hào)在A19A15=11111時(shí)被選中?！纠}例題6.26.2】試在8088系統(tǒng)（最小組態(tài)）中設(shè)計(jì)256KB RAM、32KB EE

19、PROM。RAM區(qū)的首地址為40000H，EEPROM區(qū)的首地址為F8000H。MIO/第第6 6章章 存儲(chǔ)器存儲(chǔ)器第第6 6章章 存儲(chǔ)器存儲(chǔ)器第第6 6章章 存儲(chǔ)器存儲(chǔ)器2片選信號(hào)的產(chǎn)生 有三種片選控制的方法：全譯碼：片選信號(hào)由地址線中所有不在存儲(chǔ)器上的地址線譯碼產(chǎn)生，這種方法存儲(chǔ)器芯片中的每一個(gè)單元的地址將是唯一的。 部分譯碼：片選信號(hào)不是由地址線中所有不在存儲(chǔ)器上的地址線譯碼產(chǎn)生，而是有部分高位地址線被送入譯碼電路產(chǎn)生片選信號(hào)。 線選：以不在存儲(chǔ)器上的高位地址線直接作為存儲(chǔ)器芯片的片選信號(hào)。使用線選法的好處是譯碼電路簡(jiǎn)單，但線選不僅導(dǎo)致一個(gè)存儲(chǔ)單元有多個(gè)地址，還有可能一個(gè)地址同時(shí)選中多個(gè)

20、單元，這會(huì)引起數(shù)據(jù)總線的沖突。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器6.4.2 16位微機(jī)系統(tǒng)中存儲(chǔ)器與系統(tǒng)的連接 116位存儲(chǔ) 標(biāo)準(zhǔn)的16位存儲(chǔ)體，每個(gè)存儲(chǔ)單元為16位，數(shù)據(jù)總線16位，每次存儲(chǔ)器操作都是16位。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器28位存儲(chǔ)體 這種16位微機(jī)的數(shù)據(jù)總線為16位，但存儲(chǔ)器體系是8位存儲(chǔ)體，即每個(gè)地址確定的存儲(chǔ)單元為8位，存儲(chǔ)器操作可能是8位的也可能是16位的。8086系統(tǒng)就是這樣的結(jié)構(gòu)，下面以8086系統(tǒng)為例介紹其原理。 第第6 6章章 存儲(chǔ)器存儲(chǔ)器(1) 奇、偶存儲(chǔ)體 8086 CPU有20位地址線，可直接尋址1M字節(jié)的存儲(chǔ)器地址空間。當(dāng)把存儲(chǔ)器看作字節(jié)序列時(shí)，每個(gè)字節(jié)單

21、元地址相連，即每個(gè)地址對(duì)應(yīng)一個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元為一個(gè)字節(jié)。當(dāng)把存儲(chǔ)器看作字序列時(shí)，每個(gè)字單元地址不相連，每個(gè)字包括地址相連的兩個(gè)字節(jié)。而8086 CPU的數(shù)據(jù)總線是16位的，需要設(shè)計(jì)一種合理的存儲(chǔ)體結(jié)構(gòu)，既能適合做8位的存儲(chǔ)器操作（字節(jié)訪問），又能適合做16位的存儲(chǔ)器操作（字訪問）。第第6 6章章 存儲(chǔ)器存儲(chǔ)器 8086系統(tǒng)將1M地址空間分成兩個(gè)512K地址空間，一半是偶數(shù)地址另一半是奇數(shù)地址，相應(yīng)的存儲(chǔ)體稱為偶存儲(chǔ)體和奇存儲(chǔ)體。偶存儲(chǔ)體和奇存儲(chǔ)體的地址線都是19位。將數(shù)據(jù)總線的低8位D7D0與偶存儲(chǔ)體相連，高8位D15D8與奇存儲(chǔ)體相連。地址總線的A19A1與這兩個(gè)存儲(chǔ)體的19條地址線A18A0相連。用CPU的A0作偶存儲(chǔ)體的選中信號(hào)， 作奇存儲(chǔ)體的選中信號(hào)。 BHE第第6 6章章 存儲(chǔ)