第8章 邏輯門電路

1、第第8 8章章邏輯門電路邏輯門電路1 1邏輯門電路邏輯門電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡(jiǎn)稱門電路。2 2第第8 8章章分立元件門電路分立元件門電路集成電路集成電路3 3第第8 8章章門電路門電路 TTL 即即 Transistor-Transistor Logic CMOS 即即 Complementary Metal-Oxide-Semiconductor 按功能特點(diǎn)不同分按功能特點(diǎn)不同分 普通門普通門( (推拉式輸出推拉式輸出) ) CMOS傳輸門傳輸門 輸出輸出開路門開路門 三態(tài)門三態(tài)門 門電路門電路 (Gate Circuit) 指用以實(shí)現(xiàn)基本邏輯關(guān)系和指用以實(shí)現(xiàn)基本邏輯

2、關(guān)系和常用復(fù)合邏輯關(guān)系的電子電路。常用復(fù)合邏輯關(guān)系的電子電路。是構(gòu)成數(shù)字電路的基本單元之一是構(gòu)成數(shù)字電路的基本單元之一按邏輯功能不同分按邏輯功能不同分 與門與門 或門或門 非門非門 異或門異或門 與非門與非門 或非門或非門 與或非門與或非門 按電路結(jié)構(gòu)不同分按電路結(jié)構(gòu)不同分 TTL 集成門電路集成門電路 CMOS 集成門電路集成門電路 輸入端和輸出端都用輸入端和輸出端都用三極管的邏輯門電路。三極管的邏輯門電路。 用互補(bǔ)對(duì)稱用互補(bǔ)對(duì)稱 MOS 管構(gòu)成的邏輯門電路。管構(gòu)成的邏輯門電路。 高電平和低電平的含義高電平和低電平的含義 4 4第第8 8章章高電平和低電平為某高電平和低電平為某規(guī)定范圍規(guī)定范

3、圍的電位值，而非一固定值。的電位值，而非一固定值。 高電平信號(hào)是多大的信號(hào)？低高電平信號(hào)是多大的信號(hào)？低電平信號(hào)又是多大的信號(hào)？電平信號(hào)又是多大的信號(hào)？10高電平高電平低電平低電平01高電平高電平低電平低電平正邏輯體制正邏輯體制負(fù)邏輯體制負(fù)邏輯體制由門電路種類等決定由門電路種類等決定 5 5第第8 8章章1.1.三極管的開關(guān)特性三極管的開關(guān)特性8.1 TTL集成邏輯門電路8.1.1 TTL與非門電路 iB 愈大于愈大于 IB(Sat) ， 則飽和愈深。則飽和愈深。 由于由于UCE(Sat) 0，因此飽和后，因此飽和后 iC 基本上為恒值，基本上為恒值， iC IC(Sat) =CCCCCE(s

4、at)CCRVRUV CCCC(sat)B(sat)RVII 截止條件截止條件 飽和條件飽和條件 uBE UthiB IB(Sat) 可靠截止條件為可靠截止條件為uBE 0 6 6第第8 8章章Q2ui iB e Rb biC (mA) 直流負(fù)載線 VCC Rc 0+VCCiC uo工作原理電路輸出特性曲線80A60A40A20AiB=00 UCES VCC uCE(V) 0 0.5 uBE(V)輸入特性曲線iB(A)Q1Q Rc cRbRc+VCCbce截止?fàn)顟B(tài)飽和狀態(tài)iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCbce0.7V0.3V飽和區(qū)截止區(qū)放大

5、區(qū)7 7第第8 8章章10kui iB eRb b+VCC=+5ViC uo Rc1k c=40ui=0.3V時(shí)，因?yàn)閡BE0.5V，iB=0，三極管工作在截止?fàn)顟B(tài)，ic=0。因?yàn)閕c=0，所以輸出電壓：ui=1V時(shí)，三極管導(dǎo)通，基極電流：因?yàn)?iBIBS，三極管工作在飽和狀態(tài)。輸出電壓：uoUCES0.3V8 8第第8 8章章BAY多輸入端多輸入端2.2.典型電路典型電路TTLTTL集成集成與非門與非門9 9第第8 8章章輸入信號(hào)不全為1：如uA=0.3V， uB=3.6V R4100T4 A BR13kT3T2T1Y+VCC(+5V)T5R2750R3360R53k0.7V0.7V+-3.

6、6V0.3V1V則uB1=0.3+0.7=1V，T2、T5截止，T3、T4導(dǎo)通忽略iB3，輸出端的電位為：輸出Y為高電平。uY50.70.73.6V1010第第8 8章章T4ABR13kT3T2T1YR4100+VCC(+5V)T5R2750 R3360 R53k0.7V0.7V+-+-0.3V+-0.3V3.6V3.6V輸入信號(hào)全為1：如uA=uB=3.6V2.1V則uB1=2.1V，T2、T5導(dǎo)通，T3、T4截止輸出端的電位為： uY=UCES0.3V輸出Y為低電平。1111第第8 8章章BAYuA uBuY0.3V 0.3V0.3V 3.6V3.6V 0.3V3.6V 3.6V3.6V3

7、.6V3.6V0.3VA BY0 00 11 01 11110功能表功能表真值表真值表邏輯表達(dá)式邏輯表達(dá)式1212第第8 8章章電壓傳輸特性測(cè)試電路電壓傳輸特性測(cè)試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門與非門電壓傳輸特性曲線電壓傳輸特性曲線輸出電壓隨輸入電壓變化的特性輸出電壓隨輸入電壓變化的特性 uI 較小時(shí)工作于較小時(shí)工作于AB 段，段，這時(shí)這時(shí) V2、V5 截止，截止，V3、V4 導(dǎo)通，輸出恒為高電平，導(dǎo)通，輸出恒為高電平，UOH 3.6V，稱與非門工，稱與非門工作在截止區(qū)或處于關(guān)門狀作在截止區(qū)或處于關(guān)門狀態(tài)。態(tài)。 uI 較大時(shí)工

8、作于較大時(shí)工作于 BC 段，這時(shí)段，這時(shí) V2、V5 工作于工作于放大區(qū)，放大區(qū)， uI 的微小增大的微小增大引起引起 uO 急劇下降，稱與急劇下降，稱與非門工作在轉(zhuǎn)折區(qū)。非門工作在轉(zhuǎn)折區(qū)。 uI 很大時(shí)工作于很大時(shí)工作于 CD 段，段，這時(shí)這時(shí) V2、V5 飽和，輸出恒為飽和，輸出恒為低電平，低電平，UOL 0.3V，稱與非，稱與非門工作在飽和區(qū)或處于開門狀門工作在飽和區(qū)或處于開門狀態(tài)。態(tài)。 電壓傳輸特性測(cè)試電路電壓傳輸特性測(cè)試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門與非門電壓傳輸特性曲線電壓傳輸特性曲線飽和區(qū)：與非門飽和區(qū)：與非門處

9、于開門狀態(tài)。處于開門狀態(tài)。 截止區(qū)：與非門截止區(qū)：與非門處于關(guān)門狀態(tài)。處于關(guān)門狀態(tài)。 轉(zhuǎn)折區(qū)轉(zhuǎn)折區(qū) 3.TTL3.TTL的電壓傳輸特性的電壓傳輸特性E線性區(qū)線性區(qū)1313第第8 8章章下面介紹與下面介紹與電壓傳輸特電壓傳輸特性有關(guān)的主要參數(shù)：性有關(guān)的主要參數(shù)：有關(guān)參數(shù)有關(guān)參數(shù) 0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL電壓傳輸特性曲線電壓傳輸特性曲線標(biāo)準(zhǔn)高電平標(biāo)準(zhǔn)高電平 USH 當(dāng)當(dāng) uO USH 時(shí)，則認(rèn)為輸出高時(shí)，則認(rèn)為輸出高電平，通常取電平，通常取 USH = 3 V。 標(biāo)準(zhǔn)低電平標(biāo)準(zhǔn)低電平 USL當(dāng)當(dāng) uO USL 時(shí)，則認(rèn)為輸出低時(shí)，則認(rèn)為輸出低

10、電平，通常取電平，通常取 USL = 0.3 V。 關(guān)門電平關(guān)門電平 UOFF保證輸出保證輸出不小于不小于標(biāo)準(zhǔn)高電平標(biāo)準(zhǔn)高電平USH 時(shí)時(shí),允許的輸入低電平的最大值。允許的輸入低電平的最大值。開門電平開門電平 UON保證輸出保證輸出不高于不高于標(biāo)準(zhǔn)低電平標(biāo)準(zhǔn)低電平USL 時(shí)時(shí),允許的輸入高電平的最小值。允許的輸入高電平的最小值。閾值電壓閾值電壓 UTH轉(zhuǎn)折區(qū)中點(diǎn)對(duì)應(yīng)的輸入電壓，轉(zhuǎn)折區(qū)中點(diǎn)對(duì)應(yīng)的輸入電壓，又稱門檻電平。又稱門檻電平。USH = 3VUSL = 0.3VUOFFUONUTH近似分析時(shí)認(rèn)為：近似分析時(shí)認(rèn)為：uI UTH，則與非門開通，則與非門開通， 輸出低電平輸出低電平UOL；uI

11、UTH，則與非門關(guān)閉，則與非門關(guān)閉， 輸出高電平輸出高電平UOH。E其轉(zhuǎn)折區(qū)對(duì)應(yīng)的輸入電壓叫閾值電壓，記為UTH1414第第8 8章章（1 1）閾值電壓）閾值電壓（2 2）噪聲容限）噪聲容限1515第第8 8章章 在保證高、低電平基本不變（或者說變化的大小不超過允許限度）的條件下，輸入電平的允許波動(dòng)范圍，稱為輸入端噪聲容限。它表示門電路的抗干擾能力。 輸入為高電平時(shí)的噪聲容限： VNH=VOH(min)-VIH(min) 輸入為低電平時(shí)的噪聲容限： VNL=VIL(max)-VOL(max)1616第第8 8章章輸入負(fù)載特性測(cè)試電路輸入負(fù)載特性測(cè)試電路 輸入負(fù)載特性輸入負(fù)載特性曲線曲線0uI

12、/VR1/k UOFF1.1FNROFFRON5. 5. 輸入負(fù)載特性輸入負(fù)載特性 ROFF 稱關(guān)門電阻。稱關(guān)門電阻。RI RON 時(shí)，相應(yīng)輸入端相當(dāng)時(shí)，相應(yīng)輸入端相當(dāng)于輸入高電平。對(duì)于輸入高電平。對(duì) STTL 系列，系列，RON 2.1 k 。RONROFFUOFF1717第第8 8章章由于UGS越大， TN管的導(dǎo)通電阻RON就越小，U0=U0L時(shí):所以：在同樣的IOL值下， VDD越高， 使TN管導(dǎo)通時(shí)的UGS就越大，其RON就越小，UOL也就越低。+VDDTNTPUIHUOLIOLRLIOL從負(fù)載電路注入TN管。TN管導(dǎo)通，TP管截止，VDD=5V10V15VUOLO OIOL 6. 6

13、. 輸出特性輸出特性 1.1.輸出為低電平時(shí)輸出為低電平時(shí)（U0 = U0L0.4V)1818第第8 8章章由于UGS越負(fù)， TP管的導(dǎo)通電阻RON就越小，U0=U0H時(shí)：所以：在同樣的IOH值下， VDD越高， 使TP管導(dǎo)通時(shí)的UGS就越負(fù)，其RON就越小，VOH也就越高。TNTP+VDDUILUOHIOHRLIOH從TP管流向負(fù)載電路。TP管導(dǎo)通，TN管截止，UOHO OIOHVDDVDD=5V10V15V2.2.輸出端為高電平時(shí)輸出端為高電平時(shí) (U0 = UOH 2.4v)1919第第8 8章章（負(fù)載門）（驅(qū)動(dòng)門）ILOLOLIIN（負(fù)載門）（驅(qū)動(dòng)門）IHOMOHIIN7 7、扇出系數(shù)

14、、扇出系數(shù)： 扇出系數(shù)是門電路可以驅(qū)動(dòng)同類門電路的最大數(shù)目。 灌電流工作情況：在輸出為低電平的情況下，扇出數(shù):拉電流工作情況：在輸出為高電平時(shí)的扇出數(shù): :1.集電極開路門（OC門：【OPEN COLLECTOR 】）2020第第8 8章章1.1.定義定義 集電極開路是指TTL與非門電路的推拉式輸出級(jí)中，刪去電壓跟隨器。2.2. 電路結(jié)構(gòu)及邏輯符號(hào)電路結(jié)構(gòu)及邏輯符號(hào) 8.1.2 其他類型TTL門電路3.3.OCOC門用途門用途 OC門最顯著的特點(diǎn)就是：可以線與線與。CDABY2121第第8 8章章v所謂“線線與與”，就是將多個(gè)OC門的輸出端并聯(lián)（即各輸出端用一根導(dǎo)線直接連接起來）以實(shí)現(xiàn)與邏輯與

15、邏輯的功能（如右圖所示）線與&CDY&ABRL+VCC2222第第8 8章章 作為驅(qū)動(dòng) 例例 下圖為用下圖為用 OC 門驅(qū)動(dòng)發(fā)光二極管門驅(qū)動(dòng)發(fā)光二極管 LED 的顯示電路。的顯示電路。 已知已知 LED 的正向?qū)▔航档恼驅(qū)▔航?UF = 2V，正向工作電流，正向工作電流 IF = 10 mA，為保證電路正常工作，試確定，為保證電路正常工作，試確定 RC 的值。的值。解解：為保證電路正常工作，應(yīng)滿足為保證電路正常工作，應(yīng)滿足FCOLFV5CIRUUIR mA 10V 3 . 0V 2V 5 C R即即因此因此RC = 270 分析：分析：該電路只有在該電路只有在 A、B 均

16、為均為高電平，使輸出高電平，使輸出 uO 為低電平時(shí)，為低電平時(shí)，LED 才導(dǎo)通發(fā)光；否則才導(dǎo)通發(fā)光；否則 LED 中無電流流通，不發(fā)光。中無電流流通，不發(fā)光。 要使要使 LED 發(fā)光，應(yīng)滿足發(fā)光，應(yīng)滿足IRc IF = 10 mA。2323第第8 8章章TTLCMOSRLVDD+5 V 實(shí)現(xiàn)電平轉(zhuǎn)換 TTL 與非門有時(shí)需要驅(qū)動(dòng)其他種類門電路，而不與非門有時(shí)需要驅(qū)動(dòng)其他種類門電路，而不同種類門電路的高低電平標(biāo)準(zhǔn)不一樣。應(yīng)用同種類門電路的高低電平標(biāo)準(zhǔn)不一樣。應(yīng)用 OC 門就門就可以適應(yīng)負(fù)載門對(duì)電平的要求?？梢赃m應(yīng)負(fù)載門對(duì)電平的要求。OC 門的門的 UOL 0.3V，UOH VDD，正好符合，正好

17、符合 CMOS 電路電路 UIH VDD，UIL 0的要求。的要求。 VDDRL2. 三態(tài)輸出門（TSL門：【TRISTATE LOGIC】） 2424第第8 8章章1. 三態(tài)門的電路結(jié)構(gòu)和代表符號(hào) 三態(tài)門的輸出具有三種狀態(tài)：高電平、低電平和高阻態(tài)（又稱為禁止態(tài)）。 2525第第8 8章章EN 即即 Enable功能表功能表Z0AB1YEN使能端的兩種控制方式使能端的兩種控制方式使能端低電平有效使能端低電平有效使能端高電平有效使能端高電平有效功能表功能表Z1AB0YENEN2626第第8 8章章控制端低電平有效 當(dāng) 時(shí)，Y為高阻態(tài) 當(dāng) 時(shí)， 1EN 0EN ABY 2.三態(tài)門的應(yīng)用2727第第

18、8 8章章（1 1）用三態(tài)）用三態(tài)輸出門接成總線結(jié)構(gòu)輸出門接成總線結(jié)構(gòu)讓各門的控制端處于高電平，即任意時(shí)刻只讓一個(gè)TSL門處于工作狀態(tài)，而其余的TSL門均處于高阻狀態(tài)，這樣總線會(huì)輪流接受各TSL門的輸出。（2 2）用三態(tài)）用三態(tài)輸出門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸輸出門實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸2828第第8 8章章? 當(dāng)EN=1時(shí)：G1工作而G2呈高阻態(tài)，數(shù)據(jù)D0經(jīng)G1反相后送到總線上去；? 當(dāng)EN=0時(shí)：G2工作而G1呈高阻態(tài)，來自總線的數(shù)據(jù)經(jīng)G2反相后由送出。2929第第8 8章章邏輯符號(hào)邏輯符號(hào)名名 稱稱輸出表達(dá)式輸出表達(dá)式3 3、常用三態(tài)門的圖形符號(hào)和輸出邏輯表達(dá)式、常用三態(tài)門的圖形符號(hào)和輸出邏輯表達(dá)式

19、Y =Y =高阻 （EN=0 時(shí)）A （EN=1 時(shí)）Y =Y =A （EN= 0 時(shí)）高阻 （EN= 1 時(shí)）Y =Y =高阻 （EN= 0 時(shí)）AB （EN=1 時(shí)）Y =Y =高阻 （EN= 1 時(shí)）AB （EN=0 時(shí)）三態(tài)非門（1 控制有效）1 1ENENAY1 1ENENAY&ENENAYB&ENENAYB三態(tài)非門（0 控制有效）三態(tài)與非門（1 控制有效）三態(tài)與非門（0 控制有效）8.2. CMOS邏輯門電路1.CMOS反相器3030第第8 8章章uA+VDD+10VTPTN+VDD+10V+VDD+10VSSRONPRONN10V0V(a) 電路(b) TN截止、

20、TP導(dǎo)通(c) TN導(dǎo)通、TP截止uYuYuY（1）uA0V時(shí)，TN截止，TP導(dǎo)通。輸出電壓uYVDD10V。（2）uA10V時(shí)，TN導(dǎo)通，TP截止。輸出電壓uY0V。AY 8.2.1 CMOS門電路CMOS反相器的電壓傳輸特性3131第第8 8章章3232第第8 8章章2、CMOS與非門BY+VDDATP1TN1TN2TP2BAYA、B當(dāng)中有一個(gè)或全為低電平時(shí)，TN1、TN2中有一個(gè)或全部截止，TP1、TP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平。只有當(dāng)輸入A、B全為高電平時(shí)，TN1和TN2才會(huì)都導(dǎo)通，TP1和TP2才會(huì)都截止，輸出Y才會(huì)為低電平。3333第第8 8章章BY+VDDATN1TP2

21、TN2TP13.CMOS或非門BAY只要輸入A、B當(dāng)中有一個(gè)或全為高電平，TP1、TP2中有一個(gè)或全部截止，TN1、TN2中有一個(gè)或全部導(dǎo)通，輸出Y為低電平。只有當(dāng)A、B全為低電平時(shí)，TP1和TP2才會(huì)都導(dǎo)通，TN1和TN2才會(huì)都截止，輸出Y才會(huì)為高電平。1. 1.CMOSCMOS傳輸門（傳輸門（TGTG門門【T TRANSMISSIONRANSMISSION G GATEATE】）3434第第8 8章章TG門的電路結(jié)構(gòu)和邏輯符號(hào)8.2.2 其他類型的CMOS門電路 C0、 ，即C端為低電平（0V）、 端為高電平（VDD）時(shí)， TN和TP都不具備開啟條件而截止，輸入和輸出之間相當(dāng)于開關(guān)斷開一樣

22、。C1、 ，即C端為高電平（VDD）、 端為低電平（0V）時(shí)，TN和TP都具備了導(dǎo)通條件，輸入和輸出之間相當(dāng)于開關(guān)接通一樣，uoui。1C0CCC3535第第8 8章章應(yīng)用：作應(yīng)用：作CMOSCMOS雙向模擬開關(guān)雙向模擬開關(guān)利用CMOS傳輸門和CMOS非門可以組成各種復(fù)雜的邏輯電路。當(dāng)C=0時(shí)，SW截止；例如做模擬開關(guān)，用來傳輸模擬信號(hào)，這是一般的邏輯門無法實(shí)現(xiàn)的。當(dāng)C=1時(shí)，SW導(dǎo)通。3636第第8 8章章2 2、CMOS ODCMOS OD門門&1YAB+VDDRD外接AB&Y(a) 電路(b) 符號(hào)（漏極開路的門電路）（漏極開路的門電路）如同TTLOC門，CMOS OD門

23、，可用來實(shí)現(xiàn)“線與邏輯”。3737第第8 8章章3.CMOS TSL3.CMOS TSL門門11ENAETP2TP1 YTN1TN2AEY+VDD(a) 電路(b) 符號(hào)E=1時(shí)，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。E=0時(shí)，TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器?？梢婋娐返妮敵鲇懈咦钁B(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。3838第第8 8章章 輸出邏輯表達(dá)式和圖形符號(hào)：Y =A高阻高阻（EN=1時(shí)）（EN=0時(shí)）3939第第8 8章章8.3.1 TTL 集成邏輯門的使用集成邏輯門的使用( (1) )電源電壓用電源電壓用 + 5 V， 74 系列應(yīng)滿足系

24、列應(yīng)滿足 5 V 5% 。( (2) )輸出端的連接輸出端的連接 普通普通 TTL 門輸出端不允許直接并聯(lián)使用。門輸出端不允許直接并聯(lián)使用。 三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時(shí)刻只能有三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時(shí)刻只能有一個(gè)門工作，其他門輸出處于高阻狀態(tài)。一個(gè)門工作，其他門輸出處于高阻狀態(tài)。 集電極開路門輸出端可并聯(lián)使用，但公共輸出端和集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源電源 VCC 之間應(yīng)接負(fù)載電阻之間應(yīng)接負(fù)載電阻 RL。 輸出端不允許直接接電源輸出端不允許直接接電源 VCC 或直接接地?；蛑苯咏拥亍］敵鲭娏鲬?yīng)小于產(chǎn)品手冊(cè)上規(guī)定的最大值。輸出電流應(yīng)小于產(chǎn)品手冊(cè)上規(guī)定

25、的最大值。 8.3 集成電路時(shí)的使用4040第第8 8章章3). 多余輸入端的處理多余輸入端的處理 與門和與非門的多余輸入端接邏輯與門和與非門的多余輸入端接邏輯 1 或者與有用輸入端并接。或者與有用輸入端并接。接接 VCC通過通過 1 10 k 電阻接電阻接 VCC與有用輸入端并接與有用輸入端并接TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平，電路輸入端懸空時(shí)相當(dāng)于輸入高電平，做實(shí)驗(yàn)時(shí)與門和與非門等的做實(shí)驗(yàn)時(shí)與門和與非門等的多余輸入端可懸空，多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾。但使用中多余輸入端一般不懸空，以防止干擾。4141第第8 8章章或門和或非門的多余輸入端接邏輯或門和

26、或非門的多余輸入端接邏輯 0或者與有用輸入端并接或者與有用輸入端并接4242第第8 8章章 例例 欲用下列電路實(shí)現(xiàn)非運(yùn)算，試改錯(cuò)。欲用下列電路實(shí)現(xiàn)非運(yùn)算，試改錯(cuò)。( (ROFF 700 ，RON 2.1 k )4343第第8 8章章解：解：OC 門輸出門輸出端需外接端需外接上拉電阻上拉電阻RC5.1kY = 1Y = 0 RI RON ，相應(yīng)輸入，相應(yīng)輸入端為高電平。端為高電平。510 RI ROFF ，相應(yīng)，相應(yīng)輸入端為低電平。輸入端為低電平。4444第第8 8章章應(yīng)用集成門電路時(shí)，應(yīng)注意：應(yīng)用集成門電路時(shí)，應(yīng)注意： TTL電路只能用電路只能用5 V( (74系列允許誤差系列允許誤差5%)

27、)；CMOS4000 系列可用系列可用 3 15 V；HCMOS系列可用系列可用 2 6 V；CTMOS 系列用系列用 4.5 5.5 V。一般情況下，。一般情況下，CMOS 門多門多用用 5 V，以便與以便與 TTL 電路兼容電路兼容。 ( (1) )電源電壓的正確使用電源電壓的正確使用 ( (2) )輸出端的連接輸出端的連接 開路門的輸出端可并聯(lián)使用實(shí)現(xiàn)線與開路門的輸出端可并聯(lián)使用實(shí)現(xiàn)線與，還可用來驅(qū)動(dòng)需，還可用來驅(qū)動(dòng)需要一定功率的負(fù)載。要一定功率的負(fù)載。 三態(tài)輸出門的輸出端也可并聯(lián)，用來實(shí)現(xiàn)總線結(jié)構(gòu)，三態(tài)輸出門的輸出端也可并聯(lián)，用來實(shí)現(xiàn)總線結(jié)構(gòu)，但三態(tài)輸出門必須分時(shí)使能。但三態(tài)輸出門必須