三維高密度組裝技術(shù)

1、三維高密度組裝技術(shù)蔣黎劍（桂林電子科技大學(xué) 機(jī)電工程學(xué)院，廣西 桂林 541004）摘 要：作為電氣互聯(lián)技術(shù)的主要組成部分和主體技術(shù)的表面組裝技術(shù)即SMT，是現(xiàn)代電氣互聯(lián)技術(shù)的主流。經(jīng)過20多年的發(fā)展，目前SMT已經(jīng)成為現(xiàn)代電子產(chǎn)品的PCB電路組件級互聯(lián)的主要技術(shù)手段，并進(jìn)一步向高密度組裝、立體組裝等技術(shù)為代表的組裝技術(shù)領(lǐng)域發(fā)展。為滿足電子產(chǎn)品輕、薄、小以及系統(tǒng)集成的需求,各種新的封裝結(jié)構(gòu)正在不斷推出. 三維封裝(3D packages)愈來愈受到重視。本文概述了三維高密度組裝思想在芯片封裝領(lǐng)域的應(yīng)用。 關(guān)鍵詞： 三維組裝技術(shù)、3D-MCM、微電子封裝、高密度封裝1.三維高密度電子組裝發(fā)展概述

2、在某種意義上，電子學(xué)近幾十年的歷史可以看作是逐漸小型化的歷史，推動電子產(chǎn)品朝小型化過渡的主要?jiǎng)恿κ窃骷图呻娐稩C的微型化。所謂封裝是指將半導(dǎo)體集成電路芯片可靠地安裝到一定的外殼上，封裝用的外殼不僅起著安放、固定、密封、保護(hù)芯片和增強(qiáng)電熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁，即芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導(dǎo)線與其他器件建立連接。因此，封裝對集成電路和整個(gè)電路系統(tǒng)都起著重要的作用。80年代被譽(yù)為“電子組裝技術(shù)革命”的表面安裝技術(shù)(SMT)改變了電子產(chǎn)品的組裝方式。SMT已經(jīng)成為一種日益流行的印制電路板元件貼裝技術(shù)，其具有接觸面積大、組裝密

3、度高、體積小、重量輕、可靠性高等優(yōu)點(diǎn)，既吸收了混合IC的先進(jìn)微組裝工藝，又以價(jià)格便宜的PCB代替了常規(guī)混合IC的多層陶瓷基板，許多混合IC市場己被SMT占領(lǐng)。隨著IC的飛速發(fā)展，IO數(shù)急劇增加，要求封裝的引腳數(shù)相應(yīng)增多，出現(xiàn)了“高密度封裝”，90年代，在高密度、單芯片封裝的基礎(chǔ)上，將高集成度、高性能、高可靠性的通用集成電路芯片和專用集成電路芯片ASIC在高密度多層互連基板上用表面安裝技術(shù)(SMT)組裝成為多種多樣的電子組件、子系統(tǒng)或系統(tǒng)，由此而產(chǎn)生了多芯片組件(MCM)111。在通常的芯片印刷電路板(PCB)和表面安裝技術(shù)(SMT)中，芯片工藝要求過高，影響其成品率和成本；印刷電路板尺寸偏大，

4、不符合當(dāng)今功能強(qiáng)、尺寸小的要求，并且其互連和封裝的效應(yīng)明顯，影響了系統(tǒng)的特性；多芯片組件將多塊未封裝的裸芯片通過多層介質(zhì)、高密度布線進(jìn)行互連和封裝，尺寸遠(yuǎn)比印刷電路板緊湊，工藝難度又比芯片小，成本適中。因此，MCM是現(xiàn)今較有發(fā)展前途的系統(tǒng)實(shí)現(xiàn)方式，是微電子學(xué)領(lǐng)域的一項(xiàng)重大變革技術(shù)，對現(xiàn)代化的計(jì)算機(jī)、自動化、通訊業(yè)等領(lǐng)域?qū)a(chǎn)生重大影響。集成電路IC實(shí)際上完成了芯片級的電子組裝，有著極高的互聯(lián)密度。那么，能不能將高集成電路SI/VLSI/ULSI（大規(guī)模超大規(guī)模特大規(guī)模集成電路）和ASIC/FPGA/EPLD（專用現(xiàn)場可編程門陣列電可擦除可編程的邏輯器件）等組裝在一起實(shí)現(xiàn)集成電路的功能集成呢？這就

5、是SMT（表面安裝技術(shù)）、HWSI（混合大圓片規(guī)模集成技術(shù)）和3D（三維組裝技術(shù)）。這些技術(shù)，推動著電子設(shè)備和產(chǎn)品繼續(xù)向薄輕短小發(fā)展，在片狀元件的小型化和自動安裝設(shè)備所能處理的元件尺寸已瀕臨極限的今天，起著關(guān)鍵的作用。進(jìn)入年代，代表性技術(shù)則輪到了MCM，人稱多芯片組裝時(shí)代，到2000年即下世紀(jì)初，將是WSI/HWSI/3D時(shí)代！WSI是將復(fù)雜的電子電路集成在一個(gè)大圓片上。將IC芯片，MCM和WSI進(jìn)行三維迭裝的3D組裝突破了二維的限制，使組裝密度更上一層樓。 2.幾種典型的三維組裝封裝技術(shù)  2.1層疊式芯片尺寸封裝（Stacked CSP）日本夏普公司為適應(yīng)新一

6、代便攜網(wǎng)絡(luò)產(chǎn)品需求，開發(fā)出層疊式芯片尺寸封裝(Stacked CSP)新技術(shù)，并于1999年8月開始用于大批量生產(chǎn)高密度LSI新產(chǎn)品。據(jù)夏普公司稱，Stacked CSP技術(shù)不僅使不同半導(dǎo)體工藝的存儲器芯片和邏輯LSI芯片實(shí)現(xiàn)組合，而且也能與GaAs等化合物半導(dǎo)體芯片實(shí)現(xiàn)立體組合。夏普公司開發(fā)的StackedCSP結(jié)構(gòu)，采用聚酚胺柔性基板上單面布線，在其上安裝面積最大的芯片作為第1層，通過隔層(絕緣層)再在卜面安裝稍小的第2層芯片，然后，分別進(jìn)行第1層芯片和第2層引線(金系)壓焊，實(shí)現(xiàn)互聯(lián);每個(gè)芯片通過研磨，以便控制封裝高度不超過1.4mm(max)(詳見圖1)。層疊芯片時(shí)必須按梯田式堆疊，便

7、于用金絲壓焊。夏普公司已經(jīng)開始大批量生產(chǎn)這種三維組裝產(chǎn)品。三芯片Stacked CSP的出現(xiàn)，不僅意味集成電路小型、輕便、縮短互聯(lián)距離和提高電性能，更重要的是對現(xiàn)在的System LSI技術(shù)的重要補(bǔ)充。2.2層疊式多芯片封裝(Stacked MCP)富士通、東芝和日本NEC公司應(yīng)用的是層疊式多芯片封裝(Stacked MCP)技術(shù)。富士通公司己于1998年把EBGA型和TSQP型的Stacked MCP產(chǎn)品投放市場。該公司在2000年開始開發(fā)FBGA和CSOP型的三芯片Stacked MCP,向正式的系統(tǒng)級封裝(System in Package)目標(biāo)邁出了第一步(參fIQl圖2)o Stac

8、ked MCP能進(jìn)行組裝的芯片種類，同樣也是多種多樣的，例如，它不僅能對快閃存儲器和SIZ,AM等存儲器芯片進(jìn)行組裝，而且對于邏輯IC等也能實(shí)現(xiàn)立體組裝。富士通開始發(fā)展這種Stacked MCP技術(shù)，其目標(biāo)是實(shí)現(xiàn)系統(tǒng)集成。 Stacked MCP技術(shù)的優(yōu)勢富士通公司致力于發(fā)展Stacked MCP技術(shù)并非偶然。首先因?yàn)镸CP與MCM很相近，有一脈相承的關(guān)系，而且MCM在巨大型計(jì)算機(jī)和高檔工作站中已廣泛應(yīng)用。再者，因?yàn)閺姆庋b制造技術(shù)、封裝成本和用戶組裝基板、封裝機(jī)械乃至檢測設(shè)備等配備情況綜合分析，采用發(fā)展MCP技術(shù)更適宜。關(guān)鍵技術(shù)為了使封裝結(jié)構(gòu)盡量薄型化，首先，必須使芯片薄型化。目前FBGA封裝

9、的芯片標(biāo)準(zhǔn)厚度為0.4mm,若用FBGA封裝兩個(gè)疊層，則每個(gè)芯片厚度必須控制在0.2mm。若封裝3個(gè)芯片，則芯片厚度要維持在0.1 mm，將來需要將芯片研磨到0.05mm。為此，必須開發(fā)高精度的芯片背面研磨技術(shù)。作為芯片鏈合(Die bonding)技術(shù)，必須保征層疊的芯片傾斜度小，力求保持水平。芯片接合傾斜將對后工序金絲壓焊可靠性產(chǎn)生不良影響。所以，必須具備高精密度芯片接合技術(shù)和工程質(zhì)量管理規(guī)程。而且，膠型的芯片粘合材料的滲出將對下層芯片金絲壓焊產(chǎn)生惡劣影響，因此需要開發(fā)新的粘合劑。今后，芯片將要更薄，更需要高安裝可靠性的粘合劑新材料。2.3層疊式薄片封裝（PT P）日本東芝公司多年來對于薄

10、型封裝技術(shù)情有獨(dú)衷。通常認(rèn)為芯片厚度削減到200pM已是極限狀態(tài)，但東芝的薄型芯片制造技術(shù)竟然成功地制造出50um厚的芯片。利用這種薄芯片技術(shù)，東芝開發(fā)出最薄、且最輕的半導(dǎo)體封裝結(jié)構(gòu)薄片狀封裝PT P (Paper Thin Package)，其厚度僅為0.13mm、比名片紙還薄。層疊結(jié)構(gòu)PTP的特點(diǎn)PTP層疊結(jié)構(gòu)PTP與以往的薄型封裝TSOP相比無論是厚度還是重量都只有1/10左右。PTP疊層封裝時(shí)，在保持1.Omm的厚度情況下，可把8個(gè)部件封裝在這種薄型的PTP疊層結(jié)構(gòu)里。例如，單個(gè)PTP厚度為0.13mm時(shí)，4個(gè)PTP層疊，形成 Stacked PTP.其織裝厚)復(fù)僅為0.52mm，而裝

11、配密度大約是現(xiàn)行CSP組裝密度的4倍。圖3示出了具體組裝結(jié)構(gòu)，上半部是PTP結(jié)構(gòu)，它是層疊PTP的基礎(chǔ)。PTP的基本技術(shù)是帶式自動焊TAB (Tape Automated Bonding)。在聚酚胺薄帶表面丘刻蝕出與芯片焊盤對應(yīng)的銅膜布線圖形、并在帶基材料中央部開孔，剛好可嵌入芯片，把帶基上呈懸臂狀的各個(gè)銅膜引線與芯片上銅膜布線圖形、并在帶基材料中央部開孔，剛好可嵌入芯片，把帶基仁呈懸臂狀的各個(gè)銅膜引線與芯片上的焊盤壓焊最后在芯片表面涂上樹脂固定，即完成單個(gè)的PTP封裝。3三維高密度組裝技術(shù)優(yōu)點(diǎn) 通常所說的多芯片組件都是指二維的(2D-MCM)，它的所有元器件都布置在一個(gè)平面上，不過

12、它的基板內(nèi)互連線的布置已是三維。隨著微電子技術(shù)的進(jìn)一步發(fā)展，芯片的集成度大幅度提高，對封裝的要求也更加嚴(yán)格，2D-MCM的缺點(diǎn)也逐漸暴露出來。目前，2D-MCM組裝效率最高可達(dá)85，已接近二維組裝所能達(dá)到的最大理論極限，這已成為混合集成電路持續(xù)發(fā)展的障礙。為了改變這種狀況，三維的多芯生組件(3D-MCM)就應(yīng)運(yùn)而生了，其最高組裝密度可達(dá)200。3D-MCM是指元器件除了在x-y平面上展開以外，還在垂直方向(z方向)上排列，與2D-MCM相比，3D-MCM具有以下的優(yōu)越性：進(jìn)一步減小了體積，減輕了重量。相對于2D-MCM而言，3D-MCM可使系統(tǒng)的體積縮小10倍以上，重量減輕6倍以上。3D-MC

13、M中芯片之間的互連長度比2D-MCM短得多，因此可進(jìn)一步減小信號傳輸延遲時(shí)間和信號噪聲，降低了功耗，信號傳輸(處理)速度增加。由于3D-MCM的組裝效率目前己高達(dá)200，進(jìn)一步增大了組裝效率和互連效率，因此可集成更多的功能，實(shí)現(xiàn)多功能的部件以至系統(tǒng)(整機(jī))?；ミB帶寬，特別是存儲器帶寬往往是影響計(jì)算機(jī)和通信系統(tǒng)性能的重要因素。降低延遲時(shí)間和增大總線寬度是增大信號寬度的重要方法。3D-MCM正好具有實(shí)現(xiàn)此特性的突出優(yōu)點(diǎn)。由于3DMCM內(nèi)部單位面積的互連點(diǎn)數(shù)大大增加，具有更高的集成度，使其整機(jī)(或系統(tǒng))的外部連接點(diǎn)數(shù)和插板大大減小，因此可靠性得到進(jìn)一步提高。 3D-MCM雖然具有以上所述的

14、優(yōu)點(diǎn)，但仍然有一些困難需要克服。和2D-MCM相比，3D-MCM的封裝密度增加了，必然導(dǎo)致單位基板面積上的發(fā)熱量增大，因此散熱是關(guān)鍵問題，一般采用以下方法：采用低熱阻材料，如金剛石或化學(xué)氣相淀積(CVD)金剛石薄膜；采用水冷或強(qiáng)制空冷；采用導(dǎo)熱粘膠或散熱通孔將熱量盡快散發(fā)出去。另外，作為一項(xiàng)新技術(shù)，3D-MCM還需進(jìn)一步完善，需更新設(shè)備，開發(fā)新的軟件，還要承擔(dān)一定的風(fēng)險(xiǎn)。3、 3D-MCM芯片組件的應(yīng)用及發(fā)展趨勢多芯片組件(MCM)在組裝密度(封裝效率)、信號傳輸速度、電性能以及可靠性等方面獨(dú)具優(yōu)勢，是目前能最大限度地提高集成度、提高高速單片IC性能，制作高速電子系統(tǒng)，實(shí)現(xiàn)整機(jī)小型化、多功能化

15、、高可靠性、高性能的最有效途徑。MCM早在80年代初期就曾以多種形式存在，但由于成本昂貴，大都只用于軍事、航天及大型計(jì)算機(jī)上。隨著技術(shù)的進(jìn)步及成本的降低，近年來，MCM在計(jì)算機(jī)、通信、雷達(dá)、數(shù)據(jù)處理、汽車行業(yè)、工業(yè)設(shè)備、儀器與醫(yī)療等電子系統(tǒng)產(chǎn)品上得到越來越廣泛的應(yīng)用，已成為最有發(fā)展前途的高級微組裝技術(shù)。例如利用MCM制成的微波和毫米波SOP(System-on-a-package)，為集成不同材料系統(tǒng)的部件提供了一項(xiàng)新技術(shù)使得將數(shù)字專用集成電路、射頻集成電路和微機(jī)電器件封裝在一起成為可能。3D-MCM是為適應(yīng)軍事宇航、衛(wèi)星、計(jì)算機(jī)、通信的迫切需求而近年來在國外得到迅速發(fā)展的高新技術(shù)，是實(shí)現(xiàn)系統(tǒng)

16、集成的重要技術(shù)途徑。目前3D-MCM已被應(yīng)用到高性能大容量的存儲器組件和計(jì)算機(jī)系統(tǒng)，充分發(fā)揮了三維多芯片組件技術(shù)的優(yōu)越性。隨著微電子技術(shù)的發(fā)展，微電子封裝將向微型化、輕型化和薄型化方向發(fā)展。3-D封裝技術(shù)具有降低功耗、減輕重量、縮小體積、減弱噪聲、降低成本等優(yōu)點(diǎn)，它將是未來微電子封裝的主要發(fā)展方向。電子系統(tǒng)(整機(jī))向小型化、高性能化、多功能化、高可靠和低成本發(fā)展已成為目前的主要趨勢，從而對系統(tǒng)集成的要求也越來越迫切。實(shí)現(xiàn)系統(tǒng)集成的技術(shù)途徑主要有兩個(gè)：一是半導(dǎo)體單片集成技術(shù)，二是MCM技術(shù)。前者是通過晶片規(guī)模的集成技術(shù)(WSl)，將高性能數(shù)字集成電路(含存儲器、微處理器、圖象和信號處理器等)和模擬集成電路(含各種放大器、變換器等)集成為單片集成系統(tǒng)。后者是通過三維多芯片組件(3D-MCM)技術(shù)實(shí)現(xiàn)WSI的功能。4.小結(jié) 三維多芯片組件技術(shù)是現(xiàn)代微組裝技術(shù)發(fā)展的重要方向，是新世紀(jì)微電子技術(shù)領(lǐng)域的一項(xiàng)關(guān)鍵技術(shù)。由于宇航、衛(wèi)星、計(jì)算機(jī)及通信等軍事和民用領(lǐng)域?qū)μ岣呓M裝密度、減輕重量、減小體積、高中能和高可靠性等方面的迫切需求，加之3D-MCM在滿足上述要求方面具有的獨(dú)特優(yōu)點(diǎn)，近年來在國外得到迅速發(fā)展，因此，我國也應(yīng)該盡快高度重視該項(xiàng)新技術(shù)的研究和開發(fā)。參考文獻(xiàn)：.1 . Tian Minbo. Elect