數(shù)字集成電路設計第二章VLSI 特征尺寸縮小

1、200710數(shù)字集成電路設計 尚佳彬1第二章第二章 VLSI 特征尺寸縮小特征尺寸縮小工藝每工藝每23 年出現(xiàn)一代年出現(xiàn)一代特征尺寸縮小特征尺寸縮小30（為原來的為原來的0.7 倍）倍） 門延時減少門延時減少30 （工作頻率提高（工作頻率提高43） 晶體管密度翻一倍晶體管密度翻一倍 每次翻轉消耗的能量減少每次翻轉消耗的能量減少65（在頻率提高（在頻率提高43的情況下功耗節(jié)省的情況下功耗節(jié)省50 ）芯片尺寸每代增加芯片尺寸每代增加14尺寸縮小為了尺寸縮小為了（1）尺寸更小（）尺寸更?。?）速度更快（）速度更快（3）功耗更低（）功耗更低（4）成本更低）成本更低200710數(shù)字集成電路設計 尚佳彬2

2、第二章第二章 VLSI 特征尺寸縮小特征尺寸縮小200710數(shù)字集成電路設計 尚佳彬3第二章第二章 VLSI 特征尺寸縮小特征尺寸縮小200710數(shù)字集成電路設計 尚佳彬4第二章第二章 VLSI 特征尺寸縮小特征尺寸縮小200710數(shù)字集成電路設計 尚佳彬5第二章第二章 VLSI 特征尺寸縮小特征尺寸縮小200710數(shù)字集成電路設計 尚佳彬6第二章第二章 VLSI 特征尺寸縮小特征尺寸縮小200710數(shù)字集成電路設計 尚佳彬7第二章第二章 VLSI 特征尺寸縮小特征尺寸縮小n2.1 器件的尺寸縮小器件的尺寸縮小n2.2 互連線的尺寸縮小互連線的尺寸縮小n2.3 面向高性能和低功耗的面向高性能和

3、低功耗的CMOS n 器件尺寸縮小器件尺寸縮小200710數(shù)字集成電路設計 尚佳彬82.1 器件的尺寸縮小器件的尺寸縮小W, L 縮?。嚎s?。?VLSI 技術的基礎技術的基礎恒場律恒場律（全比例縮?。豪硐肽Ｐ停叽绾碗妷喊赐槐壤ㄈ壤s?。豪硐肽Ｐ?，尺寸和電壓按同一比例 縮小縮小恒壓律恒壓律：至今仍是最普遍的模型，僅尺寸縮小，電壓保持不變：至今仍是最普遍的模型，僅尺寸縮小，電壓保持不變一般化一般化：對今天最實用，尺寸和電壓按不同比例縮?。簩裉熳顚嵱茫叽绾碗妷喊床煌壤s小200710數(shù)字集成電路設計 尚佳彬92.1 器件的尺寸縮小器件的尺寸縮小一、恒場律（一、恒場律（CE 律）律）

4、（一）原理：（一）原理：1所有尺寸（縱，橫，垂直）均所有尺寸（縱，橫，垂直）均 S2器件的（電源）電壓器件的（電源）電壓 S3襯底濃度襯底濃度 S200710數(shù)字集成電路設計 尚佳彬102.1 器件的尺寸縮小器件的尺寸縮小200710數(shù)字集成電路設計 尚佳彬112.1 器件的尺寸縮小器件的尺寸縮小S1S1S1( 二二 ) CE率所得到的結果：率所得到的結果：1. 源漏耗盡層寬度的變化：源漏耗盡層寬度的變化： 2. 閾值電壓變化：閾值電壓變化：3. 器件工作電流的變化：器件工作電流的變化：4. 電路的延遲時間電路的延遲時間5. 功耗：功耗：6. 其它（見表格）其它（見表格）S121S200710

5、數(shù)字集成電路設計 尚佳彬122.1 器件的尺寸縮小器件的尺寸縮小200710數(shù)字集成電路設計 尚佳彬132.1 器件的尺寸縮小器件的尺寸縮小200710數(shù)字集成電路設計 尚佳彬142.1 器件的尺寸縮小器件的尺寸縮小200710數(shù)字集成電路設計 尚佳彬152.1 器件的尺寸縮小器件的尺寸縮小200710數(shù)字集成電路設計 尚佳彬162.1 器件的尺寸縮小器件的尺寸縮小200710數(shù)字集成電路設計 尚佳彬172.1 器件的尺寸縮小器件的尺寸縮小200710數(shù)字集成電路設計 尚佳彬182.1 器件的尺寸縮小器件的尺寸縮小( 三三) CE 律的優(yōu)點與缺點：律的優(yōu)點與缺點：優(yōu)點：優(yōu)點：1. 集成密度提高

6、了集成密度提高了S2倍倍 2. 電路優(yōu)值減小了電路優(yōu)值減小了S3倍倍未改善未改善: 功率密度未改善功率密度未改善問題問題: 1. 電流密度增加電流密度增加S倍倍 2. VTH小使抗干擾差小使抗干擾差, 次開啟漏電流增加次開啟漏電流增加 3. 電源電壓標準改變帶來不便電源電壓標準改變帶來不便 200710數(shù)字集成電路設計 尚佳彬192.1 器件的尺寸縮小器件的尺寸縮小二、二、 恒壓律恒壓律:（一）原理（一）原理:1. VDD保持常數(shù)保持常數(shù)2. 所有尺寸所有尺寸( W,L , tOX) S3. 襯底濃度提高襯底濃度提高S2倍倍200710數(shù)字集成電路設計 尚佳彬202.1 器件的尺寸縮小器件的尺

7、寸縮小S1( 二二 ) 恒壓律的結果恒壓律的結果:1. 源源/漏結耗盡層寬度的變化漏結耗盡層寬度的變化:2. 閾值電壓的變化閾值電壓的變化: 13. 器件工作電流的變化器件工作電流的變化: S4. 延時延時:5. 功耗功耗: S6. 其它其它: (見表格見表格)21S200710數(shù)字集成電路設計 尚佳彬212.1 器件的尺寸縮小器件的尺寸縮小(三三) 恒壓律的優(yōu)點與缺點恒壓律的優(yōu)點與缺點:優(yōu)點優(yōu)點: 1. 電源電壓不變電源電壓不變 2. 集成密度提高集成密度提高 S2 倍倍 3. 電路優(yōu)值減小電路優(yōu)值減小 S 倍倍問題問題: 1. 電流密度增加電流密度增加 S3 倍倍 2. 功耗增加功耗增加

8、S 倍倍 3. 功率密度增加功率密度增加 S3 倍倍 4. 溝道內電場增加溝道內電場增加 S 倍倍 5. 襯底濃度的增加使襯底濃度的增加使PN結寄生電容增加結寄生電容增加, 速度下降速度下降200710數(shù)字集成電路設計 尚佳彬222.1 器件的尺寸縮小器件的尺寸縮小S1U1三、一般化的尺寸縮小三、一般化的尺寸縮小:(一一) 原理原理:1. 器件尺寸縮小為器件尺寸縮小為2. 電源電壓為電源電壓為3. 摻雜濃度為摻雜濃度為US2200710數(shù)字集成電路設計 尚佳彬232.1 器件的尺寸縮小器件的尺寸縮小200710數(shù)字集成電路設計 尚佳彬242.1 器件的尺寸縮小器件的尺寸縮小(二二) 一般化尺寸

9、縮?。娫措妷翰浑S尺寸縮小比例降低）一般化尺寸縮?。娫措妷翰浑S尺寸縮小比例降低） 時的限制因素時的限制因素:1、受限于長期使用的可靠性、受限于長期使用的可靠性2、受限于載流子的極限速度、受限于載流子的極限速度3、受限于功耗、受限于功耗200710數(shù)字集成電路設計 尚佳彬252.1 器件的尺寸縮小器件的尺寸縮小200710數(shù)字集成電路設計 尚佳彬262.2 互連線的尺寸縮小互連線的尺寸縮小200710數(shù)字集成電路設計 尚佳彬272.2 互連線的尺寸縮小互連線的尺寸縮小200710數(shù)字集成電路設計 尚佳彬282.2 互連線的尺寸縮小互連線的尺寸縮小200710數(shù)字集成電路設計 尚佳彬292.2

10、互連線的尺寸縮小互連線的尺寸縮小一、互連線的理想尺寸縮小一、互連線的理想尺寸縮小1、要區(qū)分、要區(qū)分局部互連線局部互連線（SL=S1 ）、）、全局互連線全局互連線（ SL=SC 1 , SC 1200710數(shù)字集成電路設計 尚佳彬302.2 互連線的尺寸縮小互連線的尺寸縮小200710數(shù)字集成電路設計 尚佳彬312.2 互連線的尺寸縮小互連線的尺寸縮小二、互連線的恒電阻尺寸縮小二、互連線的恒電阻尺寸縮小互連線理想尺寸縮小存在的問題：互連線理想尺寸縮小存在的問題： 導線電阻迅速增加，局部連線延時不變，但導線電阻迅速增加，局部連線延時不變，但全局互連線全局互連線延時每年增加延時每年增加50 （當（當

11、S 2.15 及及SC = 0.94時），而門延時時），而門延時則年年減小。則年年減小。 恒電阻尺寸縮小：恒電阻尺寸縮?。簩Ь€寬度（導線寬度（W ）和節(jié)距（）和節(jié)距（ t ）按比例縮）按比例縮小時，小時，導線厚度（導線厚度（H）保持不變）保持不變。 恒電阻尺寸縮小的影響：使性能得到恒電阻尺寸縮小的影響：使性能得到改善改善，但使邊緣和，但使邊緣和線間電容（串擾）增加，為此引入一個線間電容（串擾）增加，為此引入一個附加的電容增大系數(shù)附加的電容增大系數(shù)：200710數(shù)字集成電路設計 尚佳彬322.2 互連線的尺寸縮小互連線的尺寸縮小200710數(shù)字集成電路設計 尚佳彬332.3 面向高性能和低功耗的

12、面向高性能和低功耗的CMOS 器件尺寸縮小器件尺寸縮小一、根據(jù)器件尺寸，在一、根據(jù)器件尺寸，在“性能性能”和和“可靠性可靠性”之間折中選之間折中選擇電源電壓。擇電源電壓。1、為改善性能（減小延時），應減小源漏電阻，、為改善性能（減小延時），應減小源漏電阻， 源漏源漏 結突變，結突變， 漏端電場漏端電場， 可靠性可靠性2、為達可靠性（、為達可靠性（CHC, 即溝道熱電子），器件需增加串聯(lián)即溝道熱電子），器件需增加串聯(lián) 電阻（電阻（ 如如LDD 即輕摻雜漏區(qū)）以支持在高電壓下工作即輕摻雜漏區(qū)）以支持在高電壓下工作, 性能性能 200710數(shù)字集成電路設計 尚佳彬342.3 面向高性能和低功耗的面向

13、高性能和低功耗的CMOS 器件尺寸縮小器件尺寸縮小200710數(shù)字集成電路設計 尚佳彬352.3 面向高性能和低功耗的面向高性能和低功耗的CMOS 器件尺寸縮小器件尺寸縮小二、滿足二、滿足“高性能高性能”或或“低功耗低功耗”條件下，降低電源電壓條件下，降低電源電壓（一）滿足高性能條件下降低電源電壓應注意：（一）滿足高性能條件下降低電源電壓應注意：1. 保證優(yōu)化速度，同時保證可靠性保證優(yōu)化速度，同時保證可靠性2. 需要優(yōu)化柵氧及器件摻雜形態(tài)需要優(yōu)化柵氧及器件摻雜形態(tài)3. 應優(yōu)化光刻允差應優(yōu)化光刻允差200710數(shù)字集成電路設計 尚佳彬362.3 面向高性能和低功耗的面向高性能和低功耗的CMOS

14、器件尺寸縮小器件尺寸縮?。ǘM足低功耗條件下降低電源電壓：（二）滿足低功耗條件下降低電源電壓：1. 降低電源電壓以保證低功耗降低電源電壓以保證低功耗2. 速度應不比高性能情況下差速度應不比高性能情況下差1.5 倍以上，倍以上，溝長和柵溝長和柵 氧也應隨之縮小氧也應隨之縮小3. 器件設計和器件設計和VT選擇要保證漏電流可接受選擇要保證漏電流可接受200710數(shù)字集成電路設計 尚佳彬372.3 面向高性能和低功耗的面向高性能和低功耗的CMOS 器件尺寸縮小器件尺寸縮小200710數(shù)字集成電路設計 尚佳彬382.3 面向高性能和低功耗的面向高性能和低功耗的CMOS 器件尺寸縮小器件尺寸縮小2007

15、10數(shù)字集成電路設計 尚佳彬392.3 面向高性能和低功耗的面向高性能和低功耗的CMOS 器件尺寸縮小器件尺寸縮小三、三、 在性能與功耗之間折中，應注意：在性能與功耗之間折中，應注意：1、VT應隨電源電壓下降而下降應隨電源電壓下降而下降, 使達到所希望的速度使達到所希望的速度,VT 使使 Ioff, 維持功耗維持功耗2、VT不按比例隨電源電壓下降而下降不按比例隨電源電壓下降而下降 為此可以：為此可以：()采用多種采用多種VT ()調整襯底或阱偏壓調整襯底或阱偏壓 ()改善次開啟特性改善次開啟特性 ()采用采用SOI3短溝效應（短溝效應（SCE）: 當當L時，時，VT ,維持功耗維持功耗 功率密

16、度功率密度200710數(shù)字集成電路設計 尚佳彬402.3 面向高性能和低功耗的面向高性能和低功耗的CMOS 器件尺寸縮小器件尺寸縮小四、關鍵的器件工藝技術：四、關鍵的器件工藝技術：200710數(shù)字集成電路設計 尚佳彬412.3 面向高性能和低功耗的面向高性能和低功耗的CMOS 器件尺寸縮小器件尺寸縮?。ㄒ唬┥顏單⒚灼骷夹g：（一）深亞微米器件技術：1. Gate Stack Dual Workfunction Low Sheet Resistance No Boron Penetration Tight Dimentional Control2. Gate Dielectric Reduce

17、Thickness3. Source/Drain Shallow Extension Profile Optimization Low Sheet Resistance4. Shallow Trench Isolation (STI) Lithograph Limited Dimensions Thickness Independent of Size Low Capacitance No Extended 2-D Thermal Oxidation5. Non-uniform Channel Improve SCE Reduced Junction Capacitance200710數(shù)字集成

18、電路設計 尚佳彬422.3 面向高性能和低功耗的面向高性能和低功耗的CMOS 器件尺寸縮小器件尺寸縮小( 二二 ) 用于高性能的互連線技術用于高性能的互連線技術1. 采用分層互連線：采用分層互連線： 全局連線：保持對電阻的控制全局連線：保持對電阻的控制 局部連線：集成密度和低電容是關鍵局部連線：集成密度和低電容是關鍵2. 短線應隨特征尺寸一起縮小，并增加布線通道短線應隨特征尺寸一起縮小，并增加布線通道 （但功能塊間的長線不能與其余尺寸一樣縮?。ǖδ軌K間的長線不能與其余尺寸一樣縮?。?. 采用較好的工藝：采用較好的工藝： 優(yōu)良的互連材料（銅）和絕緣材料（聚合物和空氣）優(yōu)良的互連材料（銅）和絕緣材料（聚合物和空氣）4. 采用中繼器（采用中繼器（Repeater）5. 在芯片上提供去耦電容在芯片上提供去耦電容200710數(shù)字集成電路設計 尚佳彬432.3 面向高性能和低功耗的面向高性能和低功耗的CMOS 器件尺寸縮小器件尺寸