《數(shù)字邏輯電路》試習(xí)題庫2_第1頁
《數(shù)字邏輯電路》試習(xí)題庫2_第2頁
《數(shù)字邏輯電路》試習(xí)題庫2_第3頁
《數(shù)字邏輯電路》試習(xí)題庫2_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、一、 選擇題:(每題1.5分,共30分)1下列各式中哪個(gè)是四變量A、B、C、D的最小項(xiàng)( )aABC bABC cABCD dACD2組合邏輯電路的分析是指( )。a已知邏輯要求,求解邏輯表達(dá)式并畫邏輯圖的過程 b已知邏輯要求,列真值表的過程 c已知邏輯圖,求解邏輯功能的過程3正邏輯是指( )。a高電平用“1”表示,低電平用“0”表示 b高電平用“0”表示,低電平用“1”表示 c高電平、低電平均用“1”或“0”表示4寄存器、計(jì)數(shù)器屬于( )。a組合邏輯電路 b時(shí)序邏輯電路 c數(shù)模轉(zhuǎn)換電路5全加器是指( )的二進(jìn)制加法器。a兩個(gè)同位的二進(jìn)制數(shù)相加 b兩個(gè)二進(jìn)制數(shù)相加 c兩個(gè)同位的二進(jìn)制數(shù)及來自低

2、位的進(jìn)位三者相加64選1數(shù)據(jù)選擇器的輸出表達(dá)式Y(jié)A1A0 D0A1A0D1A1A0 D2A1A0D3,若用該數(shù)據(jù)選擇器實(shí)現(xiàn)YA1,則D0D3的取值為( )。aD0 D11,D2D30 bD0 D30,D1D21 cD0 D1D2D317JK觸發(fā)器用做 觸發(fā)器時(shí),輸入端J、K的正確接法是( )。aJK bJ=K0 cJK18按觸發(fā)信號(hào)觸發(fā)方式的不同來分,觸發(fā)器有( )。aSR、JK、D、T、T 五類 bTTL、CMOS兩類 c電平觸發(fā)、脈沖觸發(fā)、邊沿觸發(fā)三類9經(jīng)過有限個(gè)CLK,可由任意一個(gè)無效狀態(tài)進(jìn)入有效狀態(tài)的計(jì)數(shù)器是( )自啟動(dòng)的計(jì)數(shù)器。a不能 b能 c不一定能10在二進(jìn)制算術(shù)運(yùn)算中1+1=(

3、 )。a1 b0 c2113線8線譯碼器處于譯碼狀態(tài)時(shí),當(dāng)輸入A2A1A0=001時(shí),輸出=( )。a b c12時(shí)序電路輸出狀態(tài)的改變( )。a僅與該時(shí)刻輸入信號(hào)的狀態(tài)有關(guān) b僅與時(shí)序電路的原狀態(tài)有關(guān) c與a、b皆有關(guān)13已知F(ABCCD),可以確定使F0的情況是( )。aA0,BC1 bB1,C1 cC1,D0 dBC1,D114一只四輸入端與非門,使其輸出為0的輸入變量取值組合有( )種。a15 b8 c7 d115T觸發(fā)器,在T=1時(shí),加上時(shí)鐘脈沖,則觸發(fā)器( )。a保持原態(tài) b置0 c置1 d.翻轉(zhuǎn)16采用集電極開路的OC門主要解決了( )。aTTL門不能相“與”的問題 bTTL門

4、的輸出端不能“線與”的問題 cTTL門的輸出端不能相“或”的問題17D/A轉(zhuǎn)換器能夠?qū)?shù)字信號(hào)轉(zhuǎn)變成( )。a正弦信號(hào) b數(shù)字信號(hào) c模擬信號(hào)18電路如圖所示,這是由555定時(shí)器構(gòu)成的:( )a 多諧振蕩器 b 單穩(wěn)態(tài)觸c施密特觸發(fā)器 19多諧振蕩器可產(chǎn)生( )a正弦波 b矩形脈沖 c三角波 20隨機(jī)存取存儲(chǔ)器具有()功能a讀/寫 b只讀 c只寫二、填空題:(每題2分,共10分)1已知Y=A(B+C)+CD,則Y= _ _。2完成數(shù)制間的轉(zhuǎn)換:(F A)16=( )2=( )8421BCD。3二進(jìn)制加法計(jì)數(shù)器從0計(jì)數(shù)到十進(jìn)制數(shù)25時(shí),需要_個(gè)觸發(fā)器構(gòu)成,有_個(gè)無效狀態(tài)。4半導(dǎo)體存儲(chǔ)器的種類很多

5、,從制作工藝上可以分為_和_兩大類。5_和_是衡量A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器性能優(yōu)劣的主要標(biāo)志。三、化簡下列邏輯函數(shù): (16分)1F=AC+BC +AB(公式法)2F(A,B,C,D)(卡諾圖法)3FABC + ABD + CD + AB C + ACD+ACD(卡諾圖法)4F= ABCD+ ABD + ACD(公式法)四分析與設(shè)計(jì): (共44分) 1寫出右圖所示電路輸出信號(hào)Y的邏輯表達(dá)式,并說明其功能。 (8分)2在下圖所示邊沿D觸發(fā)器中,已知CLK、D的波形,試畫出Q、Q 的波形,設(shè)觸發(fā)器的初始狀態(tài)為0。 (8分)3用與非門設(shè)計(jì)四人表決電路,當(dāng)四人中有三人或三人以上贊成時(shí)表示通過,其余情況時(shí)表示否決。 (8分)4分析下圖所示電路的邏輯功能

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論