復(fù)旦設(shè)計方法asicdesign

1、復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝雙極型(Bipolar) 比MOS速度快，但需要更多的功耗 比MOS有更高的跨導(dǎo)，因而有更好的信號放大功能 相對高性能的MOS工藝，B;polar工藝步驟簡單MOS(PMOS,NMOS,CMOS) 功耗低，速度慢，驅(qū)動能力差。 器件性能和器件的幾何形狀關(guān)系密切，因而能通過改變幾何參數(shù)調(diào)節(jié)器件性能。 器件密度比Bipolar高，易于大規(guī)模集成。復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝BiCMOS-結(jié)合了

2、Bipolar和MOS的優(yōu)點(diǎn)，由于在同一芯片上構(gòu)造二種器件結(jié)構(gòu)，故工藝相對復(fù)雜。SOI技術(shù)-將Si生長在絕緣材料上，以形成理想的MOS器件。皿/V族材料如GaAs，能得到更好的溫度特性和更快的速度，但其工藝制造水平尚不及硅工藝成熟。復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝集成電路工藝的完整過程 制備單晶材料 切割成圓形的單晶片(Wafer) 平面基本工藝-氧化層生長，離子注入，熱擴(kuò)散,淀積，選擇性刻蝕和光刻，以及清洗等步驟的組合復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電

3、路級設(shè)計45.1集成電路工藝控制摻雜是平面工藝基礎(chǔ)之一，摻入雜質(zhì)的種類可以通過雜質(zhì)源控制，硼通常作為形成p型半導(dǎo)體的雜質(zhì)，而摻入微量的磷或砷則能形成n型半導(dǎo)體。摻入微量雜質(zhì)的多少由不同的摻雜方式?jīng)Q定，一般當(dāng)雜質(zhì)濃度ND或NA=1018-102lcm-3時，稱為重?fù)诫s，常用的摻雜方式如下:復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝 外延:在硅表面再生長一層單晶硅。在生長過程申，將硅表面高溫暴露在雜質(zhì)源環(huán)境下，從而達(dá)到摻雜目的。 擴(kuò)散:包括預(yù)淀積和再分布二個過程，預(yù)淀積使硅平面暴露在高溫雜質(zhì)的環(huán)境下，其目的是在靠近材料內(nèi)表

4、面的地方形成一高濃度的雜質(zhì)源。然后再將圭片放置在無雜質(zhì)的高溫環(huán)境下，將表面雜質(zhì)準(zhǔn)人半導(dǎo)體內(nèi)部,故稱為再分布,通過控制溫度和時間能夠控制雜質(zhì)的濃度分布，擴(kuò)散過程在溫度=800度的情況下都會進(jìn)行，因此隨后的工藝步驟應(yīng)盡可能在低溫下進(jìn)行是必要的。復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝 離子注入:將高能量的雜質(zhì)原子打入硅片表面以達(dá)到摻雜目的;其摻雜控制能力比擴(kuò)散方式強(qiáng)。摻雜的劑量由注人的雜質(zhì)能量和時間決定。硅表面定域選擇摻雜 必須在晶片表面形成阻止雜質(zhì)摻入的阻擋層(或稱掩膜)。二氧化硅是常用的掩膜層材料。 氧化方式有濕法和

5、干法二種，干法氧化生成的氧化層質(zhì)量較好,氧化在表面進(jìn)行，一般氧化層約有50%的厚度是在初始硅表面上形成，另50%的厚則延伸至初始表面之下。除了氧化層之外，常用于掩膜層的材料還有光刻膠氮化硅和多晶硅。這些材料均能阻擋雜質(zhì)的摻入，達(dá)到選擇摻雜的目的。復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝光刻工藝將電路版圖設(shè)計的幾何圖形復(fù)制到硅片表面 在SiO2層上涂上一層光刻膠，然后由計算機(jī)數(shù)據(jù)庫中存放的圖像用紫外光投射到硅片上，使硅片上的一部分區(qū)域曝光 另一種方法是將版圖設(shè)計的圖像制成光刻掩膜版，掩膜版使局部光刻膠暴露在UV光線下，

6、從而達(dá)到選擇曝光的目的。由于光刻膠受紫外光照射其性質(zhì)會改變，在曝光后的顯影過程中受紫外照射的光刻膠可以用溶液(顯影液)去掉，使硅片表面需要摻雜區(qū)域的二氧硅層暴露出來。復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝 在光刻顯影之后緊接是刻蝕工藝,刻蝕工藝(腐蝕)是去除無保護(hù)層的表面材料的過程，一般有濕法和干法二種基本的腐蝕工藝，濕法腐蝕是用化學(xué)藥品除去待腐蝕的材料，干法腐蝕所用的是具有化學(xué)活潑性的射頻等離子體,用氫氟酸(HF)能腐蝕二氧化硅，而光刻膠是抗氫氟酸腐蝕的，因此暴露區(qū)域的二氧化硅層被腐蝕掉，使摻雜區(qū)域能夠暴露在雜質(zhì)

7、環(huán)境下。最后在摻雜之前必須去掉光刻膠保護(hù)層，并清洗表面.復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝 光刻工藝和刻蝕工藝的誤差對集成電路申最小線條分辨率的影響很大，用紫外光曝光時，所采用的系統(tǒng)可能是投影曝光系統(tǒng)和直接硅片步進(jìn)重復(fù)曝光系統(tǒng)。在光刻掩膜版線條邊緣產(chǎn)生的光衍射和光刻對準(zhǔn)所引進(jìn)的誤差，便最小線寬限制在0.8um左右。為生長更小線寬的集成電路，必須采取電子束直接曝光系統(tǒng). 淀積-淀積是在硅片上淀積各種材料的薄膜，常用的方法有化學(xué)汽相淀積(CVD)，真空蒸發(fā)濺射.復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與

8、系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝CMOS工藝 拋光晶片作為MOS晶體管的襯底，由于CMOS工藝必須同時在晶片上構(gòu)造NMOS和PMOS二種結(jié)構(gòu)，因此必須在晶片上同時有二種滲雜的襯底，方法是在一種摻雜襯底上形成另一種雜質(zhì)的阱。CMOS工藝根據(jù)襯底或阱的性質(zhì)可分成以下四種主要的形式。n阱工藝，p阱工藝，雙阱工藝，SOI工藝復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝基本的n阱工藝流程 p型輕摻雜晶片 n阱區(qū)域 有源區(qū),場區(qū)生成 場區(qū)再摻雜，這一注入過程稱為溝道阻斷注入(channel-stop)

9、 場氧化 鳥嘴效應(yīng),表面平整化 N/PMOS溝道調(diào)整注入 生成質(zhì)量很好的薄氧化層作為晶體管柵氧化層復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝 淀積多晶硅層作為晶體管的柵極材料(多晶硅將被n+重?fù)诫s MOS晶體管的源,漏區(qū) 接觸孔 金屬互連線 鈍化層 增強(qiáng)型 雙層或多層金屬連線 平整化(CMP) 雙層多晶或多層多晶 電容復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.1集成電路工藝 工藝對應(yīng)兩種文件 工藝參數(shù)和器件模型參數(shù) 版圖設(shè)計規(guī)則 芯片的位置不同影響器件參數(shù)復(fù)

10、旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.2半導(dǎo)體 器件模型 多種模型應(yīng)用于不同場合 PCM參數(shù) 器件幾何尺寸和形狀對器件的參數(shù)影響很大45.2.1本征半導(dǎo)體和摻雜半導(dǎo)體 本征半導(dǎo)體 ni=3.9x10l6T 3/2 e-Eg0/2KT 室溫下硅的本征濃度為ni=1.45x1010cm-3復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計 摻雜半導(dǎo)體 N型半導(dǎo)體 nn=ND pn=ni2/ND P型半導(dǎo)體 pp=NA np=ni2/NA復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路

11、與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.2.2二極管二極管是最基本的半導(dǎo)體器件。當(dāng)二種摻雜種類不同的半導(dǎo)體材料合并在一起時，在交界處一定會形成pn結(jié)，從而形成pn結(jié)二極管。當(dāng)金屬和半導(dǎo)體材料合并在一起時也可能形成肖特基(schottky)二極管突 變 的 p n 結(jié) 二 邊 的 耗 層 區(qū) 寬 度Xn(5.2.8),Xp(5.2.9)內(nèi)建勢壘0 SPICE參數(shù)PBI復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.2.2二極管 在外加電壓VD耗層區(qū)寬度Xd(5.2.11) 耗盡區(qū)電荷Q,電場強(qiáng)度E0和耗盡區(qū)電容Cj的表達(dá)式(5.

12、2.12),(5.2.13)(5.2.14) 二極管正偏時ID=AIs(e qVd/KT-1) Is為飽和電流（5.2.16) 1.0e-15 二極管反偏單位面積電流等于Is,電壓超過擊穿電壓 雪崩擊穿 隧道擊穿復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.2.3pn結(jié)二極管的SPICE模型復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.3 MOS晶體管531M0S晶體管的結(jié)構(gòu)和工作原理復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)

13、計以NMOS為例，當(dāng)漏、源之間加一定的偏置電壓時將會產(chǎn)生漏、源電流，注意到對電流貢獻(xiàn)的只有電子一種載流子，故MOS晶體管又稱為單極型晶體管，以與雙極型晶體管相區(qū)別。加多大的柵極電壓剛好能建立起導(dǎo)電溝道是人們首先關(guān)心的，這一電壓稱為閾值電壓VT如果NNlOS晶體管在零柵源偏壓的情況下沒有導(dǎo)電溝道，則表示NMOS晶體管是正常關(guān)閉的器件稱為增強(qiáng)型NMOS，其閾值電壓稱為Ve，如果NMOS管在零柵源偏壓下已經(jīng)存在導(dǎo)電溝道，則稱為耗層型NMOS，其閾值電壓稱為Vd復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.3.2閾值電壓復(fù)旦大學(xué)專用集成電路與系

14、統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.3.3電流-電壓方程4工作狀態(tài)分成三個區(qū)域加以討論(1)截止區(qū)(2)線性區(qū)復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路級設(shè)計電路級設(shè)計45.3.3電流-電壓方程飽和區(qū)復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室復(fù)旦大學(xué)專用集成電路與系統(tǒng)實驗室第五章第五章 電路