第4章半導(dǎo)體存儲(chǔ)器

1、1 存儲(chǔ)器是計(jì)算機(jī)中存儲(chǔ)信息的部件。它可以把存儲(chǔ)器是計(jì)算機(jī)中存儲(chǔ)信息的部件。它可以把需要需要CPU處理的程序和原始數(shù)據(jù)存儲(chǔ)起來。處理的程序和原始數(shù)據(jù)存儲(chǔ)起來。第第4 4章章 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器l一是存儲(chǔ)器的內(nèi)部結(jié)構(gòu)、性能指標(biāo)和如一是存儲(chǔ)器的內(nèi)部結(jié)構(gòu)、性能指標(biāo)和如何選用存儲(chǔ)器組成高效的存儲(chǔ)系統(tǒng)。何選用存儲(chǔ)器組成高效的存儲(chǔ)系統(tǒng)。l二是微型計(jì)算機(jī)常用的大規(guī)模集成電路二是微型計(jì)算機(jī)常用的大規(guī)模集成電路隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器以及與隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器以及與CPU的的連接。連接。2 在現(xiàn)代微機(jī)中同時(shí)采用三級(jí)存儲(chǔ)層次，構(gòu)成在現(xiàn)代微機(jī)中同時(shí)采用三級(jí)存儲(chǔ)層次，構(gòu)成cache-內(nèi)存內(nèi)存-外存三級(jí)存儲(chǔ)系統(tǒng)。

2、外存三級(jí)存儲(chǔ)系統(tǒng)。P219內(nèi)存內(nèi)存-外存存儲(chǔ)層次外存存儲(chǔ)層次的形成解決了存儲(chǔ)器的大的形成解決了存儲(chǔ)器的大容量和低成本之間的矛盾，容量和低成本之間的矛盾，彌補(bǔ)主存容量的不足彌補(bǔ)主存容量的不足高速緩存高速緩存-內(nèi)存層次內(nèi)存層次的形成解決了速度與成本的形成解決了速度與成本的矛盾。的矛盾。34.1.1 4.1.1 存儲(chǔ)器的分類存儲(chǔ)器的分類: :外存和內(nèi)存外存和內(nèi)存 按存儲(chǔ)器載體分類按存儲(chǔ)器載體分類（1）磁介質(zhì)存儲(chǔ)器）磁介質(zhì)存儲(chǔ)器 速度較慢，一般用作外存。如磁盤、磁帶等。速度較慢，一般用作外存。如磁盤、磁帶等。（2）半導(dǎo)體存儲(chǔ)器）半導(dǎo)體存儲(chǔ)器 容量大，速度快，體積小，功耗低，廣泛用于大、容量大，速度快，

3、體積小，功耗低，廣泛用于大、中、小及微型機(jī)中作內(nèi)存中、小及微型機(jī)中作內(nèi)存（3）光存儲(chǔ)器）光存儲(chǔ)器 速度快，但需復(fù)雜的硬件，主要用作外存速度快，但需復(fù)雜的硬件，主要用作外存44.1.2 4.1.2 半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器的分類 雙極型靜態(tài) SRAM MOS 型動(dòng)態(tài) DRAM掩模 ROM可編程序 PROM(一次性寫入) EPROM （紫外線擦除）EEPROM（電擦除）電荷藕合器件CCD 磁泡存儲(chǔ)器半導(dǎo)體存儲(chǔ)器隨機(jī)存取存儲(chǔ)器 RAM只讀存儲(chǔ)器ROM串行存儲(chǔ)器非易失非易失NVRAM54.1.3 半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)1存儲(chǔ)容量存儲(chǔ)容量指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)

4、制數(shù)的指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。通常以位數(shù)。通常以單元數(shù)單元數(shù)數(shù)據(jù)線位數(shù)數(shù)據(jù)線位數(shù)表示。表示。 2114：1K 4 6264： 1K 8=1KB，1MB=210KB2 存取速度存取速度 用存取時(shí)間來衡量，存取時(shí)間指從用存取時(shí)間來衡量，存取時(shí)間指從CPU給出有效的存儲(chǔ)給出有效的存儲(chǔ)器地址到存儲(chǔ)器給出有效數(shù)據(jù)所需要的時(shí)間。器地址到存儲(chǔ)器給出有效數(shù)據(jù)所需要的時(shí)間。存取時(shí)間：超高速存儲(chǔ)器：小于存取時(shí)間：超高速存儲(chǔ)器：小于20ns；中速：；中速：100200ns；低速：低速：300ns以上以上64.2 隨機(jī)讀寫存儲(chǔ)器（隨機(jī)讀寫存儲(chǔ)器（RAM）4.2.1 靜態(tài)靜態(tài)RAM1. 靜態(tài)靜態(tài)RAM

5、的基本存儲(chǔ)電路的基本存儲(chǔ)電路 MOS型靜態(tài)型靜態(tài)RAM的基本存儲(chǔ)單元通常由六個(gè)的基本存儲(chǔ)單元通常由六個(gè)MOS場(chǎng)效應(yīng)晶場(chǎng)效應(yīng)晶體管構(gòu)成，只要不切斷電源，其寫入的數(shù)據(jù)可長(zhǎng)期保留，且不體管構(gòu)成，只要不切斷電源，其寫入的數(shù)據(jù)可長(zhǎng)期保留，且不需動(dòng)態(tài)刷新。需動(dòng)態(tài)刷新。T1,T2：組成雙穩(wěn)態(tài)觸發(fā)器組成雙穩(wěn)態(tài)觸發(fā)器T3,T4：負(fù)載管負(fù)載管T5,T6：控制管控制管A點(diǎn)的狀態(tài)，即要表示的二進(jìn)點(diǎn)的狀態(tài)，即要表示的二進(jìn)制的一位數(shù)制的一位數(shù)。設(shè)設(shè)T1截止，截止，T2導(dǎo)通，為導(dǎo)通，為1； T2截止，截止，T1導(dǎo)通，為導(dǎo)通，為0；71) 寫入過程 選擇線為高電平，T5、T6導(dǎo)通 寫入1：則I/O=1，I/O#=0，它們經(jīng)T

6、5、T6加到A、B點(diǎn)，使T1截止，T2導(dǎo)通，使A=1，B=0，進(jìn)入“1”狀態(tài)。 寫入0：I/O線為“0”，I/O#上為“1”，使得T1導(dǎo)通，T2截止，達(dá)到“0”穩(wěn)態(tài)。82）讀出過程： 經(jīng)地址譯碼后選中此電路（單元），即選擇線上為高電平。這時(shí)，由于A與I/O線通，B與I/O#線通，所以I/O線上的狀態(tài)即要讀出的數(shù)據(jù)。 這種電路，當(dāng)讀出之后，原存儲(chǔ)的數(shù)據(jù)完好不變，稱為非破壞性讀出。 92 2靜態(tài)靜態(tài)RAMRAM的結(jié)構(gòu)的結(jié)構(gòu)將多個(gè)存儲(chǔ)單元按一定方式排列起來，就組成了一個(gè)靜將多個(gè)存儲(chǔ)單元按一定方式排列起來，就組成了一個(gè)靜態(tài)態(tài)RAM存儲(chǔ)器。存儲(chǔ)器。 10典型的典型的SRAM 6116：2KB，A0A10

7、，D0D7形成形成128*16*8（每（每8列組成看作一個(gè)整體操作）的陣列列組成看作一個(gè)整體操作）的陣列片選片選CS#輸出允許輸出允許OE#讀寫控制讀寫控制WE#11A0Al2-13根地址信號(hào)線，通常接到系統(tǒng)地址總線的低13位上，以便CPU能夠?qū)ぶ沸酒系母鱾€(gè)存儲(chǔ)單元。D0D7-8根雙向數(shù)據(jù)線，與系統(tǒng)的數(shù)據(jù)總線相連。12823456789101112131427262524232221201918171615NCA12A7A6A5A4A3A2A1A0D0D1D2GNDD7D6D5D4D3WECS2A8A9A11OEA10CS1Vcc 6264CS1，CS2片選信號(hào)線。系統(tǒng)的高位地址信號(hào)A13A

8、19 和控制信號(hào)通過譯碼產(chǎn)生片選信號(hào)。 OE-輸出允許信號(hào)。WE -寫允許信號(hào)。其它：Vcc為+5V電源，GND接地端，NC表示空端。62646264 的讀寫的讀寫 高阻其它情況讀出0101寫入100D0D7OECS2CS1WE124.2.2 4.2.2 動(dòng)態(tài)動(dòng)態(tài)RAMRAM1 1動(dòng)態(tài)動(dòng)態(tài)RAMRAM存儲(chǔ)電路存儲(chǔ)電路 由一只MOS管T和一個(gè)電容C組成，靠C存儲(chǔ)電荷來存儲(chǔ)數(shù)據(jù)。 寫入時(shí)，字選擇線為1，T導(dǎo)通，數(shù)據(jù)線上的信號(hào)存入C中。 讀出時(shí)，字選擇線為1，T導(dǎo)通，C上的信號(hào)加到數(shù)據(jù)線上。 132.2.動(dòng)態(tài)動(dòng)態(tài)RAMRAM舉例舉例 Intel 2164AIntel 2164A容量：容量：64K64

9、K* *1bit1bit引腳：引腳：A A0 0AA7 7，D D，RASRAS，CASCAS 由行地址選通信號(hào)由行地址選通信號(hào)RASRAS，把先送來的，把先送來的8 8位地址送至位地址送至行地址鎖存器，由隨后出現(xiàn)的列地址選通信號(hào)行地址鎖存器，由隨后出現(xiàn)的列地址選通信號(hào)CASCAS把把后送來的后送來的8 8位地址送至列地址鎖存器。位地址送至列地址鎖存器。143. 高集成度DRAMSDRAM同步動(dòng)態(tài)隨機(jī)訪問存儲(chǔ)器（1）DDR SDRAM 雙倍率SDRAM(2) DDR2 4倍速(3)DDR3(4) RDRAM突發(fā)存取的高速DRAM4. 內(nèi)存條(1)72引腳的DRAM-SIMM(2)168引腳的S

10、DRAM-DIMM(3)184引腳的DDR-SDRAM-DIMM15l168線的內(nèi)存條（64+8位）SAMSUNG公司的KMM375S1620BT，容量為16M*72（128MB），集成了18片16M*4的SDRAM，有64位數(shù)據(jù)線，還有8位奇偶校驗(yàn)位。164.2.3 雙口雙口RAM多處理機(jī)應(yīng)用系統(tǒng)中的相互通信多處理機(jī)應(yīng)用系統(tǒng)中的相互通信(1)雙端口雙端口RAM：用于高速共享數(shù)據(jù)緩沖器系統(tǒng)中，：用于高速共享數(shù)據(jù)緩沖器系統(tǒng)中，公共全局存儲(chǔ)器公共全局存儲(chǔ)器(2)VRAM：圖形圖像顯示中，加速視頻圖像處理：圖形圖像顯示中，加速視頻圖像處理 (3)FIFO：用于高速通信系統(tǒng)、圖像圖形處理、：用于高速通

11、信系統(tǒng)、圖像圖形處理、DSP和數(shù)據(jù)采集系統(tǒng)以及準(zhǔn)周期性突發(fā)信息緩沖和數(shù)據(jù)采集系統(tǒng)以及準(zhǔn)周期性突發(fā)信息緩沖系統(tǒng)的先進(jìn)先出存儲(chǔ)器系統(tǒng)的先進(jìn)先出存儲(chǔ)器 (4)MPRAM：多：多CPU系統(tǒng)的共享存儲(chǔ)器。系統(tǒng)的共享存儲(chǔ)器。172. 雙端口RAM舉例CY7C130/131/140/1411K*8bit高速雙端口SRAMA0A9：地址線I/O0I/O7：數(shù)據(jù)線CE#：片選OE#：輸出允許線R/W#：讀寫控制BUSY#：INT#：184.3.1 掩膜式只讀存儲(chǔ)器掩膜式只讀存儲(chǔ)器ROM ROM制造廠家按用戶提供的數(shù)據(jù)，在芯片制造時(shí)寫定。用戶無法修改。194.3.2 可編程的只讀存儲(chǔ)器可編程的只讀存儲(chǔ)器PROM

12、只能寫入一次。204.3.3 可編程、可擦除的只讀存儲(chǔ)器可編程、可擦除的只讀存儲(chǔ)器EPROM擦除：用擦除：用12mWcm2的紫外線（或的紫外線（或X射線）相距射線）相距3cm，進(jìn)行照射進(jìn)行照射1020min，擦除原存信息，成為全擦除原存信息，成為全1狀態(tài)。狀態(tài)。寫入：使用專門的寫入器（也叫編程器）用加電壓的寫入：使用專門的寫入器（也叫編程器）用加電壓的手段使要存入手段使要存入“0”的那些存儲(chǔ)位進(jìn)行寫的那些存儲(chǔ)位進(jìn)行寫“0”，而對(duì)，而對(duì)要存要存“1”的存儲(chǔ)位不加電壓，仍保存原有的的存儲(chǔ)位不加電壓，仍保存原有的“1”代代碼。碼。21常用的常用的EPROM： Intel 2716 （ 2K X 8）

13、， 2732（4KB）， 2764 (8KB) ，27128 (16KB)，27256 (32KB) 典型典型EPROM2764A芯片介紹芯片介紹圖4.14 2764A功能框圖2211.512.5V23圖4.15 2764A編程時(shí)的波形244.3.3 電可改寫的、可重編程的只讀存儲(chǔ)器電可改寫的、可重編程的只讀存儲(chǔ)器EEPROM 擦除時(shí)讓電流只通過指定的存儲(chǔ)單元，把其擦除時(shí)讓電流只通過指定的存儲(chǔ)單元，把其中一個(gè)字（或字節(jié)）擦去并改寫。中一個(gè)字（或字節(jié)）擦去并改寫。251.并行并行EEPROM26(1)2816 DIP2427特點(diǎn)：特點(diǎn)：lRDY/BUSY#：擦寫過程置低，：擦寫過程置低，擦些完畢

14、后，再置高擦些完畢后，再置高l片內(nèi)有防寫保護(hù)單元片內(nèi)有防寫保護(hù)單元l使用單一使用單一+5V電源，片內(nèi)有升電源，片內(nèi)有升到到21V的電路。的電路。l有地址鎖存器、數(shù)據(jù)鎖存器，有地址鎖存器、數(shù)據(jù)鎖存器，可直接與可直接與CPU相連。相連。2829（1）二線制串行I2C EEPROM 24C01二線制I2C總線是PHILIPS公司推出的一種串行總線。lDIP8 128*8 lSCL串行時(shí)鐘信號(hào)，用于對(duì)輸入和輸出數(shù)據(jù)的同步lSDA串行數(shù)據(jù)輸入輸出線lWP接VCC時(shí)，數(shù)據(jù)寫保護(hù)lA0A1A2：片選地址輸入2.串行串行EEPROM30（2）三線制同步串行 EEPROM 93C46三線制同步串行總線是美國(guó)國(guó)家

15、半導(dǎo)體公司采用的一種串行總線。lDIP8 128*8 lCS 片選lSK串行時(shí)鐘信號(hào)，用于對(duì)輸入和輸出數(shù)據(jù)的同步lDI 數(shù)據(jù)輸入lDO數(shù)據(jù)輸出線lORG 組織結(jié)構(gòu)選擇輸入，接地時(shí)，8位為一單元，懸空時(shí)，16位為一單元2.串行串行EEPROM31非易失性存儲(chǔ)器NVMlNOR 寫入為主lDINORlNAND 數(shù)據(jù)存儲(chǔ)，文件存儲(chǔ)，核心lANDl由EEPROM派生的閃存4.3.4 閃速存儲(chǔ)器閃速存儲(chǔ)器FLASH32類型型號(hào)容量地址線數(shù)據(jù)線封裝SRAM62648KBA0A12D0D7DIP28DRAM2164A 64K*1A0A7DOUTDIP16EPROM2764A 8KBA0A12D0D7DIP28

16、EEPROM2864A 8KBA0A12D0D7DIP28復(fù)復(fù)習(xí)習(xí)33lRAMRAM、ROMROM區(qū)別：區(qū)別：ROMROM：ROMROM用來存放程序，為調(diào)試方便，多采用用來存放程序，為調(diào)試方便，多采用EPROMEPROMRAMRAM：存儲(chǔ)器容量不大，功耗較小時(shí)，可采用靜態(tài)存儲(chǔ)器容量不大，功耗較小時(shí)，可采用靜態(tài)RAMRAM；系統(tǒng)較大，存儲(chǔ)器容量很大，功能和價(jià)格成為主要矛盾，系統(tǒng)較大，存儲(chǔ)器容量很大，功能和價(jià)格成為主要矛盾，要選擇動(dòng)態(tài)要選擇動(dòng)態(tài)RAMRAM，這時(shí)要考慮刷新問題。這時(shí)要考慮刷新問題。l組成存儲(chǔ)器模塊時(shí)，需要考慮的因素主要有：容組成存儲(chǔ)器模塊時(shí)，需要考慮的因素主要有：容量、速度、負(fù)載等

17、：量、速度、負(fù)載等：容量：根據(jù)需要（基本需求及系統(tǒng)擴(kuò)展使用）容量：根據(jù)需要（基本需求及系統(tǒng)擴(kuò)展使用）速度：芯片的工作速度取決于芯片的讀寫周期。速度：芯片的工作速度取決于芯片的讀寫周期。344.44.4 CPUCPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接4.4.1 連接時(shí)應(yīng)注意的問題連接時(shí)應(yīng)注意的問題 1CPU總線的負(fù)載能力總線的負(fù)載能力 2CPU的時(shí)序與存儲(chǔ)器的存取速度之間的時(shí)序與存儲(chǔ)器的存取速度之間的配合的配合 3存儲(chǔ)器組織、地址分配存儲(chǔ)器組織、地址分配 存儲(chǔ)器的地址要合理分配存儲(chǔ)器的地址要合理分配 4控制信號(hào)的連接控制信號(hào)的連接 354.4.2 典型典型CPU與存儲(chǔ)器的連接與存儲(chǔ)器的連接 存儲(chǔ)器芯片

18、的外部引腳按功能分為數(shù)據(jù)線存儲(chǔ)器芯片的外部引腳按功能分為數(shù)據(jù)線、地址線和控制線地址線和控制線。 CPU與存儲(chǔ)器的連接就是指與存儲(chǔ)器的連接就是指地址線、數(shù)據(jù)地址線、數(shù)據(jù)線和控制線的連接線和控制線的連接。重點(diǎn)說明的是存儲(chǔ)器與。重點(diǎn)說明的是存儲(chǔ)器與CPU地址總線的連接方式，必須滿足對(duì)這些芯地址總線的連接方式，必須滿足對(duì)這些芯片所分配的地址范圍的要求。片所分配的地址范圍的要求。36CPU發(fā)出的地址信號(hào)必須實(shí)現(xiàn)兩種選擇：發(fā)出的地址信號(hào)必須實(shí)現(xiàn)兩種選擇：（1）片選：片選：對(duì)存儲(chǔ)器芯片的選擇，使相關(guān)芯片的片選對(duì)存儲(chǔ)器芯片的選擇，使相關(guān)芯片的片選端端CS為有效。為有效。（2）字選：字選：在選中的芯片內(nèi)部再選擇

19、某一存儲(chǔ)單元。在選中的芯片內(nèi)部再選擇某一存儲(chǔ)單元。片選信號(hào)和字選信號(hào)均由片選信號(hào)和字選信號(hào)均由CPU發(fā)出的地址信號(hào)經(jīng)譯碼發(fā)出的地址信號(hào)經(jīng)譯碼電路產(chǎn)生電路產(chǎn)生字選信號(hào)：字選信號(hào)：由存儲(chǔ)器芯片的內(nèi)部譯碼電路產(chǎn)生，這部由存儲(chǔ)器芯片的內(nèi)部譯碼電路產(chǎn)生，這部分譯碼電路不需用戶設(shè)計(jì)。由低位地址線滿足每個(gè)分譯碼電路不需用戶設(shè)計(jì)。由低位地址線滿足每個(gè)芯片組內(nèi)的選址需要。芯片組內(nèi)的選址需要。片選信號(hào)：片選信號(hào)：需自行設(shè)計(jì)。由剩余的高位地址線用于各需自行設(shè)計(jì)。由剩余的高位地址線用于各個(gè)芯片的選擇個(gè)芯片的選擇低位選址、高位選片低位選址、高位選片37下面介紹外部譯碼電路的兩種譯碼方法。下面介紹外部譯碼電路的兩種譯碼方

20、法。1. 線性選擇法線性選擇法 直接用直接用CPU地址總線中某一高位線作為存儲(chǔ)器芯地址總線中某一高位線作為存儲(chǔ)器芯片的片選信號(hào)，簡(jiǎn)稱為線選法。片的片選信號(hào)，簡(jiǎn)稱為線選法。優(yōu)點(diǎn)：連接簡(jiǎn)單，片選信號(hào)的產(chǎn)生不需復(fù)雜的邏輯電優(yōu)點(diǎn)：連接簡(jiǎn)單，片選信號(hào)的產(chǎn)生不需復(fù)雜的邏輯電 路。路。缺點(diǎn)缺點(diǎn)：(1) 當(dāng)采用線選法時(shí)，高位地址未全部用完、而當(dāng)采用線選法時(shí)，高位地址未全部用完、而 又沒有對(duì)其實(shí)施控制時(shí)，會(huì)出現(xiàn)地址的不連又沒有對(duì)其實(shí)施控制時(shí)，會(huì)出現(xiàn)地址的不連 續(xù)和多義性。續(xù)和多義性。 (2)即使所有的高位地址線都用作線選，其能尋即使所有的高位地址線都用作線選，其能尋 址的存儲(chǔ)空間也十分有限。址的存儲(chǔ)空間也十分有

21、限。38例：用2KX8位的6116芯片組成4KX8位的存儲(chǔ)器系統(tǒng)A11A121000H-17FFH地址空間：0800-0FFFHCE 6116CE 6116A10-A0D7-D01. 最多可接9片6116，容量2K*9=18KB（20位AB）2. 注意地址的多義性392. 全譯碼法全譯碼法 將高位地址全部作為譯碼器的輸入，用譯碼器的將高位地址全部作為譯碼器的輸入，用譯碼器的輸出作為片選信號(hào)。輸出作為片選信號(hào)。 在這種方法中，低位地址線用作字選，與芯片的在這種方法中，低位地址線用作字選，與芯片的地址輸入端直接相連；高位地址線全部連接進(jìn)譯碼電地址輸入端直接相連；高位地址線全部連接進(jìn)譯碼電路，用來生

22、成片選信號(hào)。這樣，所有的地址線均參與路，用來生成片選信號(hào)。這樣，所有的地址線均參與片內(nèi)或片外的地址譯碼，不會(huì)產(chǎn)生地址的多義性和不片內(nèi)或片外的地址譯碼，不會(huì)產(chǎn)生地址的多義性和不連續(xù)性。在全譯碼方式中，譯碼電路的核心常用一塊連續(xù)性。在全譯碼方式中，譯碼電路的核心常用一塊譯碼器充當(dāng)，例如譯碼器充當(dāng)，例如74LS138等。等。40例：用2KX8位的6116芯片組成4KX8位的存儲(chǔ)器系統(tǒng)41 1. 地址譯碼器地址譯碼器 74LS138 3個(gè)輸入端個(gè)輸入端8個(gè)輸出端個(gè)輸出端3個(gè)使能端個(gè)使能端4243A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5

23、 A4 A3 A2 A1 A00 1 1 1 0 0 0 * * * * * * * * * * * * *EPROM 2764芯片的地址范圍為芯片的地址范圍為70000H 71FFFH圖圖 2764與與8088系統(tǒng)的連接圖系統(tǒng)的連接圖 IO/ M A 19A 18A 17A 16G G2A G2B C B A74LS138A 15A 14A 13 Y 0A0A1A12 RDD0D7D0D7A0A1A12OECSPGMVccVppGNDC+5V27641 &44l存儲(chǔ)單元的個(gè)數(shù)，以字節(jié)為單位。l注意：存儲(chǔ)空間與存儲(chǔ)容量的區(qū)別 存儲(chǔ)容量：某微機(jī)配置2條128MB的SDRAM內(nèi)存條，其內(nèi)存

24、容量為256MB 內(nèi)存空間：又稱為存儲(chǔ)空間、尋址范圍，是指微機(jī)的尋址能力，與CPU的地址總線寬度有關(guān)，如Pentium 4有36位地址線，尋址范圍為64GB 45存儲(chǔ)器連接舉例存儲(chǔ)器連接舉例例例: 8088系統(tǒng)中，利用系統(tǒng)中，利用74LS138譯碼器和譯碼器和2114（1K4）芯片構(gòu)芯片構(gòu)成一個(gè)成一個(gè)4K8容量的存儲(chǔ)器容量的存儲(chǔ)器，要求存儲(chǔ)器的起始地址是要求存儲(chǔ)器的起始地址是80000H，畫出連線圖，并寫出各組首末地址。畫出連線圖，并寫出各組首末地址。2個(gè)2114組成一個(gè)1KB存儲(chǔ)器與CPU的連接 片選信號(hào)由高位地址譯碼產(chǎn)生21141K421141K4D0D7A0A9CPU讀寫控制信號(hào) WE片

25、內(nèi)地址線：1K=210芯片組容量：(1K4)21KBCS46存儲(chǔ)器連接舉例存儲(chǔ)器連接舉例8088系統(tǒng)中，利用系統(tǒng)中，利用74LS138譯碼器和譯碼器和2114（1K4）芯片構(gòu)成一芯片構(gòu)成一個(gè)個(gè)4K8容量的存儲(chǔ)器容量的存儲(chǔ)器，要求存儲(chǔ)器的起始地址是要求存儲(chǔ)器的起始地址是80000H，畫畫出連線圖，并寫出各組首末地址。出連線圖，并寫出各組首末地址。478088系統(tǒng)中，采用系統(tǒng)中，采用74LS138譯碼，利用譯碼，利用1片片6116和和2片片6264構(gòu)成數(shù)據(jù)存儲(chǔ)系統(tǒng)。構(gòu)成數(shù)據(jù)存儲(chǔ)系統(tǒng)。 6116D0D7 A0A10 OE#WE# CS# 6264D0D7 A0A12OE#WE#CS1# CS2 62

26、64D0D7 A0A12OE#WE#CS# CS2 74LS138G Y0 Y1G2AG2BCBA Y2+5V1A19A16IO/MA15A14A13+5V1A12A11注：6264和6116其余線自己連48640KB主存儲(chǔ)器主存儲(chǔ)器384KB內(nèi)存保留內(nèi)存保留區(qū)區(qū)圖 兩片6116與8位總線的連接圖D0 D7A0A1A10R/WOED0D7A0A1MEMWMEMR8088系統(tǒng)BUSA106116D0 D7A0A1A10R/WOED0D7A0A1MEMWMEMRA106116&A19A18A17A16A15A14A13A12A11&GG2AG2BCBALS138Y1CSY0CS補(bǔ)充

27、內(nèi)容補(bǔ)充內(nèi)容50 8086CPU有有16根數(shù)據(jù)線根數(shù)據(jù)線, 低低8位數(shù)據(jù)線總是和偶地址的存儲(chǔ)位數(shù)據(jù)線總是和偶地址的存儲(chǔ)器或器或I/O端口相連接端口相連接, 這些存儲(chǔ)器這些存儲(chǔ)器/IO端口稱為偶存儲(chǔ)體。高端口稱為偶存儲(chǔ)體。高8位的數(shù)據(jù)線與奇地址的存儲(chǔ)器或位的數(shù)據(jù)線與奇地址的存儲(chǔ)器或I/O端口相連接，這些存儲(chǔ)器端口相連接，這些存儲(chǔ)器/IO端口稱為奇存儲(chǔ)體。端口稱為奇存儲(chǔ)體。BHE有效，表示有效，表示CPU正在使用高正在使用高8位位的數(shù)據(jù)線對(duì)奇體的存儲(chǔ)單元或的數(shù)據(jù)線對(duì)奇體的存儲(chǔ)單元或I/O端口進(jìn)行訪問。它與地址碼端口進(jìn)行訪問。它與地址碼最低位最低位A0配合起來表示當(dāng)前總線使用情況。配合起來表示當(dāng)前總

28、線使用情況。8086存存儲(chǔ)儲(chǔ)器器的的管管理理51BHE A0操操 作作使用數(shù)據(jù)線使用數(shù)據(jù)線0 0 1 00 1從偶地址開始讀從偶地址開始讀/寫一個(gè)字寫一個(gè)字從偶地址讀從偶地址讀/寫一個(gè)字節(jié)寫一個(gè)字節(jié)從奇地址讀從奇地址讀/寫一個(gè)字節(jié)寫一個(gè)字節(jié)AD15AD0AD7AD0AD15AD80 11 0從奇地址開始讀從奇地址開始讀/寫一個(gè)字寫一個(gè)字（第一個(gè)總線周期）（第一個(gè)總線周期）（第二個(gè)總線周期）（第二個(gè)總線周期）AD15AD8AD7AD0BHE和和A0信號(hào)的意義信號(hào)的意義528086系統(tǒng)中，采用系統(tǒng)中，采用74LS138譯碼，利用譯碼，利用6264和和2764構(gòu)成構(gòu)成16KBRAM和和16KBROM

29、存儲(chǔ)系統(tǒng)。存儲(chǔ)系統(tǒng)。（下頁圖）（下頁圖）5354r 指指8086/8088 CPU從從I/O端口或存儲(chǔ)器讀取數(shù)據(jù)時(shí)，各有端口或存儲(chǔ)器讀取數(shù)據(jù)時(shí)，各有關(guān)引腳信號(hào)隨時(shí)間變化的情況。關(guān)引腳信號(hào)隨時(shí)間變化的情況。數(shù)據(jù)總線數(shù)據(jù)總線 DB控制總線控制總線 CB地址總線地址總線 ABAB存存儲(chǔ)儲(chǔ)器器I/O接接口口輸輸入入設(shè)設(shè)備備I/O接接口口輸輸出出設(shè)設(shè)備備CPU 最小模式下最小模式下I/O端口、存儲(chǔ)器讀周期時(shí)序端口、存儲(chǔ)器讀周期時(shí)序補(bǔ)充內(nèi)容補(bǔ)充內(nèi)容558 82 28 84 4R RD DY YR RE ES SE ET TR RE EA AD DY YV Vc cC CM MN N/ /M MX X# #

30、C CL LK KR RE EA AD DY YR RE ES SE ET T8 80 08 86 6C CP PU U8 82 28 82 2O OE E8 82 28 86 6O OE EA A1 19 9- -A A1 16 6A AD D1 15 5- -A AD D0 0A AD DD DR RE ES SS SA AD DD DR R. ./ /D DA AT TA AI IN NT TR RI IN NT TR RT TM ME EM MO OR RY YI I/ /O OI IN NT TE ER RF FA AC CE ED DA AT TA AB BU US SA AD D

31、D DR RR RE ES SS S B BU US S8 80 08 86 6與與系系統(tǒng)統(tǒng)總總線線接接口口 ( (最最小小方方式式) )R RE ES SR RD DW WR RI IN NT TA AH HO OL LD DH HL LD DA AS ST TB BB BH HE EB BH HE EC CL LO OC CK KG GE EN NE ER RA AT TC CR RV Vc cC CM M/ /I IO OA AL LE EO OR R8 82 28 83 3O OR R8 82 28 83 3H HO OL LD DH HL LD DA AD DF FN ND DA A

32、/ /R R# #D DA AT TA AD DA AT TA A補(bǔ)充內(nèi)容補(bǔ)充內(nèi)容56例例 假設(shè)假設(shè) (3500CH)=9AH執(zhí)行執(zhí)行 MOV AX，3000H B80030MOV DS，AX 8ED8MOV BX，500CH BB0C50MOV AL, BX 8A070100HB80101H000102H300103H8E0104HD80105HBB0106H0C0107H500108H8A0109H07IP補(bǔ)充內(nèi)容補(bǔ)充內(nèi)容57例例 ( DS )=3000H, (BX)=500CH, (3500CH)=9AH， 執(zhí)行執(zhí)行 MOV AL, BX 8A07指令指令MOV AL, BX包含一個(gè)從存儲(chǔ)器讀操作包含一個(gè)從存儲(chǔ)器讀操作DSESSSCSIP數(shù)據(jù)暫存器數(shù)據(jù)暫存器標(biāo)志標(biāo)志寄存器寄存器執(zhí)行部件控制電路執(zhí)行部件控制電路指令譯碼器指令譯碼器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組寄存器組指指令令隊(duì)隊(duì)列列總線總線接口接口控制控制電路電路運(yùn)運(yùn)算算器器地