第二至第五章作業(yè)答案

1、微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)作業(yè)答案第三章第三章3.5指令系統(tǒng)的設(shè)計(jì)會(huì)影響計(jì)算機(jī)系統(tǒng)的哪些性能？ 指令系統(tǒng)是指一臺(tái)計(jì)算機(jī)所能執(zhí)行的全部指指令系統(tǒng)是指一臺(tái)計(jì)算機(jī)所能執(zhí)行的全部指令的集合，其決定了一臺(tái)計(jì)算機(jī)硬件主要性能和令的集合，其決定了一臺(tái)計(jì)算機(jī)硬件主要性能和基本功能。指令系統(tǒng)一般都包括以下幾大類指令基本功能。指令系統(tǒng)一般都包括以下幾大類指令（1）數(shù)據(jù)傳送類指令。（）數(shù)據(jù)傳送類指令。（2）運(yùn)算類指令）運(yùn)算類指令 包括算包括算術(shù)運(yùn)算指令和邏輯運(yùn)算指令。（術(shù)運(yùn)算指令和邏輯運(yùn)算指令。（3）程序控制類）程序控制類指令指令 主要用于控制程序的流向。（主要用于控制程序的流向。（4）輸入）輸入/輸出輸出類

2、指令類指令 簡(jiǎn)稱簡(jiǎn)稱I/O指令，這類指令用于主機(jī)與外設(shè)指令，這類指令用于主機(jī)與外設(shè)之間交換信息。之間交換信息。 因而，其設(shè)計(jì)會(huì)影響到計(jì)算機(jī)系統(tǒng)如下性能因而，其設(shè)計(jì)會(huì)影響到計(jì)算機(jī)系統(tǒng)如下性能: 數(shù)數(shù)據(jù)傳送、算術(shù)運(yùn)算和邏輯運(yùn)算、程序控制、輸入據(jù)傳送、算術(shù)運(yùn)算和邏輯運(yùn)算、程序控制、輸入/輸出。另外，其還會(huì)影響到運(yùn)算速度以及兼容等。輸出。另外，其還會(huì)影響到運(yùn)算速度以及兼容等。 3.9某時(shí)鐘速率為2.5GHz的流水式處理器執(zhí)行一個(gè)有150萬(wàn)條指令的程序。流水線有5段，并以每時(shí)鐘周期1條的速率發(fā)射指令。不考慮分支指令和亂序執(zhí)行帶來(lái)的性能損失。a)同樣執(zhí)行這個(gè)程序，該處理器比非流水式處理器可能加速多少？b)

3、此流水式處理器是吞吐量是多少（以MIPS為單位）？ 解：（a.） 速度幾乎是非流水線結(jié)構(gòu)的5倍。 （ b.）=51pTnmSTmn串流水2500MIPSpnTT流水 3.10一個(gè)時(shí)鐘頻率為2.5 GHz的非流水式處理器，其平均CPI是4。此處理器的升級(jí)版本引入了5級(jí)流水。然而，由于如鎖存延遲這樣的流水線內(nèi)部延遲，使新版處理器的時(shí)鐘頻率必須降低到2 GHz。 (1) 對(duì)一典型程序，新版所實(shí)現(xiàn)的加速比是多少？ (2) 新、舊兩版處理器的MIPS各是多少？ 解：（1）對(duì)于一個(gè)有N條指令的程序來(lái)說(shuō)： 非流水式處理器的總執(zhí)行時(shí)間 5級(jí)流水處理器的總執(zhí)行時(shí)間sNNT990106 . 1)105 . 2/(

4、)4(sNNT99110) 4( 2)102/() 15( 加速比= N很大時(shí)加速比3.2 （2）非流水式處理器CPI=4，則 其執(zhí)行速度=2500MHz/4=625MIPS。 5級(jí)流水處理器CPI=1，則 其執(zhí)行速度=2000 MHz /1=2000 MIPS。42.310NNTT3.11隨機(jī)邏輯體系結(jié)構(gòu)的處理器的特點(diǎn)是什隨機(jī)邏輯體系結(jié)構(gòu)的處理器的特點(diǎn)是什 么？詳細(xì)說(shuō)明各部件的作用。么？詳細(xì)說(shuō)明各部件的作用。 隨機(jī)邏輯的特點(diǎn)特點(diǎn)是指令集設(shè)計(jì)與硬件的邏輯設(shè)計(jì)緊密相關(guān)，通過(guò)針對(duì)特定指令集進(jìn)行硬件的優(yōu)化設(shè)計(jì)來(lái)得到邏輯門(mén)最小化的處理器，以此減小電路規(guī)模并降低制造費(fèi)用。 主要部件主要部件包括：產(chǎn)生程序

5、地址的程序計(jì)數(shù)器，存儲(chǔ)指令的指令寄存器，解釋指令的控制邏輯，存放數(shù)據(jù)的通用寄存器堆，以及執(zhí)行指令的ALU等幾個(gè)主要部分構(gòu)成。 3.13 什么是微代碼體系結(jié)構(gòu)？微指令的作用什么是微代碼體系結(jié)構(gòu)？微指令的作用是什么？是什么？ 在微碼結(jié)構(gòu)中，控制單元的輸入和輸出之間被視為一個(gè)內(nèi)存系統(tǒng)?？刂菩盘?hào)存放在一個(gè)微程序內(nèi)存中，指令執(zhí)行過(guò)程中的每一個(gè)時(shí)鐘周期，處理器從微程序內(nèi)存中讀取一個(gè)控制字作為指令執(zhí)行的控制信號(hào)并輸出。 微指令只實(shí)現(xiàn)必要的基本操作，可以直接被硬件執(zhí)行。通過(guò)編寫(xiě)由微指令構(gòu)成的微代碼，可以實(shí)現(xiàn)復(fù)雜的指令功能。微指令使處理器硬件設(shè)計(jì)與指令集設(shè)計(jì)相分離，有助于指令集的修改與升級(jí)，并有助于實(shí)現(xiàn)復(fù)雜的指

6、令。3.14微碼體系結(jié)構(gòu)與隨機(jī)邏輯體系結(jié)構(gòu)有什微碼體系結(jié)構(gòu)與隨機(jī)邏輯體系結(jié)構(gòu)有什么區(qū)別？么區(qū)別？ （1）指令集的改變導(dǎo)致不同的硬件設(shè)計(jì)開(kāi)銷指令集的改變導(dǎo)致不同的硬件設(shè)計(jì)開(kāi)銷。 在設(shè)計(jì)隨機(jī)邏輯結(jié)構(gòu)時(shí)，指令集和硬件必須同步設(shè)計(jì)和優(yōu)化，因此設(shè)計(jì)隨機(jī)邏輯的結(jié)構(gòu)比設(shè)計(jì)微碼結(jié)構(gòu)復(fù)雜得多，而且硬件和指令集二者中任意一個(gè)變化，就會(huì)導(dǎo)致另外一個(gè)變化。 在微碼結(jié)構(gòu)中，指令設(shè)計(jì)通過(guò)為微碼ROM編寫(xiě)微碼程序來(lái)實(shí)現(xiàn)的，指令集的設(shè)計(jì)并不直接影響現(xiàn)有的硬件設(shè)計(jì)。因此，一旦修改了指令集，并不需要重新設(shè)計(jì)新的硬件。 （2）從性能上比較從性能上比較 隨機(jī)邏輯在指令集和硬件設(shè)計(jì)上都進(jìn)行了優(yōu)化，因此在二者采用相同指令集時(shí)隨機(jī)邏輯結(jié)構(gòu)

7、要更快一些。但微碼結(jié)構(gòu)可以實(shí)現(xiàn)更復(fù)雜指令集，因此可以用較少的指令完成復(fù)雜的功能，尤其在存儲(chǔ)器速度受限時(shí)，微碼結(jié)構(gòu)性能更優(yōu)。微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計(jì)作業(yè)答案第五章第五章 5.10 用16K1位的DRAM芯片組成64K8位存儲(chǔ)器，要求： (1) 畫(huà)出該存儲(chǔ)器的組成邏輯框圖。 (2) 設(shè)存儲(chǔ)器讀/寫(xiě)周期為0.5S, CPU在1S內(nèi)至少要訪問(wèn)一次。試問(wèn)采用哪種刷新方式比較合理？?jī)纱嗡⑿碌淖畲髸r(shí)間間隔是多少？對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少？ （1）組建存儲(chǔ)器共需DRAM芯片數(shù)N=（64K*8）/（16K*1）=4*8（片）。 每8片組成16K8位的存儲(chǔ)區(qū)， A13A0作為片內(nèi)地址

8、，用A15、A14經(jīng)2:4譯碼器產(chǎn)生片選信號(hào) ，邏輯框圖如下（圖有誤：應(yīng)該每組8片，每片數(shù)據(jù)線為1根） （2）設(shè)16K8位存儲(chǔ)芯片的陣列結(jié)構(gòu)為128行128列，刷新周期為2ms。因?yàn)樗⑿旅啃行?.5S，則兩次（行）刷新的最大時(shí)間間隔應(yīng)小于： 為保證在每個(gè)1S內(nèi)都留出0.5S給CPU訪問(wèn)內(nèi)存，因此該DRAM適合采用分散式或異步式刷新方式，而不能采用集中式刷新方式。 若采用分散刷新方式分散刷新方式，則每個(gè)存儲(chǔ)器讀/寫(xiě)周期可視為1S，前0.5S用于讀寫(xiě)，后0.5S用于刷新。相當(dāng)于每1S刷新一行，刷完一遍需要1281S128S，滿足刷新周期小于2ms的要求； 若采用異步刷新方式異步刷新方式，則應(yīng)保證兩

9、次刷新的時(shí)間間隔小于15.5S。如每隔14個(gè)讀寫(xiě)周期刷新一行，相當(dāng)于每15S刷新一行，刷完一遍需要12815S1920S，滿足刷新周期小于2ms的要求； 5.11若某系統(tǒng)有若某系統(tǒng)有24條地址線，字長(zhǎng)為條地址線，字長(zhǎng)為8位，其最位，其最大尋址空間為多少？現(xiàn)用大尋址空間為多少？現(xiàn)用SRAM2114(1K*4)存儲(chǔ)存儲(chǔ)芯片組成存儲(chǔ)系統(tǒng)，試問(wèn)采用線選譯碼時(shí)需要多芯片組成存儲(chǔ)系統(tǒng)，試問(wèn)采用線選譯碼時(shí)需要多少個(gè)少個(gè)2114存儲(chǔ)芯片？存儲(chǔ)芯片？ 該存儲(chǔ)器的存儲(chǔ)容量=224 *8bit=16M字節(jié) 需要SRAM2114(1K*4)存儲(chǔ)芯片數(shù)目：1681602 /32014MK組 片 組 5.12 在有16根

10、地址總線的機(jī)系統(tǒng)中畫(huà)出下列情況下存儲(chǔ)器的地址譯碼和連接圖。 （1）采用8K*1位存儲(chǔ)芯片，形成64KB存儲(chǔ)器。 （2）采用8K*1位存儲(chǔ)芯片，形成32KB存儲(chǔ)器。 （3）采用4K*1位存儲(chǔ)芯片，形成16KB存儲(chǔ)器。 由于地址總線長(zhǎng)度為16，故系統(tǒng)尋址空間為（1）8K*1位存儲(chǔ)芯片地址長(zhǎng)度為13，64KB存儲(chǔ)器需要8個(gè)8K*1位存儲(chǔ)芯片，故總共需要16根地址總線，地址譯碼為：其連線圖如下：（2）8K*1位存儲(chǔ)芯片地址長(zhǎng)度為13，32KB存儲(chǔ)器需要4個(gè)8K*1位存儲(chǔ)芯片故總共需要15根地址總線，地址譯碼為：其連線圖如下：（3）4K*1位存儲(chǔ)芯片地址長(zhǎng)度為12，16KB存儲(chǔ)器需要4個(gè)4K*1位存儲(chǔ)芯

11、片故總共需要14根地址總線，地址譯碼為：其連線圖如下：方案一：方案二： 5.13試為某8位計(jì)算機(jī)系統(tǒng)設(shè)計(jì)一個(gè)具有8KB ROM和40KB RAM的存儲(chǔ)器。要求ROM用EPROM芯片2732組成，從0000H地址開(kāi)始；RAM用SRAM芯片6264組成，從4000H地址開(kāi)始。 查閱資料可知，2732容量為4K8(字選線12根)，6264容量為8K8(字選線13根)，因此本系統(tǒng)中所需芯片數(shù)目及各芯片地址范圍應(yīng)如下表所示：硬件連線方式之一如下圖所示： 說(shuō)明： 8位微機(jī)系統(tǒng)地址線一般為16位。采用全譯碼方式時(shí)，系統(tǒng)的A0A12直接與6264的13根地址線相連，系統(tǒng)的A0A11直接與2732的12根地址線

12、相連。片選信號(hào)由74LS138譯碼器產(chǎn)生，系統(tǒng)的A15A13作為譯碼器的輸入。 各芯片的數(shù)據(jù)總線（D0D7）直接與系統(tǒng)的數(shù)據(jù)總線相連。 各芯片的控制信號(hào)線（RD、WR）直接與系統(tǒng)的控制信號(hào)線相連。5.14試根據(jù)下圖EPROM的接口特性，設(shè)計(jì)一個(gè)EPROM寫(xiě)入編程電路，并給出控制軟件的流程。EPROM寫(xiě)入編程電路設(shè)計(jì)如下圖所示：寫(xiě)入編程電路設(shè)計(jì)如下圖所示： 控制軟件流程：控制軟件流程： （1）上電復(fù)位； （2）信號(hào)為電平”1”無(wú)效（寫(xiě)模式），信號(hào)為電平”0”有效（編程控制模式），軟件進(jìn)入編程狀態(tài)，對(duì)EPROM存儲(chǔ)器進(jìn)行寫(xiě)入編程操作； （3）高位地址譯碼信號(hào)為電平”1”無(wú)效，對(duì)存儲(chǔ)器對(duì)應(yīng)0000H

13、3FFFH地址的數(shù)據(jù)依次進(jìn)行寫(xiě)入操作（其中高位地址為0、低位地址從0000H到3FFFH依次加1）寫(xiě)入的值為數(shù)據(jù)總線對(duì)應(yīng)的值。 （4）高位地址譯碼信號(hào)為電平”0”有效，對(duì)存儲(chǔ)器對(duì)應(yīng)4000H7FFFH地址的數(shù)據(jù)依次進(jìn)行寫(xiě)入操作（其中高位地址為1，低位地址從0000H到3FFFH依次加1）寫(xiě)入的值為數(shù)據(jù)總線對(duì)應(yīng)的值。 （5）存儲(chǔ)器地址為7FFFH時(shí)，寫(xiě)入操作完成，控制軟件停止對(duì)EPROM的編程狀態(tài)，釋放對(duì)信號(hào)和信號(hào)的控制。5.15試完成下面的RAM系統(tǒng)擴(kuò)充圖。假設(shè)系統(tǒng)已占用0000 27FFH段內(nèi)存地址空間，并擬將后面的連續(xù)地址空間分配給該擴(kuò)充RAM。下面方案的問(wèn)題：下面方案的問(wèn)題：1 地址不連

14、續(xù)，驅(qū)動(dòng)設(shè)計(jì)可能會(huì)比較麻煩；地址不連續(xù)，驅(qū)動(dòng)設(shè)計(jì)可能會(huì)比較麻煩；2 地址重復(fù)，浪費(fèi)系統(tǒng)地址空間；地址重復(fù)，浪費(fèi)系統(tǒng)地址空間；3 不容易理解，實(shí)際上使用可能會(huì)有問(wèn)題；不容易理解，實(shí)際上使用可能會(huì)有問(wèn)題；5.16某計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器地址空間為A8000HCFFFFH，若采用單片容量為16K*1位的SRAM芯片，（1）系統(tǒng)存儲(chǔ)容量為多少？（2）組成該存儲(chǔ)系統(tǒng)共需該類芯片多少個(gè)？（3）整個(gè)系統(tǒng)應(yīng)分為多少個(gè)芯片組？（1）該計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器地址空間為A8000HCFFFFH，系統(tǒng)存儲(chǔ)容量為：（2）單片容量為16K*1為的SRAM芯片的存儲(chǔ)容量為16Kbit=2KB組成該存儲(chǔ)系統(tǒng)共需該類芯片160KB/2KB=80個(gè)（3）題目未給出該系統(tǒng)的數(shù)據(jù)位寬為多少，此處設(shè)為8bit位寬則每組芯片組需要8個(gè)單片容量為16K*1為的SRAM芯片所有整個(gè)系統(tǒng)應(yīng)分為80/8=10個(gè)芯片組。(D0000H-A8000H) 8bit=28000H*8bit=160KB5.17 由一個(gè)具有8個(gè)存儲(chǔ)體的低位多體交叉存儲(chǔ)體中，如果處理器的訪存地址為以下八進(jìn)制值。求該存儲(chǔ)器比單體存儲(chǔ)器的平均訪問(wèn)速度提高多少（忽略初啟時(shí)的延時(shí)）？（1）10018，10028，10038，11008（2）10028，10048，10068，12008（3）10038，10068，10118，13008此處題目有誤，1001