FPGA與絕對編碼器BiSS協(xié)議通信

1、絕對編碼器BiSS協(xié)議通信引言位置編碼器是工業(yè)自動控制中重要的反饋環(huán)節(jié)執(zhí)行元件。位置編碼器按工作方式分為絕對式和增量式兩種。絕對位置式編碼器的數(shù)據(jù)輸出一般采用串行通信的方式1。位置編碼器的通信速度，在一定程度上影響閉環(huán)系統(tǒng)的時間常數(shù)。德國 IC-Haus 公司提出的BiSS(BidirectionalSynchronousSerial)協(xié)議是一種新型的可自由使用的開放式同步串行通信協(xié)議2,使用該協(xié)議通信波特率可以達(dá)到 10Mbps,達(dá)到 RS422 接口總線的波特率上限3,是其它一些同類常用串行通信協(xié)議(如 SSI,EnDat,Hiperface,起止式異步協(xié)議)的 5倍以上。表1喀協(xié)議與其它

2、同類協(xié)議對比因SSI起止式:連接總線或點(diǎn)對點(diǎn)總線或點(diǎn)對點(diǎn)點(diǎn)對點(diǎn)點(diǎn)對點(diǎn)點(diǎn)對點(diǎn)傳輸方式雙向，同步雙向毀雙向洞步單向洞步雙向異步協(xié)議免費(fèi)是否否是是波特率bps1QM3S.4K2ML5M胡議長度可變否是是否他警位可定義否是可定義否|模擬線4條4條否否 F注：起止式指一種常用的異步串行通信協(xié)議5,每幀數(shù)據(jù)包括 1 位起始位、5-8 位數(shù)據(jù)位、1(或 0)位奇偶校驗(yàn)位、1(或 1.5 或 2)位停止位。由表 1 中可知，BiSS 協(xié)議通信波特率遠(yuǎn)遠(yuǎn)高出其它協(xié)議，總線連接方式、報警位、協(xié)議長度可調(diào)整，工業(yè)應(yīng)用靈活性好，無協(xié)議產(chǎn)權(quán)成本，全數(shù)字接口無模擬器件成本。可見，在通信速度、產(chǎn)品適應(yīng)性、成本等綜合方面，B

3、iSS 協(xié)議具有很好的發(fā)展前景。1、BiSS 協(xié)議BiSS 協(xié)議包括讀數(shù)模式(sensormode)和寄存器模式(registermode)兩部分的內(nèi)容。如圖 1、圖 2 所示，在點(diǎn)對點(diǎn)或總線連接下由主機(jī)發(fā)送 MA(master)信號，編碼器返回 SL(slave)信號。SL 的返回信號是和 MA 的時鐘同步的。在寄存器模式下，MA 在提供時鐘的同時，需要攜帶寄存器地址、寄存器值等信息，這是通過不同的占空比實(shí)現(xiàn)的：當(dāng)占空比在10%30%(文中稱為低占空比)時，同時表示數(shù)據(jù) 0;當(dāng)占空比在 70%90%(文中稱為高占空比)時，同時表示數(shù)據(jù) 1。圖2總線連接方式1.1 讀數(shù)模式在讀數(shù)模式下，通信波

4、特率可達(dá)到 10Mbps,MA 和 SL 的幀結(jié)構(gòu)如圖 3 所示。其中，MA 的 REQ（請求）位的時間長度要小于 timeoutSENS（可編程的時間參數(shù)）,編碼器識別為讀數(shù)模式。在MA 的每一個時鐘上升沿，SL 返回相應(yīng)的數(shù)據(jù)位。實(shí)際應(yīng)用中，長距離的導(dǎo)線傳輸、接口電平轉(zhuǎn)換芯片等帶來的總線延時（linedelay）,會有 SL2 的延遲響應(yīng)波形。由此可估計總線延時為時間長度，即 MA 時鐘上升沿和 SL 響應(yīng)位下降沿的時間長度，相應(yīng)地延遲采樣時刻，使通信不受總線延時的影響。編碼器的位置信號需要內(nèi)部采集，轉(zhuǎn)換等過程。當(dāng)編碼器忙不能立刻響應(yīng)主機(jī)的讀數(shù)請求時，延遲響應(yīng) start 位，此時為 SL

5、3 的波形，數(shù)據(jù)處理帶來的延時為時間長度。可見，在高波特率的通信狀態(tài)下，仍能通過估計總線延時和忙延時，準(zhǔn)確的進(jìn)行數(shù)據(jù)通信。S3讀額模式協(xié)議波形1.2 寄存器模式在讀寫寄存器模式下，通信波特率相對較低。文中編碼器的寄存器為 EEPROM,正常工作上限波特率為 250K。MA 的 REQ 位時間長度要大于 timeoutSENS,編碼器識別為寄存器模式。寄存器地址序列為波形（讀寄存器、寫寄存器相同），包才3 位的 ID（編碼器編號）、7 位 ADR（編碼器地址卜 1 位 WNR（讀寫標(biāo)志位）和 4 位 CRC（校驗(yàn)位），同樣使用高低占空比來實(shí)現(xiàn)時鐘和數(shù)據(jù)的同時輸出。圖4讀寄存器模式協(xié)議波形主機(jī)輸出

6、寄存器地址序列后，如果是讀寄存器模式，即寄存器地址序列中的 WNR 位為 0,MA 繼續(xù)輸出時鐘，SL 返回寄存器中的數(shù)據(jù)。如果是寫寄存器模式，即寄存器地址序列中的 WNR 位為 1,MA 則繼11tunF瀘ID；件碑，-*MM11,續(xù)輸出高低占空比信號，SL 返回寫入的寄存器值，如該值與發(fā)送的數(shù)據(jù)一致，說明寫寄存器操作成功。位置數(shù)據(jù)、寄存器數(shù)據(jù)、寄存器地址后均加有 CRC 校驗(yàn)，保證傳送數(shù)據(jù)的準(zhǔn)確性。對于總線連接方式，BiSS 協(xié)議給出了多編碼器串行連接的讀數(shù)方式和寄存器讀寫方式，是上述時序的組合，詳細(xì)說明見參考文獻(xiàn)1。2、通信模塊的軟硬件設(shè)計硬件設(shè)計通信模塊基于 EP1C12Q240-FP

7、GA 設(shè)計， 對 NetzerRE252 型號的絕對位置式光電編碼器進(jìn)行位置讀數(shù)，采用點(diǎn)對點(diǎn)連接，RS422 差分總線接口使用 MAX3460 電平轉(zhuǎn)換芯片。為了提高通信模塊在工業(yè)應(yīng)用中的抗干擾性，接口芯片和 FPGA 核心模塊之間加入高速光耦 HCPL0630 進(jìn)行隔離。輸出接口有并行接口、串行通信接口、增量式等，與上位機(jī)通信。軟件設(shè)計圖6軟件設(shè)計框圖程序在 QuartusII 軟彳6環(huán)境下，使用 VerilogHDL7語言編寫，采用的是自底向上的編寫方式，使用約 6000 門資源。底層模塊包括讀數(shù)模塊、讀寫寄存器模塊。底層模塊的 clk 時鐘由頂層模塊的鎖相環(huán) PLL 分頻提供8。讀數(shù)模塊

8、或者讀寫寄存器模塊在 EN 置位后，獨(dú)占 MA 線，發(fā)送與協(xié)議對應(yīng)的波形，再根據(jù)編碼器返回的 SL 波形采樣識別數(shù)據(jù)，通過 data 總線保存到頂層模塊的數(shù)據(jù)緩沖區(qū)。頂層模塊主要包括兩個狀態(tài)機(jī)。讀數(shù)狀態(tài)機(jī)根據(jù)編碼器的工作時序要求完成寄存器的初始化，然后不斷的讀取編碼器的數(shù)據(jù)保存到數(shù)據(jù)緩沖區(qū)。輸出狀態(tài)機(jī)根據(jù)指定標(biāo)志位從數(shù)據(jù)緩沖區(qū)讀取數(shù)據(jù)，控制以并行、串口、增量式的輸出時序邏輯。驗(yàn)結(jié)果及對比quartusII 中的 signalTap 邏輯分析儀可以嵌入到 FPGA,觀察管腳電平和內(nèi)部變量值。 圖 7 所示為編碼器返回 14 位數(shù)據(jù)的通信波形。從圖中可見，SL 的第一個下降沿即 ACK 位延遲了約

9、 0.65s,為總線延時。一個完整的讀數(shù)操作從-5 時刻開始需要約 210 個采樣點(diǎn)，即 4.2 科 s 的時間（4.2ps=210*1/50MHz,采樣頻率 50MHz）。-. .寄存器模塊寄存器模塊頂層模塊頂層模塊珀出狀器機(jī)輸出模塊輸出模塊并療偷出4）1I輸出增惜出elkT T 翌翌J讀數(shù)模塊讀數(shù)模塊t圖7.旦變應(yīng)：式編碼器通信波形圖 8 為 TAMAGAWA-TS5667 型號的絕對式光電位置編碼器返回 17 位數(shù)據(jù)的通信波形，該編碼器采用起止式異步串行通信協(xié)議，波特率為 2.5M。半雙工通信方式下，一個完整的讀數(shù)操作從 0 時刻di 請求開始，到約 868 時刻 ro 應(yīng)答結(jié)束，需要約 30.4 科 s 的時間（30.4 科 s=868*1/28.57MHz,采樣頻率 28.57MHz）。圖8TAMAGANA-TS566T編碼器通信、波形BiSS 協(xié)議下的數(shù)據(jù)位數(shù)可調(diào)整，如果把 BiSS 協(xié)議下的數(shù)據(jù)位數(shù)從 14 位增加到 17 位,只需增加 3 個時鐘的時間長度，在 10Mbps 下為 0.3 秒。由此得到，在同樣傳輸 17 位光電編碼器位置數(shù)據(jù)的情況下，起止式異步協(xié)議耗時30.4 科而 BiSS 協(xié)議僅耗時 4.5 科通信速度提高了 6.75 倍。4、結(jié)論基于 BiSS 協(xié)議的各方面優(yōu)點(diǎn)，目前已有德國 IC-Haus,美國 Danaher,以色列 NetzerPrec