第七章數(shù)字邏輯

1、第第7章章 A/D轉(zhuǎn)換、轉(zhuǎn)換、D/A轉(zhuǎn)換轉(zhuǎn)換返回目錄返回目錄 7.1 7.1 數(shù)字信號(hào)處理的基本概念數(shù)字信號(hào)處理的基本概念 7.3 D/A7.3 D/A轉(zhuǎn)換轉(zhuǎn)換7.2 A/D7.2 A/D轉(zhuǎn)換轉(zhuǎn)換數(shù)模（DA）與模數(shù)(AD)轉(zhuǎn)換器是一種連接模擬電路和數(shù)字電路的信號(hào)變換電路。本章主要介紹模擬數(shù)字轉(zhuǎn)換的概念，模數(shù)轉(zhuǎn)換和數(shù)模轉(zhuǎn)換電路的工作原理及典型應(yīng)用電路。 數(shù)字信號(hào)處理系統(tǒng)7.1 7.1 數(shù)字信號(hào)處理的基本概念數(shù)字信號(hào)處理的基本概念 數(shù)字信號(hào)處理能將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，并運(yùn)用數(shù)字技術(shù)增強(qiáng)和修改模擬信號(hào)數(shù)據(jù)來(lái)實(shí)現(xiàn)各種應(yīng)用。DSP-數(shù)字信號(hào)處理器，包含 CPU和存儲(chǔ)器。模數(shù)轉(zhuǎn)換（AD（Analogu

2、eDigital）： 將模擬量轉(zhuǎn)換成數(shù)字量。數(shù)模轉(zhuǎn)換（DA（Digital Analogue）： 將數(shù)字量轉(zhuǎn)換成模擬量。ADC（AD轉(zhuǎn)換器）(A-D Converter)：完成AD轉(zhuǎn)換的器件。DAC（DA轉(zhuǎn)換器）：完成DA轉(zhuǎn)換的器件。通過(guò)采樣保持電路可以將連續(xù)變化的模擬信號(hào)轉(zhuǎn)換成一系列的離散電平。7.2 A/D7.2 A/D轉(zhuǎn)換轉(zhuǎn)換7.2.1 7.2.1 采樣定理采樣定理7.2.2 7.2.2 模數(shù)轉(zhuǎn)換過(guò)程模數(shù)轉(zhuǎn)換過(guò)程7.2.3 AD7.2.3 AD轉(zhuǎn)換器（轉(zhuǎn)換器（ADC)ADC)7.2.4 ADC7.2.4 ADC的性能參數(shù)的性能參數(shù)7.2.1 7.2.1 采樣定理采樣定理采樣定理：當(dāng)采樣頻

3、率大于模擬信號(hào)中最高頻率成分的兩倍時(shí)，采樣值才能不失真地反映原來(lái)模擬信號(hào)。即 fs famax fS為采樣頻率， famax為奈奎斯特頻率，它是模擬信號(hào)中的最高頻率成分（諧波）。7.2.2 7.2.2 模數(shù)轉(zhuǎn)換過(guò)程模數(shù)轉(zhuǎn)換過(guò)程ADAD轉(zhuǎn)換過(guò)程一般要經(jīng)過(guò)轉(zhuǎn)換過(guò)程一般要經(jīng)過(guò)采樣、保持、量化、編碼采樣、保持、量化、編碼四部分電四部分電路。路。1. 采樣采用是將隨時(shí)間連續(xù)變化的信號(hào)變換為時(shí)間離散的信號(hào)。采樣越多，越能精確定義一個(gè)波形。通過(guò)采樣可以將模擬信號(hào)轉(zhuǎn)換為一系列的“脈沖”信號(hào)。每個(gè)脈沖代表該信號(hào)在給定時(shí)刻的幅度。2. 保持采樣值采樣值保持到下一個(gè)采樣脈沖到來(lái)之前的過(guò)程稱為保持。保持采樣信號(hào)，是提

4、供充分的時(shí)間將其變?yōu)閿?shù)字信號(hào)。通過(guò)采樣和保持，會(huì)產(chǎn)生接近于模擬波形的“階梯波”。3. 量化和編碼采樣保持電路輸出的“階梯波”在幅值上仍是連續(xù)的，為了得到離散化的數(shù)字信號(hào)，必須將“階梯波”以某個(gè)規(guī)定的最小數(shù)量劃分為幅值上也不連續(xù)的離散電平，這個(gè)過(guò)程稱為“量化”?！傲炕焙蟮臄?shù)制最后要通過(guò)“編碼”過(guò)程用一個(gè)代碼表示出來(lái)。經(jīng)編碼后得到的代碼就是A/D轉(zhuǎn)換后的“數(shù)字量”。量化過(guò)程編碼過(guò)程7.2.3 A/D7.2.3 A/D轉(zhuǎn)換器（轉(zhuǎn)換器（ADC)ADC)常見(jiàn)的ADC有：閃速ADC、連續(xù)近似值A(chǔ)DC。3位閃速ADC結(jié)構(gòu)圖優(yōu)優(yōu)先先編編碼碼器器閃速ADC構(gòu)成：由比較器和優(yōu)先編碼器組成。比較器個(gè)數(shù)：n位輸出的

5、二進(jìn)制碼轉(zhuǎn)換器需要n個(gè)比較器。比較器參考電壓的設(shè)置是通過(guò)分壓電路來(lái)決定。編碼器：輸出表示采樣保持輸入的等效值。1. 閃速型ADC編碼器通過(guò)在使能輸入端 EN上的脈沖信號(hào)來(lái)啟動(dòng)，每一個(gè)標(biāo)準(zhǔn)采樣的輸入信號(hào)都有一個(gè)使能脈沖，使能脈沖的頻率和二進(jìn)制位的個(gè)數(shù)則決定模擬數(shù)字轉(zhuǎn)換器的精確度。閃速 ADC的特點(diǎn)：缺點(diǎn)：需要較多數(shù)量的比較器。優(yōu)點(diǎn)：轉(zhuǎn)換時(shí)間快。在每秒的采樣測(cè)量中，具有較高的吞吐量。例 1利用閃速 ADC，畫(huà)出與圖所示輸入信號(hào)對(duì)應(yīng)的編碼器數(shù)字輸出序列波形圖，假設(shè) V REF V。解根據(jù)使能脈沖作用的順序，其二進(jìn)制輸出編碼分別為100,110,111,110,100,010,000,001,011,

6、101,110,111。ADC0804 是一個(gè)逐次逼近的模數(shù)轉(zhuǎn)換器。用V電源驅(qū)動(dòng)，產(chǎn)生轉(zhuǎn)換時(shí)間為100s的8位輸出結(jié)果。芯片本身帶有一個(gè)時(shí)鐘發(fā)生器。數(shù)值輸出是三態(tài)的，可以用微處理器總線系統(tǒng)來(lái)連接。2 逐次逼近型ADCADC0804模數(shù)轉(zhuǎn)換器框圖（1）當(dāng)芯片開(kāi)始轉(zhuǎn)換時(shí)，片選信號(hào)CS為低電平，在此期間給 WR一個(gè)低脈沖。（2）當(dāng)ADC0804滿足啟動(dòng)轉(zhuǎn)換條件時(shí)，要經(jīng)過(guò)18個(gè)時(shí)鐘周期后才開(kāi)始轉(zhuǎn)換，轉(zhuǎn)換完成后自動(dòng)將INTR置為低電平，這時(shí)輸出鎖存器允許有效數(shù)據(jù)輸出。（3）當(dāng)INTR置為低電平后給RD一個(gè)低電平，在RD由低電平到高電平的瞬間把數(shù)據(jù)讀走，讀走數(shù)據(jù)后，INTR重新被置高。ADC0804器件的

7、工作時(shí)序：3 雙積分式ADC雙積分ADC由積分器、零值比較器、時(shí)鐘控制與門、計(jì)數(shù)器和定時(shí)電路組成。1) 組成雙積分ADC組成結(jié)構(gòu)框圖積分器：由運(yùn)算放大器A和RC積分網(wǎng)絡(luò)組成，是雙積分ADC的核心。輸入端接開(kāi)關(guān)S，S由定時(shí)信號(hào)控制，可以對(duì)極性相反的vi和VREFVR進(jìn)行兩次積分。積分時(shí)間常數(shù)RC。零值比較器：檢查積分器輸出是否過(guò)零。積分器輸出vB0時(shí)，封鎖與門，否則打開(kāi)與門。時(shí)鐘控制與門：與門一端接比較器的輸出，另一端接標(biāo)準(zhǔn)脈沖時(shí)鐘源。比較器的輸出信號(hào)控制與門。計(jì)數(shù)器和定時(shí)電路：它由n+1個(gè)觸發(fā)器構(gòu)成n1位二進(jìn)制計(jì)數(shù)器，并且最后一個(gè)觸發(fā)器產(chǎn)生控制信號(hào)Qn。當(dāng)計(jì)數(shù)到2n個(gè)時(shí)鐘脈沖時(shí)，前n個(gè)觸發(fā)器回

8、到全0狀態(tài)，觸發(fā)器FFn的Qn由0翻轉(zhuǎn)到1，發(fā)出定時(shí)控制 信號(hào)，使開(kāi)關(guān)S接到基準(zhǔn)電源VREF，從而完成對(duì)開(kāi)關(guān)S的控制。2) 工作原理u 采樣階段在啟動(dòng)脈沖作用下，將全部觸發(fā)器置0。使開(kāi)關(guān)S與輸入信號(hào)vI相連，A/D轉(zhuǎn)換開(kāi)始。積分器對(duì)vI進(jìn)行積分，輸出為tIBdtvRCv01由于VB0，零值比較器輸出vC = 1，n位二進(jìn)制計(jì)數(shù)器從0開(kāi)始計(jì)數(shù)，直到2n個(gè)計(jì)數(shù)脈沖，有CPnTTt21T1T2觸發(fā)器FFn的Qn由0翻轉(zhuǎn)到1，使開(kāi)關(guān)S接到基準(zhǔn)電源VREF，采樣結(jié)束。此時(shí)ICPnBVRCTv2u 比較階段開(kāi)關(guān)轉(zhuǎn)換至VREF后，積分器對(duì)VREF進(jìn)行積分，設(shè)VREF-VR，212)(211TRCVvRCTT

9、tRCVvRCTdtvRCvRICPnRICPntTRB當(dāng)vB上升至大于0時(shí)，零值電壓比較器輸出為0，封鎖了與門，計(jì)數(shù)器停止計(jì)數(shù)。假設(shè)此時(shí)計(jì)數(shù)器記錄了M個(gè)脈沖，則CPMTTtT12代人VB可得：IRnCPRICPnBVVMMTRCVVRCTv22計(jì)數(shù)器記錄的脈沖數(shù)M與輸入電壓VI成正比，計(jì)數(shù)器的狀態(tài)就表示了VI的數(shù)字量二進(jìn)制代碼，從而實(shí)現(xiàn)了A/D轉(zhuǎn)換。雙積分式ADC的特點(diǎn)：優(yōu)點(diǎn)：轉(zhuǎn)換結(jié)果與時(shí)間常數(shù)無(wú)關(guān)，消除了積分非線性帶來(lái)的誤差?？垢蓴_能力強(qiáng)，穩(wěn)定性好。缺點(diǎn)：轉(zhuǎn)換速度低。適合與低速、高精度場(chǎng)合。7.2.4 ADC 7.2.4 ADC 的性能參數(shù)的性能參數(shù)ADC芯片的外部特性有：模擬輸入、數(shù)字輸

10、出、 “轉(zhuǎn)換開(kāi)始”的控制信號(hào)、 “轉(zhuǎn)換結(jié)束 ”的狀態(tài)信號(hào)。ADC的參數(shù)有：分辨率、轉(zhuǎn)換時(shí)間、誤差指標(biāo)。在實(shí)際應(yīng)用中應(yīng)該首先精度和速度。 分辨率 指對(duì)模擬信號(hào)的分辨能力，又稱精度。通常以數(shù)字信號(hào)的位數(shù)來(lái)表示，如位 ADC、12位ADC。一個(gè)n位的二進(jìn)制數(shù)輸出的A/D轉(zhuǎn)換器能區(qū)分輸入模擬電壓的2n不同量級(jí)。 轉(zhuǎn)換速率 指完成一次 A/D轉(zhuǎn)換所需的時(shí)間。即從輸入啟動(dòng)轉(zhuǎn)換信號(hào)開(kāi)始到轉(zhuǎn)換結(jié)束，得到穩(wěn)定的數(shù)字輸出量為止的時(shí)間。轉(zhuǎn)換速率也可用吞吐量來(lái)度量，它表示每秒鐘能夠處理的采樣率。7.3 D/A 7.3 D/A 轉(zhuǎn)換轉(zhuǎn)換7.3.1 7.3.1 權(quán)電阻權(quán)電阻DACDAC7.3.2 R-2R T7.3.2

11、R-2R T型型DACDAC7.3.3 DAC7.3.3 DAC的性能參數(shù)的性能參數(shù)對(duì)于有權(quán)碼，將每一位的代碼按其位權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后將這些模擬量相加，即可得到與數(shù)字量成正比的總模擬量，從而實(shí)現(xiàn)數(shù)字/模擬轉(zhuǎn)換。 一、一、D/AD/A轉(zhuǎn)換器的基本原理轉(zhuǎn)換器的基本原理DAC電路輸入的是n位二進(jìn)制數(shù)字信息B(Bn-1,Bn-2,B1,B0)，其最低位B0和最高位Bn-1的權(quán)分別為20和2n-1。DAC電路輸出的是與輸入數(shù)字量成正比的電壓uo或電流Io。7.3.1 7.3.1 權(quán)電阻權(quán)電阻DACDAC根據(jù)虛斷、虛地可得：)2222(2001122333ddddRVRVfout（d3,d2

12、,d1,d0為1或0）即：輸出的模擬電壓正比于輸入的數(shù)字量dn，實(shí)現(xiàn)從數(shù)字量到模擬量的轉(zhuǎn)換。輸入電阻的值與相應(yīng)輸入位的二進(jìn)制權(quán)重成反比，最低的電阻值等于最高的二進(jìn)制權(quán)重輸入。二、權(quán)電阻二、權(quán)電阻DACDAC二進(jìn)制加權(quán)輸入DAC例如， Rf=2R，輸入二進(jìn)制數(shù)碼為0001，則輸出電壓為VRRVVout25.0223若輸入二進(jìn)制數(shù)碼為0011，則輸出電壓為VRRVVout)25.05.0()12(223每一個(gè)連線的二進(jìn)制碼使得輸出電壓以0.25V的幅度增加，輸出端在0-3.75V的范圍內(nèi)呈階梯狀線性分布。電路特點(diǎn)： 優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單，電阻元件數(shù)較少； 缺點(diǎn)：電阻值相差較大，當(dāng)位數(shù)較多時(shí)，電阻的值域范

13、圍太寬，對(duì)制成集成電路的工藝要求高。由于各位電阻值與二進(jìn)制碼數(shù)位成反比，因此高位權(quán)電阻的誤差對(duì)輸出電流的影響大。7.3.2 R-2R7.3.2 R-2R T T型型DACDAC1. R-2R T型DACR/2R模式的DAC只使用兩種電阻值，構(gòu)成T型電阻網(wǎng)絡(luò)。設(shè)高電平1時(shí)的電壓UR=5V，當(dāng)數(shù)碼D3D2D1D01000時(shí)，VURRUVRfRout52R-2R T型4位DAC內(nèi)部結(jié)構(gòu)當(dāng)數(shù)碼D3D2D1D00100時(shí)，VURRUVRfRout5.2222當(dāng)數(shù)碼D3D2D1D00010時(shí)，VURRUVRfRout25.12223當(dāng)數(shù)碼D3D2D1D00001時(shí)，VURRUVRfRout625.0223

14、4從D3高位到D0低位，低位的權(quán)重輸入依次產(chǎn)生一個(gè)減半的輸出電壓。應(yīng)用疊加原理，當(dāng)數(shù)碼D3D2D1D01111時(shí)，)2222(2001122334ddddUVRout上式括號(hào)中是4位二進(jìn)制數(shù)按權(quán)的展開(kāi)式。說(shuō)明輸入的數(shù)字量被轉(zhuǎn)換為模擬量時(shí)，輸出電壓Vout與二進(jìn)制權(quán)值輸入位成線性關(guān)系。電路特點(diǎn)： 優(yōu)點(diǎn)：電阻范圍小，且只有兩種電阻值，便于集成； 缺點(diǎn)：電阻用量較多，數(shù)模轉(zhuǎn)換速度慢。且由于各級(jí)電流信號(hào)到達(dá)運(yùn)放輸入端的時(shí)間有先有后，會(huì)在輸入端產(chǎn)生尖峰脈沖。當(dāng)二進(jìn)制碼由1000變?yōu)?111時(shí)，如高位先到，低位后到，則產(chǎn)生如圖示的尖峰脈沖。2. R-2R倒T型DAC為提高轉(zhuǎn)換速度和減小尖峰脈沖，將T型DA

15、C改進(jìn)為倒T型DAC。4位R-2R倒T型DAC結(jié)構(gòu)RViREFRViREF23由于從VREF向左看的等效電阻為R，所以根據(jù)電阻的分流，可得：RViiREF4232RViiREF8221RViiREF16210流入運(yùn)放輸入端的電流為：iiiREFREFRRRRDRVDDDDRVDiDiDiDiI22)2222(2168423040022223340123運(yùn)放的輸出電壓為：iiinREFffoutDVRRIRV2230iniinREFffoutDVRRIRV2210若n為的二進(jìn)制碼，則輸出電壓為：電路特點(diǎn)：倒T型DAC中個(gè)支路電流直接流入運(yùn)放的輸入端，沒(méi)有傳輸?shù)臅r(shí)間差，因此提高了轉(zhuǎn)換速度，并減小了

16、動(dòng)態(tài)過(guò)程中可能出現(xiàn)的尖峰脈沖。是目前DAC中速度較快、使用最多的一種電路結(jié)構(gòu)。7.3.3 DAC7.3.3 DAC的性能參數(shù)的性能參數(shù)1. 分辨率是指能分辨的最小電壓增量。位數(shù)越多分辨率越高，通常百分?jǐn)?shù)表示。8位DAC的分辨率： 1/(28-1)100%=0.392%12位DAC的分辨率： 1/(212-1)100%=0.024%2. 精度是指 DAC實(shí)際輸出電壓與理論值之間的誤差。一般采用數(shù)字量的最低有效位作為衡量單位。3. 轉(zhuǎn)換時(shí)間是指數(shù)字輸入到輸出模擬量達(dá)到穩(wěn)定所需的時(shí)間。 D/A轉(zhuǎn)換在理論上應(yīng)按線性變化。線性度是指模擬輸出偏離理想輸出的最大值。稱為線性誤差。4. 線性度一個(gè)數(shù)字信號(hào)處理系統(tǒng)一般帶有 ADC和 DAC。數(shù)字信號(hào)處理器（DSP）接受被量化后的自然界各