微機原理第五章

1、第五章第五章 存儲器系統(tǒng)存儲器系統(tǒng)v 存儲器的分類存儲器的分類v 存儲器的工作原理存儲器的工作原理v 存儲器的擴展存儲器的擴展5-1 存儲器概述存儲器概述一、存儲器的分類一、存儲器的分類 1、按存儲介質(zhì)分類、按存儲介質(zhì)分類 半導體存儲器、磁表面存儲器、光表面存儲器半導體存儲器、磁表面存儲器、光表面存儲器 2、按存儲器的讀寫功能分類、按存儲器的讀寫功能分類 只讀存儲器（只讀存儲器（ROM）、隨機存儲器）、隨機存儲器(RAM） 3、按信息的可保存性分類、按信息的可保存性分類 非永久性記憶的存儲器、永久性記憶的存儲器非永久性記憶的存儲器、永久性記憶的存儲器 4、按在微機系統(tǒng)中的作用分類、按在微機系統(tǒng)

2、中的作用分類 主存儲器主存儲器、輔助存儲器、高速緩沖存儲器、輔助存儲器、高速緩沖存儲器半導體存儲器的分類（主存儲器）半導體存儲器的分類（主存儲器）半導體存儲器半導體存儲器EEPROMEPROMPROM掩膜式掩膜式ROM動態(tài)動態(tài)RAMDRAM靜態(tài)靜態(tài)RAMSRAM可讀寫存儲器可讀寫存儲器RAM只讀存儲器只讀存儲器ROMVolatile memoryNon-Volatilememory二、二、 存儲器的基本性能指標存儲器的基本性能指標 1、存儲容量、存儲容量 （1）存儲容量）存儲容量=存儲器單元數(shù)存儲器單元數(shù)每單元二進制位數(shù)每單元二進制位數(shù) （2）換算關系：）換算關系： 1KB=210B=1024

3、B 1MB=220B=1024KB 1GB=230B=1024MB 1TB=240B=1024GB 2、存取速度、存取速度 （1）存取時間：啟動一次存儲器操作到完成該操作所經(jīng)歷的）存取時間：啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。時間越小，存儲速度越快。如時間。時間越小，存儲速度越快。如DRAM：100ns200ns，SRAM：20ns40ns 。（2）存取周期：連續(xù)兩次獨立的存儲器操作所需要的最短的時）存取周期：連續(xù)兩次獨立的存儲器操作所需要的最短的時間。一般情況下，存取周期略大于存取時間。間。一般情況下，存取周期略大于存取時間。 3、功耗：存儲器耗電的多少，同時反映了其發(fā)熱的程度。、功

4、耗：存儲器耗電的多少，同時反映了其發(fā)熱的程度。 4、可靠性：用平均故障間隔時間、可靠性：用平均故障間隔時間MTBF（Mean Time Between Failures）來衡量。）來衡量。MTBF越長，可靠性越高。越長，可靠性越高。 5、性價比：衡量存儲器經(jīng)濟性能好壞的綜合指標。、性價比：衡量存儲器經(jīng)濟性能好壞的綜合指標。三、三、 存儲系統(tǒng)的層次結構存儲系統(tǒng)的層次結構 1、存儲系統(tǒng)的層次結構、存儲系統(tǒng)的層次結構 是指把各種不同存儲容量、存取速度和價格的存儲器按層是指把各種不同存儲容量、存取速度和價格的存儲器按層次結構組成多層存儲器，并通過管理軟件和輔助硬件有機組合成次結構組成多層存儲器，并通過

5、管理軟件和輔助硬件有機組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲器中統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲器中 2、常用的存儲系統(tǒng)的層次結構、常用的存儲系統(tǒng)的層次結構 主要由高速緩沖存儲器主要由高速緩沖存儲器Cache、主存儲器和輔助存儲器組成，、主存儲器和輔助存儲器組成，如圖所示如圖所示 3、解決、解決CPU與主存儲器速度差所采取的措施與主存儲器速度差所采取的措施 （1）CPU內(nèi)部設置多個通用寄存器內(nèi)部設置多個通用寄存器 （2）采用多存儲模塊交叉存?。┎捎枚啻鎯δK交叉存取 （3）采用高速緩沖存儲器（）采用高速緩沖存儲器（Cache） CPU 高速緩存 主存儲器

6、 I/O 控制電路 高速緩存 輔存 磁盤 光盤 磁帶 存儲系統(tǒng)的多級層次結構 將當前使用頻率較高的程序和數(shù)據(jù)通過一定的替換機制從主將當前使用頻率較高的程序和數(shù)據(jù)通過一定的替換機制從主存調(diào)入到存調(diào)入到CACHE中，中，CPU在取指令或讀取操作數(shù)時，同時對在取指令或讀取操作數(shù)時，同時對CACHE和主存進行訪問，如果和主存進行訪問，如果CACHE命中，則終止對主存的訪命中，則終止對主存的訪問，直接從問，直接從CACHE中將指令或數(shù)據(jù)送到中將指令或數(shù)據(jù)送到CPU處理。由于處理。由于CACHE的速度比主存快得多，因此，的速度比主存快得多，因此，CACHE的使用大大提高了的使用大大提高了CPU讀讀取指令或

7、數(shù)據(jù)的速度。所有這一切都是由操作系統(tǒng)完成的。取指令或數(shù)據(jù)的速度。所有這一切都是由操作系統(tǒng)完成的。四、存儲器系統(tǒng)四、存儲器系統(tǒng)（1）存儲體：）存儲體： 由大量的基本存儲電路所組成。每個基本存儲電路存放一位由大量的基本存儲電路所組成。每個基本存儲電路存放一位二進制信息，這些基本存儲電路的規(guī)則地組織起來（一般為矩陣二進制信息，這些基本存儲電路的規(guī)則地組織起來（一般為矩陣結構）就構成了存儲體（存儲矩陣）。結構）就構成了存儲體（存儲矩陣）。存儲單元：由存儲單元：由N個基本存儲電路構成。一次可并行存取個基本存儲電路構成。一次可并行存取N位二進制位二進制代碼。代碼。存儲單元地址：為了便于信息的存取，給同一存

8、儲體內(nèi)的每個存存儲單元地址：為了便于信息的存取，給同一存儲體內(nèi)的每個存儲單元賦予一個惟一的編號，該編號就是存儲單元的地址。儲單元賦予一個惟一的編號，該編號就是存儲單元的地址。存儲容量：存儲單元數(shù)存儲容量：存儲單元數(shù)并行存取位數(shù)，即并行存取位數(shù)，即2nN。如。如1K4位、位、2K8位。位。 （2）地址譯碼電路）地址譯碼電路 對對CPU從地址總線發(fā)送來的從地址總線發(fā)送來的N位地址信號進行譯碼，可以惟位地址信號進行譯碼，可以惟一地選中片內(nèi)某一存儲單元。一地選中片內(nèi)某一存儲單元。單譯碼方式：只用一個譯碼電路對所有的地址信號進行譯碼，單譯碼方式：只用一個譯碼電路對所有的地址信號進行譯碼，譯碼輸出的選擇線

9、直接選中對應的單元。譯碼輸出的選擇線直接選中對應的單元。 如如1K4位的存儲器，用位的存儲器，用10選選1譯碼（很難實現(xiàn)），譯碼（很難實現(xiàn)），1024條線條線雙譯碼方式：行和列譯碼雙譯碼方式：行和列譯碼10條地址線：行條地址線：行 5條，列條，列5條譯碼后分別為條譯碼后分別為32條線。即利用條線。即利用64條線條線就可訪問就可訪問1024個單元。個單元。（3）讀寫控制電路）讀寫控制電路 接收接收CPU發(fā)來的相關控制信號，以控制數(shù)據(jù)的輸入發(fā)來的相關控制信號，以控制數(shù)據(jù)的輸入/輸出。三輸出。三態(tài)數(shù)據(jù)緩沖器是數(shù)據(jù)輸入態(tài)數(shù)據(jù)緩沖器是數(shù)據(jù)輸入/輸出的通道，數(shù)據(jù)傳輸?shù)姆较蛉Q于控輸出的通道，數(shù)據(jù)傳輸?shù)姆较?/p>

10、取決于控制邏輯對三態(tài)門的控制。主要有制邏輯對三態(tài)門的控制。主要有R/W、/CS等信號。等信號。5-4 存儲器與存儲器與CPU的連接的連接存儲器與存儲器與CPU連接時應考慮的問題連接時應考慮的問題 CPU總線的負載能力總線的負載能力 CPU的時序和存儲器的存取速度之間的配合的時序和存儲器的存取速度之間的配合 存儲器的地址分配和片選存儲器的地址分配和片選 控制信號的連接控制信號的連接一、存儲器的地址選擇一、存儲器的地址選擇1、 地址譯碼器地址譯碼器 CPU對存儲器進行讀寫時，首先要對存儲芯片對存儲器進行讀寫時，首先要對存儲芯片進行選擇進行選擇(稱為片選稱為片選)，然后從被選中的存儲芯，然后從被選中

11、的存儲芯 片中選擇所要讀寫的存儲單元。片中選擇所要讀寫的存儲單元。 片選是通過地址譯碼來實現(xiàn)的，片選是通過地址譯碼來實現(xiàn)的，74LS138是一是一種常用的譯碼器電路，其引腳和邏輯電路圖如種常用的譯碼器電路，其引腳和邏輯電路圖如圖所示。圖所示。74LS138引腳和邏輯電路圖74LS138的功能表的功能表G1G2AG2BCBA譯碼器的輸出譯碼器的輸出100000Y0=0，其余均為，其余均為1100001Y1=0，其余均為，其余均為1100010Y2=0，其余均為，其余均為1100011Y3=0，其余均為，其余均為1100100Y4=0，其余均為，其余均為1100101Y5=0，其余均為，其余均為1

12、100110Y6=0，其余均為，其余均為1100111Y7=0，其余均為，其余均為12、 地址譯碼的三種方式地址譯碼的三種方式(1) 全譯碼方式全譯碼方式 全譯碼方式就是除了將地址總線的全譯碼方式就是除了將地址總線的低位地址直接連至低位地址直接連至各存儲芯片的地址線各存儲芯片的地址線外，將所有余下的外，將所有余下的高位地址全部高位地址全部用于譯碼用于譯碼，譯碼輸出作為各存儲芯片的片選信號。，譯碼輸出作為各存儲芯片的片選信號。 采用全譯碼方式的采用全譯碼方式的優(yōu)點優(yōu)點是是存儲器中每一存儲單元都有存儲器中每一存儲單元都有唯一確定的地址。唯一確定的地址。缺點缺點是是譯碼電路比較復雜譯碼電路比較復雜(

13、相對于部相對于部分譯碼分譯碼)。 一個采用全譯碼方式實現(xiàn)片選控制的一個采用全譯碼方式實現(xiàn)片選控制的RAM子系統(tǒng)如下子系統(tǒng)如下圖所示。圖所示。采用全譯碼方式實現(xiàn)片選控制的采用全譯碼方式實現(xiàn)片選控制的RAM子系統(tǒng)子系統(tǒng)2134各存儲芯片的地址范圍各存儲芯片的地址范圍芯片芯片高位地址高位地址低位地址低位地址地址范圍地址范圍A19A18A17A16A15A14A13A12A11A10A9A8A01111110000000 0F8000HF87FFH(2KB)111110000111 12111110001000 0F8800HF8FFFH(2KB)111110001111 13111110010000

14、 0F9000HF97FFH(2KB)111110010111 14111110011000 0F9800HF9FFFH(2KB)111110011111 1 這種片選控制方式可以提供對整個存儲空間的這種片選控制方式可以提供對整個存儲空間的尋址能力，即使不需要使用全部地址空間也可尋址能力，即使不需要使用全部地址空間也可采用全譯碼方式，多余的譯碼輸出采用全譯碼方式，多余的譯碼輸出(如圖中的如圖中的Y4Y7)暫時不用，可留作需要時擴充。暫時不用，可留作需要時擴充。(2) 部分譯碼方式部分譯碼方式 所謂部分譯碼方式就是只選用地址總線高位地所謂部分譯碼方式就是只選用地址總線高位地址的一部分址的一部分(

15、而不是全部而不是全部)進行譯碼，以產(chǎn)生各進行譯碼，以產(chǎn)生各個存儲器芯片的片選信號。個存儲器芯片的片選信號。 例如在前面圖所示的片選譯碼電路中，例如在前面圖所示的片選譯碼電路中，假設假設高位地址高位地址A19不參加譯碼不參加譯碼，把譯碼器，把譯碼器74LS138的的G1端接端接+5V，則，則A19無論是無論是“0”還是還是“1”，只要只要A18A1111110000，均能使，均能使74LS138的的Y0輸出有效輸出有效(為低電平為低電平)，從而選中存儲芯片，從而選中存儲芯片1。 這樣，存儲芯片這樣，存儲芯片1的地址范圍就是的地址范圍就是 78000H787FFH(當當A190時時)或或F8000

16、HF87FFH(當當A191時時)，即出現(xiàn)了一個存儲單元可以由兩，即出現(xiàn)了一個存儲單元可以由兩個地址碼來選中的現(xiàn)象個地址碼來選中的現(xiàn)象(其他存儲芯片的情況其他存儲芯片的情況與此相同與此相同)。 我們稱這種一個存儲單元有多個地址與其對應我們稱這種一個存儲單元有多個地址與其對應的現(xiàn)象為的現(xiàn)象為“地址重疊地址重疊”。 上述是假設A19一位地址不參加譯碼，則一個存儲單元有兩個地址與其對應。顯然，如果有n位地址不參加譯碼，則一個存儲單元將有2n個地址與其對應。 它的優(yōu)點是優(yōu)點是片選譯碼電路比較簡單，缺點是缺點是存儲空間中存在地址重疊區(qū)，使用時應予以注意。 (3) 線選方式線選方式 線選方式就是將地址總線

17、的高位地址不經(jīng)線選方式就是將地址總線的高位地址不經(jīng)過譯碼，直接將它們作為片選信號接至各存儲過譯碼，直接將它們作為片選信號接至各存儲芯片的片選輸入端，即采用線選方式，根本不芯片的片選輸入端，即采用線選方式，根本不需要使用片選譯碼器。需要使用片選譯碼器。 下圖給出了一個采用線選方式實現(xiàn)片選控制的示例原理圖。線選方式實現(xiàn)片選控制示例線選方式實現(xiàn)片選控制示例_CS_CSA17A0(片內(nèi)地址片內(nèi)地址)A19A18地地址址總總線線 必須注意的是：必須注意的是： A19和和A18不能同時為不能同時為0，否則，否則，將會同時選中兩個存儲芯片，造成訪問存儲器將會同時選中兩個存儲芯片，造成訪問存儲器操作錯誤操作錯

18、誤。 即在采用線選方式的存儲系統(tǒng)中，軟件上必須即在采用線選方式的存儲系統(tǒng)中，軟件上必須保證在存儲器尋址時片選線中只能有一位有效保證在存儲器尋址時片選線中只能有一位有效(例如定義為邏輯例如定義為邏輯“0”)，而不允許多于一位的，而不允許多于一位的片選線同時有效。否則，將導致存儲器操作的片選線同時有效。否則，將導致存儲器操作的差錯。差錯。線選方式的地址空間分布線選方式的地址空間分布A19 A18 A17 A00 0 0 01 0 1 11 0 0 00 1 1 11 1 0 00 0 1 10 1 0 01 1 1 1不能使用（不能使用（256K）存儲芯片存儲芯片I 地址空間地址空間(256K)存

19、儲芯片存儲芯片II 地址空間地址空間(256K)不能使用（不能使用（256K） 線選方式的突出線選方式的突出優(yōu)點是優(yōu)點是無須使用片選譯碼器；無須使用片選譯碼器；缺點是缺點是存儲地址空間被分成了相互隔離的區(qū)段，存儲地址空間被分成了相互隔離的區(qū)段，造成地址空間的不連續(xù)造成地址空間的不連續(xù)(片選線多于一位為片選線多于一位為“0”以及片選線為全以及片選線為全“1”的地址空間不能使用的地址空間不能使用)，給編程帶來不便。給編程帶來不便。 另外，在采用線選方式時，如果某些地址線閑置不用(既不用作片內(nèi)地址，也不用作片選線)，則在地址空間中還會存在地址重疊現(xiàn)象。 線選方式通常適用于存儲容量較小且不要求存線選方

20、式通常適用于存儲容量較小且不要求存儲容量擴充的小系統(tǒng)中。儲容量擴充的小系統(tǒng)中。課堂練習課堂練習 用用4K8的芯片構成的芯片構成16K8的存儲系統(tǒng)，的存儲系統(tǒng)，設地址總線為設地址總線為16位，可用位，可用74LS138譯碼器，譯碼器，分別使用（分別使用（1）線性選擇（）線性選擇（2）全譯碼（）全譯碼（3）部分譯碼連接，畫出連接圖，寫出各芯部分譯碼連接，畫出連接圖，寫出各芯片地址范圍。（地址線，數(shù)據(jù)線，片選片地址范圍。（地址線，數(shù)據(jù)線，片選信號）信號）二、存儲器與二、存儲器與8086 CPU 的連接的連接1、與控制總線的連接 最小模式：M/IO、RD、WR2、與數(shù)據(jù)總線的連接 8086有數(shù)據(jù)總線1

21、6根，其中D15D8接高位地址，D7D0接低位地址。用A0選擇低位體，BHE選擇高位體。存儲器與存儲器與8086的連接的連接F F F F E HF F F F C H(偶體偶體)0 0 0 0 2 H0 0 0 0 0 HF F F F F HF F F F D H(奇體奇體)0 0 0 0 3 H0 0 0 0 1 H地 址鎖存器數(shù) 據(jù)總 線收發(fā)器8086A0A19_BHED0D15A0A1A19_BHE數(shù)據(jù)總線(16位)D0D7D8D15地址總線1、 位擴展法位擴展法 采用這種方法構成存儲器時，各存儲芯片連接各存儲芯片連接的地址信號、控制信號是相同的，而數(shù)據(jù)線則的地址信號、控制信號是相同

22、的，而數(shù)據(jù)線則分別連接到數(shù)據(jù)總線的相應位上。分別連接到數(shù)據(jù)總線的相應位上。 例如：4K1位的存儲芯片連接擴展成4K8位(4KB)存儲器三、三、 存儲器擴展存儲器擴展用位擴展法擴展存儲器用位擴展法擴展存儲器4K1CSWEDA4K1CSWEDA4K1CSWEDAD0D1D7A0A11CSWE 存儲器工作時，各芯片同時進行相同的操作。在這種方式中，對存儲芯片實際上沒有選片的要求，只進行數(shù)據(jù)位數(shù)的擴展只進行數(shù)據(jù)位數(shù)的擴展，而整個存儲器的字數(shù)(存儲單元數(shù))與單個存儲芯片的字數(shù)是相同的(如本例中兩者均為4K)。2、 字擴展法字擴展法 利用這種方法進行存儲器擴展時，只在字的只在字的方向上進行擴充，而存儲器的

23、位數(shù)不變。方向上進行擴充，而存儲器的位數(shù)不變。整個存儲器的位數(shù)等于單個存儲芯片的位數(shù)。 例如：將8片2K8位的存儲芯片連接擴展成容量為16K8位的存儲器用字擴展法擴展存儲器用字擴展法擴展存儲器2Kx8CSWE2Kx8CSWE2Kx8CSWED0D1D7A0A13WEA11A13D0D1D7D0D1D7D0D1D7Y0Y73-8譯碼器A0A10 這種方法將存儲器的地址分成兩部分，這種方法將存儲器的地址分成兩部分，一部分一部分(低位地址部分低位地址部分)接到各存儲芯片作接到各存儲芯片作為芯片的片內(nèi)地址，一部分為芯片的片內(nèi)地址，一部分(高位地址部分高位地址部分)經(jīng)過片選譯碼器譯碼后送到各存儲芯片的經(jīng)

24、過片選譯碼器譯碼后送到各存儲芯片的片選輸入端；各存儲芯片的數(shù)據(jù)線中的對片選輸入端；各存儲芯片的數(shù)據(jù)線中的對應位連接在一起。應位連接在一起。3、 字位擴展法字位擴展法 采用字位擴展法字位擴展法，就是既在位方向上進行擴展，就是既在位方向上進行擴展，又在字方向上進行擴展。又在字方向上進行擴展。 例如： 2K1位的存儲芯片構成16K8位的存儲器。先用8片2K1位的存儲芯片構成2K8位的存儲組(位擴展)，再用8個這樣的存儲組構成16K8位的存儲器(字擴展)，整個存儲器共計用了64片2K1位的存儲芯片。用字位擴展法擴展存儲器用字位擴展法擴展存儲器C SD72K 8D72K 8(2K 1) 8C SW ED

25、0D1D7A0 A13W EA11 A13D0D1Y0Y73-8譯 碼 器A0 A10C SD72K 8D72K 8(2K 1) 8C SW ED0D1C SD72K 8D72K 8(2K 1) 8C SW ED0D1課堂練習課堂練習 1.用用10241位的芯片構成位的芯片構成16K8的存儲系的存儲系統(tǒng)，要多少片芯片？在地址線中有多少位統(tǒng)，要多少片芯片？在地址線中有多少位參與片內(nèi)地址？至少多少位組合成片選信參與片內(nèi)地址？至少多少位組合成片選信號？號？ 2.利用利用Intel 2114(1K4位位)芯片組成容量為芯片組成容量為64KB的存儲模塊，需要多少塊芯片？片內(nèi)的存儲模塊，需要多少塊芯片？片

26、內(nèi)地址線要多少根？系統(tǒng)至少需要多少根地地址線要多少根？系統(tǒng)至少需要多少根地址線組合成片選信號？址線組合成片選信號？ 3. CPU與存儲器連接地址選擇有哪些方式？與存儲器連接地址選擇有哪些方式？各有什么優(yōu)缺點？各有什么優(yōu)缺點？四、四、 存儲器接口分析與設計舉例存儲器接口分析與設計舉例 存儲器接口分析：存儲器接口分析：是指對于給定的現(xiàn)成存儲器是指對于給定的現(xiàn)成存儲器接口電路，正確指出存儲器的存儲容量以及構接口電路，正確指出存儲器的存儲容量以及構成該存儲器的各個存儲芯片的地址范圍；成該存儲器的各個存儲芯片的地址范圍； 存儲器接口設計：存儲器接口設計：則是指根據(jù)給定的存儲芯片則是指根據(jù)給定的存儲芯片及

27、存儲容量和地址范圍的要求，具體構成及存儲容量和地址范圍的要求，具體構成(設設計計)所要求的存儲器子系統(tǒng)。顯然，它是存儲所要求的存儲器子系統(tǒng)。顯然，它是存儲器接口分析的相反的過程。器接口分析的相反的過程。 例（存儲器接口分析）：已知一個存儲器子系例（存儲器接口分析）：已知一個存儲器子系統(tǒng)如下圖所示，試指出其中統(tǒng)如下圖所示，試指出其中RAM和和EPROM的的存儲容量以及各自的地址范圍。存儲容量以及各自的地址范圍。 RAMCSCEA14A12A11D7D0CPUI/O1I/O8Y0Y1Y7G1G2BG2AACBRD74LS138WRA10A0OEA19A13M/IOA18A16A15A17A10A0

28、OECEA11A10A0Y5Y6EPROMD7D0A19A18A17A16A15A14A13A12A11A10A9A8A7A1A0 地址地址 1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 F9000H 1 1 1 1 1 0 0 1 0 1 1 1 1 1 1 F97FFH 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 F9800H 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 F9FFFH 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 FD000H 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 FDFFFH所以，所以，RAM的存儲容量為的存儲容量為