DJ16第4章(1)-存儲器概述及半導體芯片(精)

1、第四章存儲器子系統(tǒng)本章主要內容：(1)存儲器的一些基本概念(2)存儲器如何存儲信息？(3)用存儲芯片構成一定容量的存儲器?(4)外部存儲器的工作原理4.1概述4.1.1存儲系統(tǒng)的層次結構典型結構：三級存儲體系結構 高速緩存(Cache)-主存一外存層次 Cache:容量小、速度高主存：容量較大、速度較高外存：容量大、速度4按存儲器在系統(tǒng)中的作用分類1-主存（內存）主存是能由CPU直接編程訪問的存儲器, 主要存放CPU當前使用的程序和數(shù)據(jù)。2輔存（外存）存放大量的后備程序和數(shù)據(jù)。r速度較慢容量大3.高速緩存程序需舉霜在當前一小段時間內多次使用的速度很快 容量小CPU訪問高速緩存(Cache)和主

2、存的工作原理不命中4.1.2物理存儲器與虛擬存儲器物理存儲器：、真正在物理上存在的主存儲器，稱為物理存儲器, 或簡稱另實看。訪問主看的真實地址稱為物理地址或 實地址。虛擬存儲器：虛擬存儲器是指具有請求調入功能和置換功能，能從邏輯上對內存容量進行擴充的一種存儲器系現(xiàn)。 依靠操作系統(tǒng)的支持來實現(xiàn)， 使用虛擬存儲器技術可 使計算機內存看起來比實際內存大，在軟件編程上商 使用的存儲器。它的存儲容量即虛擬存儲空間，面向 虛擬存儲器的編程地址稱為虛擬地址或邏輯地址。4丄3存儲器的分類1.按存儲介質(存儲信息的機理)分類(1)半導體存儲器靜態(tài)存儲器:利用雙穩(wěn)態(tài)觸發(fā)器存儲信息 有源器件集成度低速度快功耗較大非

3、破壞性讀出信息易失主要作高速緩存和小容量主存。動態(tài)存儲器:用電容存儲的電荷存儲信息 速度低需要刷新集成度高功耗小 適合于作為大容量主奩。(2)磁表面存儲器利用磁層上不同方向的磁化區(qū)域表示信息。容量大非破壞性讀出速度慢長期保存信息適合于作外部存儲器。(3)光盤存儲器利用激光對光盤表面的記錄模進行照射后是否 出現(xiàn)融坑表示信息。容量很大非破壞性讀出速度慢長期保存信息適合于作外部存儲器。2.按存取方式分類(1)隨機存取存儲器(RAM)隨機存?。嚎砂吹刂吩L問存儲器中的任一單元， 訪問時間與單元地址無關?？蓤?zhí)行操作：可讀/可寫只讀存儲器(ROM)固存:用戶不能編程PROM:用戶可一次編程只讀不寫EPROM

4、:用戶可多次編程 (紫外線擦除)IEEPROM：用戶可多次編程(電擦除)(3)順序存取存儲器(SAM)訪問時讀/寫部件按順序査找目標地址，訪問時間 與數(shù)據(jù)位置有關。如：磁帶機一與磁帶錄音機工作原理類似，但 存儲信息為數(shù)字信息，而非模擬信息。#等待操作兩步操作讀/寫操作漁直護*J平均等待時間(ms)速度指標(數(shù)據(jù)傳輸率(字節(jié)/秒)（4）直接存取存儲器（DAM）訪問時，讀/寫部件先直接指向一個小區(qū)域，再 在該區(qū)域內順序査找。訪問時間與數(shù)據(jù)位置有 關。如：磁盤、光盤等，操作過程是：定位（尋道）操作三步操作 等待（旋轉）操作I讀/寫操作平均定位（平均尋道）時間（ms）速度指標平均等待（平均旋轉）時間（

5、ms）I數(shù)據(jù)傳輸率（位/秒）4.1.4存儲器系統(tǒng)的關鍵特性1存取時間從存儲器收到地址到數(shù)據(jù)寫入存儲器或者讀 出的數(shù)據(jù)可用為止所需要的時間。存取時間一用TA表示（一般為ns級）2存取周期存取周期的定義：連續(xù)訪問存儲器時，兩次訪問之間的間隔時間 如下圖所示：存取周期3數(shù)據(jù)傳輸率數(shù)據(jù)傳輸率是數(shù)據(jù)傳入或傳出存儲器的速率。 分為隨機存儲器和非隨機存儲器的兩種情況。4.2半導體存儲器存儲信息原理：靜態(tài)存儲器SRAM（雙極型/靜態(tài)MOS型）依靠雙穩(wěn)態(tài)電路內部交叉反饋的機制存儲信息。速度快，功耗較尢適合于作Cacheo動態(tài)存儲器DRAM（動態(tài)MOS型）依靠電容存儲電荷的原理存儲信息。 功耗較小，容量大，速度較

6、快，適合于作主存。存取時間存取間隔用于讀出后的信息恢復或者控制線路恢復穩(wěn)定較靜態(tài)存儲器慢，比外存快4.2.1靜態(tài)MOS存儲單元與存儲芯片1、六管靜態(tài)單元(1)組成 觸發(fā)器Tl、T3: MOS反相器T2、T4: MOS反相器T5、T6:控制門管Z:字線，選擇存儲單元w W:位線，完成讀/寫操作Vcc字線Z:加高電平,T5、T6導通，選中該單元。寫入：在麗、W上分別加高、低電平，寫1在麗、W上分別加低、高電平，寫0讀出：先將W、W充電至高電平，再根據(jù)W、麗上 有無放電電流，讀1或0。原信息為“1”，即T1截 止，T2導通，則W通過T6和T2對地放電，使W上有 電流，經(jīng)放大為信 境信息為“0”， 即

7、T1導 通，T2截止;W通過T5和T1對地放電，便W上有 電流，經(jīng)放大為“0”信 號。保持Z:加低電平，T5、T6截止,該單元未選中，保持 原狀態(tài)。只要電源正常，保證向導通管提供電流，便能維 持一管導通，另一管截止的狀態(tài)不變。所以稱為：靜態(tài)存儲單元靜態(tài)單元是非破壞性讀出，讀出后不需重寫。Vcc2.存儲芯片例.SRAM芯片2114（1KX4位）Vcc A7 A8 A9 DO Dl D2 D3 WEI I I I I I I I IA6 A5 A4 A3 AO Al A2 CS GND地址端:A9AO（輸入） 數(shù)據(jù)端:D3DO（輸入/輸出） 電源、地片膽“二0選中芯片片選CS仁1未選中芯片寫使能W

8、E仁1讀（2）內部尋址邏輯尋址空間1K,存儲芯片共1KX4個位單元，被分 成4個位平面（按矩陣排列），每個平面iKxl位。如下圖所示：（1）外2114(1K109控制YO Y15每面矩陣排成64行xl6列。DoI64x161K行譯碼4位列地址讀寫過程控制：W W W W據(jù)入沖數(shù)輸甕Yi|讀/寫線路DODID2D3WE控制電路4.2.2動態(tài)MOS存儲單元與存儲芯片1.單管單元 組成C:記憶單元T:控制門管“0” : C無電荷;“1”：C有電荷。工作寫入：Z加高電平，T導通，W上加高/低電平，寫1/0讀出：先對位線w預充電，使其分布電容c充電至vm,然 后對字線Z加高電平,T導通，據(jù)W線電位變化，

9、讀出1/0(4)保持字線Z:加低電平，T截止，該單V元未選中，保持原狀態(tài)。單管單元是破壞性讀出，讀出 廠 后需重寫。ic(2)信息的存儲TTZ:字線W:位線TT2.2.存儲芯片例.DRAM芯片2164 （64Kxl檢）外特性:地址線：A?A（輸入）分時復用，提供16位地址。電源、地引腳1未使用，或在新型號中用于片內自動刷新。控制端：寫使能WE=5=1讀高8位地址 片選J行地址選通皿時，A7AO為行地址i列地址選通CAS=O0t, A7A0為歹嚴址 低8位地址附:半導體存儲芯片的一般結構除存儲單元本身， 存儲芯片還包括地址譯碼器、I/O電路、片選控制和輸出驅動電路等。(1)地址譯碼器L_AU/.4-EJ 44-U數(shù)據(jù)端:f Di（輸入）IDo（輸出）GN空閑Di WE RASA0A2Aj Vcc/刷新地址譯碼器對n條地址線譯碼，以選擇2*個存 儲單元中的一個。根據(jù)輸入地址來選擇存儲 單元，通常采用行/列雙譯碼方式；(2) I/O電路I/O電路在數(shù)據(jù)總線與被選中的單元之間，控 制被選中單元讀出或寫入，并具有驅動作用。(3)片選控制電路片選控制電路用于控制存儲芯片是否被選中。 一個存儲器系統(tǒng)一般由一定數(shù)量的存儲芯片組 成。在地址選擇時，首先要選片，用地址譯碼器 輸出和一些控制信