華南理工數(shù)字邏輯平時(shí)作業(yè)

1、1. 簡(jiǎn)述PN結(jié)的形成過(guò)程，并說(shuō)明PN結(jié)的電學(xué)特性。答PN結(jié)采用不同的摻百雜工藝,將P型半導(dǎo)體與N型半導(dǎo)體制作在同一塊硅片上,在它們的交界面就形成空間電荷區(qū)稱PN結(jié)。PN結(jié)具有單向?qū)щ娦浴?PN結(jié)（PN junction） 一塊單晶半導(dǎo)體中 ，一部分摻有受主雜質(zhì)是度P型半導(dǎo)體，另一部分摻有施主雜質(zhì)是N型半導(dǎo)體時(shí) ，P 型半導(dǎo)體和N型半導(dǎo)體的交界面附近的過(guò)渡區(qū)稱。PN結(jié)有同質(zhì)結(jié)和異質(zhì)結(jié)兩種。用同一種半導(dǎo)體材料制成的 PN 結(jié)叫同質(zhì)結(jié) ，由禁帶寬度不同的兩種半導(dǎo)體材料制成的PN結(jié)叫異質(zhì)結(jié)。制造PN結(jié)的方法有合金法、擴(kuò)散法、離問(wèn)子注入法和外延生長(zhǎng)法等。制造異質(zhì)結(jié)通常采用外延生長(zhǎng)法。 在 P 型半導(dǎo)體

2、中有答許多帶正電荷的空穴和帶負(fù)電荷的電離雜質(zhì)。在電場(chǎng)的作用下，空穴是可以移動(dòng)的，而電離雜質(zhì)（離子）是固定不動(dòng)的 。N 型半導(dǎo)體中有許多可動(dòng)的負(fù)電子和固定的正離子。當(dāng)P型和N型半導(dǎo)體接觸時(shí)，在界面附近空穴從P型半導(dǎo)體向N型半導(dǎo)體擴(kuò)回散，電子從N型半導(dǎo)體向P型半導(dǎo)體擴(kuò)散?？昭ê碗娮酉嘤龆鴱?fù)合，載流子消失。因此在界面附近的結(jié)區(qū)中有一段距離缺少載流子，卻有分布在空間的帶答電的固定離子，稱為空間電荷區(qū) 。2. 簡(jiǎn)述雙極型晶體管的三種工作狀態(tài)。答：1、工作狀態(tài)(或工作模式)有放大狀態(tài)、截止?fàn)顟B(tài)、飽和狀態(tài)和反向放大狀態(tài)四種.放大狀態(tài)就是輸出電流與輸入電流或者與輸入電壓成正比的一種工作狀態(tài)。在輸出伏

3、安特性曲線上，放大狀態(tài)所處的范圍對(duì)于BJT和FET有所不同。2、飽和狀態(tài)就是晶體管的一種低電壓、大電流工作狀態(tài)(即開態(tài)).對(duì)于BJT(雙極型晶體管)和對(duì)于FET(場(chǎng)效應(yīng)晶體管),飽和 狀態(tài)的含義大不相同,要特別注意區(qū)分開來(lái).飽和狀態(tài)就是晶體管的一種低電壓、大電流工作狀態(tài)(即開態(tài)).對(duì)于BJT(雙極型晶體管)和對(duì)于FET(場(chǎng)效應(yīng)晶體管),飽和 狀態(tài)的含義大不相同,要特別注意區(qū)分開來(lái).3、截止?fàn)顟B(tài)就是電流很小、基本上不導(dǎo)通的一種工作狀態(tài)(工作模式).這種狀態(tài),不管是BJT(雙極型晶體管),還是FET(場(chǎng)效應(yīng) 晶體管),都是一致的;在輸出伏安特性曲線上,其范圍都是處于最下面的小區(qū)域(緊靠橫軸電壓軸)

4、3. 簡(jiǎn)述場(chǎng)效應(yīng)晶體管的工作原理。答：場(chǎng)效應(yīng)管三個(gè)引腳分為：g極（柵極）、d極（漏極）、s極（源極）。 場(chǎng)效應(yīng)管與三極管的工作原理有很大的不同。 場(chǎng)效應(yīng)管時(shí)由加在輸入端（柵極）的電壓來(lái)控制輸出端（漏極）的電流，也就是說(shuō)場(chǎng)效應(yīng)管是由柵極輸入電壓控制的壓控電流源。4. 把十進(jìn)制數(shù)0.625轉(zhuǎn)換成二進(jìn)制數(shù)。答：0.625（0.101）2。5. 何為卡諾圖？請(qǐng)寫出用卡諾圖化簡(jiǎn)邏輯函數(shù)的一般步驟。答：卡諾圖是邏輯函數(shù)的一種圖形表示。一個(gè)邏輯函數(shù)的卡諾圖就是將此函數(shù)的最小項(xiàng)表達(dá)式中的各最小項(xiàng)相應(yīng)地填入一個(gè)方格圖內(nèi)，此方格圖稱為卡諾圖。（1）一般步驟： 第一步：作出函數(shù)的卡諾圖。第二步：

5、在卡諾圖上圈出函數(shù)的全部質(zhì)蘊(yùn)涵項(xiàng)。按照卡諾圖上最小項(xiàng)的合并規(guī)律，對(duì)函數(shù)F卡諾圖中的1方格畫卡諾圈。為了圈出全部質(zhì)蘊(yùn)涵項(xiàng)，畫卡諾圈時(shí)在滿足合并規(guī)律的前提下應(yīng)盡可能大，若卡諾圈不可能被更大的卡諾圈包圍，則對(duì)應(yīng)的“與”項(xiàng)為質(zhì)蘊(yùn)涵項(xiàng)。第三步：從全部質(zhì)蘊(yùn)涵項(xiàng)中找出所有必要質(zhì)蘊(yùn)涵項(xiàng)。在卡諾圖上只被一個(gè)卡諾圈包圍的最小項(xiàng)被稱為必要最小項(xiàng)，包含必要最小項(xiàng)的質(zhì)蘊(yùn)涵項(xiàng)即必要質(zhì)蘊(yùn)涵項(xiàng)。為了保證所得結(jié)果無(wú)一遺漏地覆蓋函數(shù)的所有最小項(xiàng)，函數(shù)表達(dá)式中必須包含所有必要質(zhì)蘊(yùn)涵項(xiàng)。第四步：求出函數(shù)的最簡(jiǎn)質(zhì)蘊(yùn)涵項(xiàng)集。若函數(shù)的所有必要質(zhì)蘊(yùn)涵項(xiàng)尚不能覆蓋卡諾圖上的所有1方格，則從剩余質(zhì)蘊(yùn)涵項(xiàng)中找出最簡(jiǎn)的所需質(zhì)蘊(yùn)涵項(xiàng)，使它和必要質(zhì)蘊(yùn)涵

6、項(xiàng)一起構(gòu)成函數(shù)的最小覆蓋。歸納起來(lái)，卡諾圖化簡(jiǎn)的原則是： 在覆蓋函數(shù)中的所有最小項(xiàng)的前提下，卡諾圈的個(gè)數(shù)達(dá)到最少。 在滿足合并規(guī)律的前提下卡諾圈應(yīng)盡可能大。 根據(jù)合并的需要，每個(gè)最小項(xiàng)可以被多個(gè)卡諾圈包圍。3.求函數(shù)的最簡(jiǎn)“或-與”表達(dá)式當(dāng)需要求一個(gè)函數(shù)的最簡(jiǎn)“或-與”表達(dá)式時(shí)，可采用“兩次取反法”。具體如下： 先求出函數(shù)F的反函數(shù)F的最簡(jiǎn)“與-或”表達(dá)（合并卡諾圖上的0方格）； 然后對(duì)F的最簡(jiǎn)“與-或”表達(dá)式取反，從而得到函數(shù)F的最簡(jiǎn)“或-與”表達(dá)式?？ㄖZ圖化簡(jiǎn)邏輯函數(shù)具有方便、直觀、容易掌握等優(yōu)點(diǎn)。但依然帶有試湊性。尤其當(dāng)變量個(gè)數(shù)大于6時(shí)，畫圖以及對(duì)圖形的識(shí)別都變得相當(dāng)復(fù)雜。6. 說(shuō)明TT

7、L邏輯門電路的電源電壓是多少？TTL高電平和低電平的范圍分別是多少？答：TTL門電路中，電源電壓VCC低電平0V，高電平+5V。輸入端懸空屬于多余輸入端的處理范疇，懸空相當(dāng)于接高電平（+5V），但懸空時(shí)對(duì)地呈現(xiàn)的阻抗很高，容易受到外界干擾。TTL集成電路主要有54/74系列標(biāo)準(zhǔn)TTL、高速型TTL(H-TTL)、低功耗型TTL(L-TTL)、肖特基型TTL(S-TTL)、低功耗肖特基型TTL(LS-TTL)五個(gè)系列。標(biāo)準(zhǔn)TTL輸入高電平最小2V，輸出高電平最小2.4V，典型值3.4V，輸入低電平最大0.8V，輸出低電平最大0.4V，典型值0.2V。S-TTL輸入高電平最小2V，輸出高電平最小類

8、2.5V，、類2.7V，典型值3.4V，輸入低電平最大0.8V，輸出低電平最大0.5V。LS-TTL輸入高電平最小2V，輸出高電平最小類2.5V，、類2.7V，典型值3.4V，輸入低電平最大類0.7V，、類0.8V，輸出低電平最大類0.4V，、類0.5V，典型值0.25V。TTL電路的電源VDD供電只允許在+5V±10%范圍內(nèi)，扇出數(shù)為10個(gè)以下TTL門電路。7. 簡(jiǎn)述由與非門組成的基本RS觸發(fā)器的工作原理。答：根據(jù)“與非”門的邏輯關(guān)系，只要有一個(gè)輸入端為低電平，輸出就是高電平（即見0得1），只有所有輸入端均為高電平時(shí)，輸出才是低電平（即全1得0）。依據(jù)這一邏輯關(guān)系分析基本rs觸發(fā)器

9、的工作原理如下：1.=0、=1假定所加的輸入信號(hào)為=0、=1；(1) 觸發(fā)器原來(lái)處于0狀態(tài)假定觸發(fā)器原來(lái)處于0狀態(tài)（規(guī)定q端的狀態(tài)為觸發(fā)器狀態(tài)），即q=0，按照與非門“有低出高”的功能，會(huì)使b門輸出q=1（即a門輸入a=1），此時(shí)a門兩輸入端均為高電平，按“全高出低”的功能，（即b=0），于是觸發(fā)器由原來(lái)的0狀態(tài)翻轉(zhuǎn)為1狀態(tài)，即使撤除輸入信號(hào)，因b=0，所以觸發(fā)器仍會(huì)保持b門輸出q=1和a門輸出，即觸發(fā)器可穩(wěn)定地保持1狀態(tài)不變，這就是觸發(fā)器具有存儲(chǔ)（記憶）功能的原因。(2) 觸發(fā)器原來(lái)處于1狀態(tài)假定觸發(fā)器原來(lái)處于1狀態(tài)（即q=1，），這時(shí)相應(yīng)的輸入端a=1、b=0，即使輸入信號(hào)=0、=1，觸發(fā)

10、器仍會(huì)保持1狀態(tài)不變。2.=1、=0假定所加的輸入信號(hào)為=1、=0；(1) 觸發(fā)器原來(lái)處于0狀態(tài)假定觸發(fā)器原來(lái)處于0狀態(tài)（即q=0，），這時(shí)b門翻轉(zhuǎn)輸出低電平（即a=0），a門因“有低出高”，即b=1，因a=0，由與非門功能得知：無(wú)論輸入什么信號(hào)都不會(huì)改變，q=0的狀態(tài)。（2）觸發(fā)器原來(lái)處于1狀態(tài)假定觸發(fā)器原來(lái)處于1狀態(tài)（即q=1，），因交叉相連會(huì)使a=1、b=1，當(dāng)輸入信號(hào)=1、=0到來(lái)后，a門翻轉(zhuǎn)，同時(shí)b從0變?yōu)?，于是b門翻轉(zhuǎn)q=0，觸發(fā)器從1狀態(tài)變?yōu)?狀態(tài)。3.=1、=1假定輸入信號(hào)=1、=1，不難看出，它不能改變與非門的輸出狀態(tài)，所以觸發(fā)器仍保持原來(lái)狀態(tài)不變。4.=0、=0假定輸入信

11、號(hào)=0、=0，由于都是低電平，故兩個(gè)與非門輸出必須定都是高電平，即q=1，但觸發(fā)器的輸出狀態(tài)必須是一高一低，故這種情況是禁止的。將以上分析結(jié)論歸納整理以后，即可得到基本rs觸發(fā)器的真值表如表1所列。由該表可清楚看出：基本r-s觸發(fā)器具有置0、置1和維持原來(lái)狀態(tài)三種功能。觸發(fā)器的邏輯表達(dá)式為：q=表2 基本rs觸發(fā)器的真值表01101010qn+110qn禁止說(shuō)明：qn+1為q端新狀態(tài)，qn為q端原狀態(tài)8. 試著設(shè)計(jì)一個(gè)三人表決電路，采用少數(shù)服從多數(shù)的原則。用最少的與非門實(shí)現(xiàn)該電路，畫出邏輯電路圖。答：ABC Y000 0001 0010 0011 1100 0101 1110 1111 1邏輯

12、來(lái)函數(shù)表達(dá)式：YABBCCA9. 試說(shuō)明集電極開路門與普通門電路的區(qū)別，它的主要功能是什么？答：1.電平的上限和下限定義不一樣，CMOS具有更大的抗噪?yún)^(qū)域。同是5伏供電的話，ttl一般是1.7V和3.5V的樣子，CMOS一般是2.2V,2.9V的樣子，不準(zhǔn)確，僅供參考。2。電流驅(qū)動(dòng)能力不一知樣，ttl一般提供25毫安道的驅(qū)動(dòng)能力，而CMOS一般在10毫安左右。3。需要的電流輸入大小也不一樣，一專般ttl需要2.5毫安左右，CMOS幾乎不需要電流輸入。4。很多器件都是兼容ttl和CMOS的，datasheet會(huì)有說(shuō)明。如果不考慮速度和性能，一般器件可以互換。但是需要注意有時(shí)候負(fù)載效應(yīng)可能引起電路工作不正常，因?yàn)橛行﹖tl電路需要下一級(jí)的屬輸入阻抗作為負(fù)載才能正常工作。10.寫出下列各十進(jìn)制數(shù)對(duì)應(yīng)的原碼、反碼和補(bǔ)碼。（1）+102