數(shù)字電路模擬題

1、題型分布：填空題2*9=18、選擇題3*4=12、邏輯函數(shù)化簡(jiǎn)6+7+7=2R畫(huà)波形10、分析與設(shè)計(jì)15+25=40一、 填空題1、與非門(mén)的邏輯功能為 。2、數(shù)字信號(hào)的特點(diǎn)是在 上和 上都是斷續(xù)變化的，具高電平和低電平常用.和 來(lái)表示。3、 三態(tài)門(mén)的 “三態(tài)” 指 , 和 o4、邏輯代數(shù)的三個(gè)重個(gè)規(guī)則是 一、一、。5、為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用 振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入 態(tài)6、計(jì)數(shù)器按增減趨勢(shì)分有 、 和 計(jì)數(shù)器。7、一個(gè)觸發(fā)器可以存放 位二進(jìn)制數(shù)。8、優(yōu)先編碼器的編碼輸出為 碼，如編碼輸出AA1A0=011,可知對(duì)輸入的_進(jìn) 行編碼。9、邏輯函數(shù)的四種表示方法是 、。10、

2、移位寄存器的移位方式有 , 和 。11、 同步RS觸發(fā)器中，R, S為 電平有效，基本RS觸發(fā)器中R, S為 電平有效。12、 常見(jiàn)的脈沖產(chǎn)生電路有13、 觸發(fā)器有 個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要 個(gè)觸發(fā)器。14、 常見(jiàn)的脈沖產(chǎn)生電路有, 常見(jiàn)的脈沖整形電路有、。15、 數(shù)字電路按照是否有記憶功能通常可分為兩類(lèi)：、016、 寄存器按照功能不同可分為兩類(lèi)： 寄存器和 寄存器。17、 邏輯函數(shù) F=AB AB AB AB =18、 觸發(fā)器有兩個(gè)互補(bǔ)的輸出端Q、Q,定義觸發(fā)器的1狀態(tài)為, 0狀態(tài)為,可見(jiàn)觸發(fā)器的狀態(tài)指 的是 端的狀態(tài)。19、 一個(gè)觸發(fā)器可以記憶 位二進(jìn)制代碼，四個(gè)觸發(fā)器可以記憶 位二2

3、0、 主從JK觸發(fā)器的特性方程 。21、 時(shí)序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時(shí)鐘控制分為 時(shí)序電路和 時(shí)序電路。22、 為了實(shí)現(xiàn)高的頻率穩(wěn)定度，常采用 振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時(shí)進(jìn)入 態(tài)。23、 觸發(fā)器有 個(gè)穩(wěn)態(tài)，存儲(chǔ)8位二進(jìn)制信息要 個(gè)觸發(fā)器。24、 邏輯函數(shù)的化簡(jiǎn)有, 兩種方法。25、 組合邏輯電路沒(méi)有 功能。26、 主從JK觸發(fā)器的特性方程 , D觸發(fā)器的特性方程。27、 數(shù)字電路中，常用的計(jì)數(shù)進(jìn)制 , , , 。28、 邏輯函數(shù)的最簡(jiǎn)與或式的標(biāo)準(zhǔn) , 。29、 觸發(fā)器具有 功能，常用來(lái)保存 信息。30、 觸發(fā)器的邏輯功能可以用 、來(lái)描述。31、 施密特觸發(fā)器主要是將變化緩慢的信

4、號(hào)變換成 脈沖。32、 三態(tài)輸出門(mén) 能輸出 * o33、 把高電壓作為邏輯1,低電平作為邏輯0的賦值方法稱(chēng)作 邏輯賦值。一種電路若在正邏輯賦值時(shí)為與非門(mén)，則在負(fù)邏輯賦值時(shí)為 o34、 555定時(shí)器的最基本應(yīng)用有 ? o35、 計(jì)數(shù)器按進(jìn)制不同分為 ? o36、 數(shù)制轉(zhuǎn)換(1)2=()16= () 8421BCD ,(3B)i6=()10= () 8421BCD37、 Z=AB+AC勺對(duì)偶式為()。38、 JK觸發(fā)器特征方程為。39、 邏輯函數(shù)F=AB+B(C+0)的對(duì)偶式F*=。40、 數(shù)制轉(zhuǎn)換(1)、( 255) 10= () 2= () 16= () 8421BCD(2)、( 3FF)16

5、= () 2= () 10= () 8421BCD41、 在譯碼器、寄存器、全加器三者中，不是組合邏輯電路的是 。42、 對(duì)16個(gè)輸入信號(hào)進(jìn)行編碼，至少需要 位二進(jìn)制數(shù)碼。43、 3位二進(jìn)制計(jì)數(shù)器，最多能構(gòu)成模值為 的計(jì)數(shù)器。44、 十進(jìn)制計(jì)數(shù)器最高位輸出的頻率是輸入 CP脈沖頻率的 倍。45、 數(shù)字信號(hào)只有 和 兩種取值。46、 十進(jìn)制123的二進(jìn)制數(shù)是 ;八進(jìn)制數(shù)是 ;十六進(jìn)制數(shù)47、 設(shè)JK觸發(fā)器的起始狀態(tài)Q=1若令J=1, K=0,則Q 。若令 J=1, k=1,則 Qn1 048、 BCD七段翻譯碼器輸入的是 位碼，輸出有 個(gè)。49、 一個(gè)N進(jìn)制計(jì)數(shù)器也可以稱(chēng)為分頻器。50、 (40

6、6) 10= () 8421BCD51、 一位數(shù)值比較器的邏輯功能是對(duì)輸入的 數(shù)據(jù)進(jìn)行比較，它有、三個(gè)輸出端。52、 TTL集成JK觸發(fā)器正常工作時(shí)，其Rd和4端應(yīng)接 業(yè)乎。53、 單穩(wěn)態(tài)觸發(fā)器有兩個(gè)工作狀態(tài) 和 ,其中是暫時(shí)的54、根據(jù)邏輯功能的不同特點(diǎn)，數(shù)字電路可分為 兩大類(lèi)。它們的主要區(qū)別是：55、一個(gè)8選1的數(shù)據(jù)選擇器有 入端。個(gè)數(shù)據(jù)輸入端,個(gè)地址輸二、選擇題1、有八個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有（A、8;B、16;C、256;D、642、下式中與非門(mén)表達(dá)式為（），或門(mén)表達(dá)式為（）種計(jì)數(shù)狀態(tài)。A、Y=A+B B、Y=A C、Y=A3、十二進(jìn)制加法計(jì)數(shù)A、8; B、16;4、邏輯電路

7、如右圖，A、F=AB+C ;C、F=AB C ；奧干gg /命而交（C、4;函數(shù)式為（B ; D、Y=AB）個(gè)觸發(fā)器構(gòu)成。D、B F=AB+C;D、 F=A+BC匚AB5、邏輯函數(shù)F=AB+BC勺最小項(xiàng)表達(dá)式為A、F=m2+m3+m6B F=m2+m3+m7C、F=m3+m6+m7D、 F=m3+m4+m76、74LS138譯碼器有（），74LS148編碼器有（A、B、C、D、三個(gè)輸入端, 八個(gè)輸入端, 三個(gè)輸入端, 八個(gè)輸入端,三個(gè)輸出端; 八個(gè)輸出端; 八個(gè)輸出端; 三個(gè)輸出端。7、單穩(wěn)態(tài)觸發(fā)器的輸出狀態(tài)有（A、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài)C、只有一個(gè)穩(wěn)態(tài)B、兩個(gè)穩(wěn)態(tài)D、沒(méi)有穩(wěn)態(tài)8、卡諾圖、表示的邏

8、輯函數(shù)最簡(jiǎn)式分別為（A、B、C、F=B + D F=B+DF=BD+B DD、F=BD+BD00011110圖01 11 109、邏輯電路如圖，函數(shù)式為（A、B、F=AB +CF=A B+CG-J圖C、 F=AB +CD、 F=A+B C10、一位8421 BCD碼計(jì)數(shù)器至少需要 個(gè)觸發(fā)器11、下列邏輯函數(shù)表達(dá)式中與 f=aB+Ab功能相同的是(A、 A BB、 AC、 AD、 A B12、施密特觸發(fā)器常用于(A、脈沖整形與變換C、計(jì)數(shù)13、施密特觸發(fā)器的輸出狀態(tài)有A、一個(gè)穩(wěn)態(tài)、一個(gè)暫態(tài)C、只有一個(gè)穩(wěn)態(tài)B、兩個(gè)穩(wěn)態(tài)D、沒(méi)有穩(wěn)態(tài)B、定時(shí)、延時(shí)D、寄存14、一個(gè)8選1多路選擇器，輸入地址有16選1

9、多路選擇器輸入地址有 _0A、2位B、3位C、4位D、8位15、同步計(jì)數(shù)器和異步計(jì)數(shù)器比較，同步計(jì)數(shù)器的顯著優(yōu)點(diǎn)是AA.工作速度高B.觸發(fā)器利用率高C.電路簡(jiǎn)單D.不受時(shí)鐘CP控制。16、把一個(gè)五進(jìn)制計(jì)數(shù)器與一個(gè)四進(jìn)制計(jì)數(shù)器串聯(lián)可得到 進(jìn)制計(jì)數(shù)器。D17、下列邏輯電路中為時(shí)序邏輯電路的是。A.變量譯碼器B.加法器C.數(shù)碼寄存器D.數(shù)據(jù)選擇器18、在何種輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯00 A.全部/入是0B.任一輸入是0C僅一輸入是0D.全部輸入是119、邏輯函數(shù) F=a (a b)=。C.A BD. A B20、為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使。=D, K=d B. K=D,J=

10、d =K= D =K= d21、多諧振蕩器可產(chǎn)生。A.正弦波 B.矩形脈沖C.三角波D.鋸齒波22、八路數(shù)據(jù)分配器，其地址輸入端有 個(gè)。23、8位移位寄存器，串行輸入時(shí)經(jīng) 個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。24、一個(gè)16選1多路選擇器輸入地址有A、2位B、3位C、4位D、8位25、當(dāng)邏輯函數(shù)有n個(gè)變量時(shí)，共有 個(gè)變量取值組合A. nB. 2nC. n2D. 2n26、一位八進(jìn)制數(shù)可以用（）位二進(jìn)制數(shù)來(lái)表示。A 2B. 3C. 4D. 1627、對(duì)于D觸發(fā)器，欲使Qn+1 = Qn,應(yīng)使輸入D=。D. Q28、N個(gè)觸發(fā)器可以構(gòu)成能寄存 位二進(jìn)制數(shù)碼的寄存器。+ 129、石英晶體多諧振蕩器的突出

11、優(yōu)點(diǎn)是。A.速度高 B.電路簡(jiǎn)單C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭30、若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為一 位。31、在下列邏輯電路中，不是組合邏輯電路的有。A.譯碼器B.編碼器C.全加器 D.寄存器32、在555定時(shí)器組成的三種電路中，能自動(dòng)產(chǎn)生周期為T(mén)=（R+2R2）C的脈沖信號(hào)的電路是（）。A、多諧振蕩器；B、單穩(wěn)態(tài)觸發(fā)器；C、施密特觸發(fā)器;D、雙穩(wěn)態(tài)觸發(fā)器33、在數(shù)字電路中，晶體管的工作狀態(tài)為：（）A、飽和；B、放大； G飽和或放大；D、飽和或截止34、下列邏輯代數(shù)運(yùn)算錯(cuò)誤的是：（）A、A+A=AB、A?A=1;C、A?A= A ; D、A+A=135、以下各

12、電路中，屬于組合邏輯電路的是：（）A、定時(shí)器;B、譯碼器；G寄存器;D、計(jì)數(shù)器36、下列函數(shù)中等于A的是：（）A、A+1;B、A （A+B） ;C、A+Ab； D、A+A37、邏輯函數(shù)Y=AB+AC+BC+BCDE化簡(jiǎn)結(jié)果為：（）a、y=ab+A c+bcb、y=ab+Ac；c、y=ab+bc d、y=a+b+c38、一位十六進(jìn)制數(shù)可以用（）位二進(jìn)制數(shù)來(lái)表示。A. 1B. 2C 4D. 16 39、十進(jìn)制數(shù)25用8421BCD碼表示為（101010140、相同為“ 0”不同為“1”它的邏輯關(guān)系是（）A或邏輯 B、與邏輯C、異或邏輯41、Y （A, B, C,）=三m （0, 1, 2, 3）邏

13、輯函數(shù)的化簡(jiǎn)式A Y=AB+BC+ABC B、Y=A+B C、Y=A42、下列說(shuō)法是正確的是（）A、異步計(jì)數(shù)器的計(jì)數(shù)脈沖只加到部分觸發(fā)器上B、異步計(jì)數(shù)器的計(jì)數(shù)脈沖同時(shí)加到所有觸發(fā)器上C、異步計(jì)數(shù)器不需要計(jì)數(shù)脈沖的控制43、下列說(shuō)法正確的是（）A、多諧振蕩器有兩個(gè)穩(wěn)態(tài)B、多諧振蕩器有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)C、多諧振蕩器有兩個(gè)暫穩(wěn)態(tài)44、下列說(shuō)法正確的是（）A、555定時(shí)器在工作時(shí)清零端應(yīng)接高電平B、555定時(shí)器在工作時(shí)清零端應(yīng)接低電平C、555定時(shí)器沒(méi)有清零端45、相同為“1”不同為“0”它的邏輯關(guān)系是（）A、或邏輯 B、與邏輯C、同或邏輯46、Y （A, B, C,）=三m （0, 1, 4,

14、5）邏輯函數(shù)的化簡(jiǎn)式A、Y=AB+BC+ABC B、Y=A+B C、Y=B47、AB DYEN=O電路處干（EN-CA、Y=ABB、Y處于懸浮狀態(tài)C、Y=A B48、用n位二進(jìn)制代碼對(duì)2n個(gè)信號(hào)進(jìn)行編碼的電路是（A、二一十進(jìn)制編碼器B、二進(jìn)制譯碼器C、二進(jìn)制編碼器49、同步時(shí)序邏輯電路中，所有觸發(fā)器的時(shí)鐘脈沖是（）A、在同一個(gè)時(shí)鐘脈沖的控制下B、后一個(gè)觸發(fā)器時(shí)鐘脈沖是前一個(gè)觸發(fā)器輸出提供的。G時(shí)鐘脈沖只加到部分觸發(fā)器上。50、利用異步置數(shù)法獲得N進(jìn)制計(jì)數(shù)器時(shí)（）A、應(yīng)在輸入第N個(gè)計(jì)數(shù)脈沖后，使計(jì)數(shù)器返回到初始的預(yù)置數(shù)狀態(tài)B、應(yīng)在輸入第N+1個(gè)計(jì)數(shù)脈沖后，使計(jì)數(shù)器返回到初始的預(yù)置數(shù)狀態(tài)C、應(yīng)在卒

15、&入第N-1個(gè)計(jì)數(shù)脈沖后，使計(jì)數(shù)器返回到初始的預(yù)置數(shù)狀態(tài)51、有6個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有（）種計(jì)數(shù)狀態(tài)A、8B、16C、6452、施密特觸發(fā)器主要是將變化緩慢的信號(hào)變換成（）A、尖脈沖B、正弦波C、矩形波53、同或運(yùn)算的邏輯式是（）1） Y=A B2）Y=A B3）Y=A B54、用卡諾圖化簡(jiǎn)邏輯函數(shù)時(shí)，8個(gè)相鄰最小項(xiàng)合并，可以消去()個(gè)變量。1) 12) 23) 355、D觸發(fā)器的邏輯功能有()1)置0、置12)置0、置1、保持 3)置0、置1、保持、計(jì)數(shù)56、重疊律的基本公式是()1) A+A=2A2) A+A=A3) A - A=A257、由四個(gè)觸發(fā)器構(gòu)成十進(jìn)制計(jì)數(shù)器，其無(wú)效

16、狀態(tài)有()1) 四個(gè)2)五個(gè)3)六個(gè)58、下列各式中的四變量 A、B、C、D的最小項(xiàng)是： 。(A)ABCD (B)AB(C+D) (C)A+B+C+D (D)A+B+C+D59、Y=AB C D C的反函數(shù)為。(A)Y = (A B) C D C(B)Y = (A B) C D C(C)Y=(A B) C D C(D)Y=(A B) C D C60、四個(gè)邏輯變量的取值組合共有 。(A)8(B)16 _ _(C)4(D)1561、已知邏輯函數(shù)F (A, B) =AB +AB,使函數(shù)值為1的A, B取值組合是： 。(A)00, 11(B)01, 00(C)01, 10(D)01, 1162、離散的

17、，不連續(xù)的信號(hào)，稱(chēng)為()A、模擬信號(hào)B、數(shù)字信號(hào)63、組合邏輯電路通常由()組合而成。A、門(mén)電路B、觸發(fā)器C、計(jì)數(shù)器64、十六路數(shù)據(jù)選擇器的地址輸入(選擇控制)端有()個(gè)A 16B、2 C、4 D、864、一位8421BCD碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是()A 4: 6B、1: 10 C、4: 10D、2: 465、 能實(shí)現(xiàn)脈沖延時(shí)的電路是()A多諧振蕩器B、單穩(wěn)態(tài)觸發(fā)器C、施密特觸發(fā)器66、8線一3線優(yōu)先編碼器的輸入為0 I；,當(dāng)優(yōu)先級(jí)別最高的I1有效時(shí)，其輸出Y2Y1Y0的值是()A、111B、010C、000D、10167、JK觸發(fā)器在CP作用下，若狀態(tài)必須發(fā)生翻轉(zhuǎn)，則應(yīng)使()

18、A J=K=0 B、J=K=1 C、J=O, K=168、有一個(gè)左移位寄存器，當(dāng)預(yù)先置入1011后，其串行固定接0,在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過(guò)程是()A、10110110110010000000B、101101010010 0001-000069、有一位二進(jìn)制數(shù)碼需要暫時(shí)存放起來(lái)，應(yīng)選用（）A、觸發(fā)器B、2選1數(shù)據(jù)選擇器C、全加器70、以下電路中可以實(shí)現(xiàn)“線與”功能的有 。A. TTL與非門(mén) B.三態(tài)輸出門(mén) 門(mén)71、一個(gè)4位移位寄存器可以構(gòu)成最長(zhǎng)計(jì)數(shù)器的長(zhǎng)度是 。三、判斷題1、邏輯變量的取值，1比0大。（）2、時(shí)序電路的輸出狀態(tài)僅與此刻輸入變量有關(guān)。（）3、RS觸發(fā)器的輸出狀態(tài)

19、Qn+1與原輸出狀態(tài)Q n無(wú)關(guān)。（）4、JK觸發(fā)器的J=K=1變成T觸發(fā)器。（）5、優(yōu)先編碼只對(duì)優(yōu)先級(jí)別高的信息進(jìn)行編碼。（）6、組合邏輯電路中產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的主要原因是輸入信號(hào)受到尖峰干擾。（）7、對(duì)于JK觸發(fā)器J=K=1時(shí)，輸出翻轉(zhuǎn)。（）8、一個(gè)存儲(chǔ)單元可存1位2進(jìn)制數(shù)。（）9、同一 CP控制各觸發(fā)器的計(jì)數(shù)器稱(chēng)為異步計(jì)數(shù)器。（）10、函數(shù)式 F=ABC+aC+aBC=（3、5、6、7）（）11、計(jì)數(shù)器隨CP到來(lái)計(jì)數(shù)增加的稱(chēng)加計(jì)數(shù)器。（）12、數(shù)字電路中用“1”和“0”分別表示兩種狀態(tài)，二者無(wú)大小之分。（）13、若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。（）14、三態(tài)門(mén)的三種狀態(tài)分

20、別為：高電平、低電平、不高不低的電壓。（）15、與非門(mén)的邏輯功能是：有 0出1,全1出0。（）16、格雷碼具有任何相鄰碼只有一位碼元不同的特性。（）17、 一般TTL門(mén)電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（）18、D觸發(fā)器的特性方程為Qn+1=D，與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能（）19、 單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時(shí)間與輸入觸發(fā)脈沖寬度成正比。（）20、優(yōu)先編碼器的編碼信號(hào)是相互排斥的，不允許多個(gè)編碼信號(hào)同時(shí)有效。（）21、異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（）22、RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（）23、石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比。（）24

21、、時(shí)序電路不含有記憶功能的器件。（）25、利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零方式，則狀態(tài)Sn只是短暫的過(guò)渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（）26、y=aB C的反函數(shù)是A +B+G（）27、用二進(jìn)制代碼表示某一信息稱(chēng)為編碼，反之， 把二進(jìn)制代碼所表示的信息翻譯出來(lái)稱(chēng)為譯碼（）28、五變量的邏輯函數(shù)有32 個(gè)最小項(xiàng)（）29、多諧 振 蕩 器 的 輸 出 信 號(hào) 的 周 期 與 阻 容 元 件 的 參 數(shù) 成 正 比 。 （）30、異步時(shí)序電路的各級(jí)觸發(fā)器類(lèi)型不同（）31、計(jì)數(shù)器的模是指構(gòu)成計(jì)數(shù)器的觸發(fā)器的個(gè)數(shù)（）32、 A+AB=A+B（）33、當(dāng)輸入9 個(gè)信號(hào)時(shí)，需要3 位的二

22、進(jìn)制代碼輸出（）34、單穩(wěn)態(tài)觸發(fā)器它有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)（）35、施密特觸發(fā)器有兩個(gè)穩(wěn)態(tài)（）36、多諧振蕩器有兩個(gè)穩(wěn)態(tài)（）37、D/A轉(zhuǎn)換器是將模擬量轉(zhuǎn)換成數(shù)字量。（）38、 A/D 轉(zhuǎn)換器是將數(shù)字量轉(zhuǎn)換成模擬量（）39、所有的觸發(fā)器都存在空翻現(xiàn)象（）40、 A+1=A（）41、當(dāng)輸入19 個(gè)信號(hào)時(shí)，需要4位的二進(jìn)制代碼輸出（）42、單穩(wěn)態(tài)觸發(fā)器輸出脈沖寬度取決于R、 C 的值（）43、在同步時(shí)序邏輯電路中如果由于某種原因而進(jìn)入無(wú)效狀態(tài)時(shí)，只要繼續(xù)輸入CP脈沖，電路便會(huì)自動(dòng)回到有效狀態(tài)，該電路不能夠自啟動(dòng)（）44、設(shè)計(jì)100進(jìn)制的計(jì)數(shù)器，至少需要5個(gè)JK觸發(fā)器。（）45、單穩(wěn)態(tài)觸發(fā)器可用于延

23、時(shí)（）46、三變量邏輯函數(shù)的最小項(xiàng)最多有6 個(gè)（）47、移位寄存器不能存放數(shù)碼，只能對(duì)數(shù)據(jù)進(jìn)行移位操作（）48、施密特觸發(fā)器常用于脈沖整形與變換（）49、同一 CP控制各觸發(fā)器的計(jì)數(shù)器稱(chēng)為異步計(jì)數(shù)器。（）50、構(gòu)成一個(gè)五進(jìn)制計(jì)數(shù)器最少需要5 個(gè)觸發(fā)器（）51、 1 個(gè)觸發(fā)器可以存放1 位二進(jìn)制數(shù)（）52、計(jì)數(shù)器的模是指對(duì)輸入的計(jì)數(shù)脈沖的個(gè)數(shù)（）53、JK觸發(fā)器的輸入端J懸空，則相當(dāng)于J = 0（）54、與非門(mén)可以用作反相器（）55、寄存器是組合邏輯器件（）56、寄存器要存放n位二進(jìn)制數(shù)碼時(shí)，需要2n個(gè)觸發(fā)器。（）57、 3 位二進(jìn)制計(jì)數(shù)器可以構(gòu)成模值為23 1 的計(jì)數(shù)器。（58、十進(jìn)制計(jì)數(shù)器最

24、高位輸出的周期是輸入CP脈沖周期的10倍59、JK觸發(fā)器在CP作用下，若J=K=1其狀態(tài)保持不變。60要對(duì)16 個(gè)輸入信號(hào)進(jìn)行編碼，至少需要4 位二進(jìn)制碼。61組合邏輯電路t 時(shí)刻狀態(tài)和t-1 時(shí)刻該電路的狀態(tài)有關(guān)。62石英晶體振蕩器的振蕩頻率取決于石英晶體的固有頻率。63八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8 個(gè)。64、 CMOS 電路比 TTL 電路功耗大。四數(shù)制轉(zhuǎn)化12345678910111213141516171819202122數(shù)制轉(zhuǎn)化2=()2=(10=(2=(100001)2= (156) 10=() ( () ()2=( )8421BCD=( 10=( 10 =()2=(

25、16 =(8421ncd=( 101) 2=(232425262728)10)8 = ()16=() 10)16)10)2=()10=() 10) 8=(111000 ) 8421bcd=() 10= ( (45C) 16=( (74 ) 10=(156) 10=( 2=(256) 10= ( 2=(1111) 2=(253) 8=(20) 10=(2=()2=(10=(10)2) 16=() 10) 8421bcd)8) 2 =() 10)8421bcd)8) 2) 2=() 8=() 2=() 8421bcd) 2=() 10=() 2=() 10=() 10)10)8 = () 108=

26、(1616)16) 8421bcd)16) 8五、邏輯函數(shù)化簡(jiǎn)1、F= A(BhC) +A(B+C)+ BCDE+C(D+E)F2、F= Em (1, 3, 8, 9, 10, 11, 14, 15)3、F=AD+B C+BD +A(B+C)+ A BCD + AB DE4、F= m(1、3, 8, 9, 10, 11, 14, 15)5、F=A (B+C) +A (B+Q +BCDE+3 C (D+日 F6、F= Em (0, 1, 2, 3, 4, 6, 7, 8, 9, 10, 11, 14)7、最簡(jiǎn)“與或”式：F=AB + BD+DCE +AD8、用卡諾圖化簡(jiǎn)下列邏輯函數(shù)成為最簡(jiǎn)“與或

27、”式：F (A, B, C, D) =Sm (0, 1, 4, 9, 12, 13) +Wd (2, 3, 6, 7, 8, 10、11、14)9、F=(A B)CD ACD AC(A D)10、Y=AC D +BCD +BD+ AB+BC D11、F=AC ABC BC +ABC12、Y=AB +BD +BCD+ABC DY=AE+EiAC+EC13、14、Y (A, B, C) =Em (0, 1, 2, 3, 4, 6, 8, 9, 10, 11, 14)V=iB+BCtAC+BC15、16、Y (A, B, C, ) =Em (0, 1, 2, 3, 5, 6, 7, 9, 10, 1

28、1, 14)17、y=ab+aBcd+abcd+ A B18、Y=A Bc+ABC+AbC19、Y A B C ABC AC 20、Y(A,B,C,D)=m(2,6,7,8,9,10,11,13,14,15)21、用卡諾圖化簡(jiǎn)，寫(xiě)出最簡(jiǎn)與或式：F (A、B、C、D) = 2 m (0, 1, 4, 7, 8, 19, 13) +2 小(2, 5, 8, 12, 15)22、Y ABC ABC六、分析題1.八路數(shù)據(jù)選擇器構(gòu)成的電路如圖所示，A 2、A 1、A 0為地址輸入端，根據(jù)圖中對(duì)D 0 D 7的設(shè)置，寫(xiě)出該電路所實(shí)現(xiàn)函數(shù) Y的表達(dá)式。2.如圖所示為利用74LS161的同步置數(shù)功能構(gòu)成的計(jì)數(shù)

29、器分析：（1）當(dāng)D3D2DiDo=0000時(shí)為幾進(jìn)制計(jì)數(shù)器（2）當(dāng)D3D2DiD0=0001時(shí)為幾進(jìn)制計(jì)數(shù)器3.分析右圖8選1數(shù)據(jù)選擇器的構(gòu)成電路，寫(xiě)出其邏輯表達(dá)式。（5分）L (A、B、C) = (0、2、3、4、7)5.分別用方程式、狀態(tài)轉(zhuǎn)換圖表示如圖所示電路的功能6、設(shè)計(jì)一個(gè)故障顯示電路，要求：(1)兩臺(tái)電機(jī)同時(shí)工作時(shí)F1燈亮(2)兩臺(tái)電機(jī)都有故障時(shí)F2燈亮(3)其中一臺(tái)電機(jī)有故障時(shí)F3燈亮7、試分析下圖為幾進(jìn)制計(jì)數(shù)器8.用八選一選擇器設(shè)計(jì)一個(gè)組合邏輯電路，起輸出邏輯表達(dá)式為9.用74LS161構(gòu)成七進(jìn)制計(jì)數(shù)器74LS161功能表CRLDCTPCIICPD0D1D2D3Q0 Q1 Q2 Q3LXXXXXXXXL L L LHLXXTD0D1D2D3D0 D1 D2 D3HHHHTXXXX計(jì)數(shù)HHLXXXXXX保持HHXLXXXXX保持10.寫(xiě)出圖中所示組合電路輸出函數(shù) F的表達(dá)式，列出真值表，分析邏輯功能。11.分析下圖時(shí)序電路的邏輯功能，寫(xiě)出電路驅(qū)動(dòng)方程、狀態(tài)方程，畫(huà)出狀態(tài)轉(zhuǎn)換圖。12. 試分析如圖所示時(shí)序電路：1 ）寫(xiě)出電路的狀態(tài)方程和輸出方程；2 ）列寫(xiě)狀態(tài)表并畫(huà)出狀態(tài)轉(zhuǎn)換圖。13、某車(chē)間有A、B、C、D四臺(tái)發(fā)電機(jī)，今要求（1） A必須開(kāi)機(jī)（2）其他三臺(tái)電動(dòng)機(jī) 中至少有兩臺(tái)開(kāi)機(jī)，