計(jì)算機(jī)科學(xué)與技術(shù)計(jì)算機(jī)組成原理

1、精選優(yōu)質(zhì)文檔-傾情為你奉上 計(jì)算機(jī)組成原理實(shí) 驗(yàn) 指 導(dǎo) 書崔立民編沈陽大學(xué)信息工程學(xué)院專心-專注-專業(yè)目錄47課程編號： 課程類別：必修適用層次：本科 適用專業(yè)：計(jì)算機(jī)科學(xué)與技術(shù)課程總學(xué)時：64 適用學(xué)期:第5學(xué)期 實(shí)驗(yàn)學(xué)時：12 開設(shè)實(shí)驗(yàn)項(xiàng)目數(shù)：3撰寫人：崔立民 審核人：周昕 教學(xué)院長：范立南實(shí)驗(yàn)一：定點(diǎn)運(yùn)算器設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康呐c要求要求學(xué)生可以設(shè)計(jì)一個定點(diǎn)運(yùn)算器，并驗(yàn)證運(yùn)算器的基本功能。1. 掌握算術(shù)邏輯運(yùn)算單元（ALU）的工作原理2. 熟悉簡單運(yùn)算器的數(shù)據(jù)傳送通路3. 驗(yàn)證4位運(yùn)算功能發(fā)生器（74LS181）的組合功能4. 按給定數(shù)據(jù)，完成幾種指定的算術(shù)邏輯運(yùn)算二、實(shí)驗(yàn)類型驗(yàn)證

2、型三、實(shí)驗(yàn)原理及說明實(shí)驗(yàn)中所用的運(yùn)算器數(shù)據(jù)通路如圖1.1所示。ALU是一個由2片74LS181組成的8位運(yùn)算器，右方為低4位運(yùn)算器芯片，左方為高4位運(yùn)算器芯片。低位芯片的進(jìn)位輸出端C(n4)與高位芯片的進(jìn)位輸入端Cn相連，使低4位運(yùn)算產(chǎn)生的進(jìn)位送進(jìn)高4位運(yùn)算中。低位芯片的進(jìn)位輸入端Cn可與外接的初始進(jìn)位信號相連，高位芯片的進(jìn)位輸出引至外部。兩個芯片的控制端SO、S1、S2、S3和M是相連的。為進(jìn)行雙操作數(shù)運(yùn)算，運(yùn)算器的兩個數(shù)據(jù)輸入端分別由兩個數(shù)據(jù)暫存器DR1、DR2(用鎖存器74LS273實(shí)現(xiàn)）來鎖存數(shù)據(jù)。要將內(nèi)總線上的數(shù)據(jù)鎖存到DR1或DR2中，則鎖存器74LS273的控制端LDDR1或LD

3、DR2須為高電平。當(dāng)T4脈沖到來時，總線上的數(shù)據(jù)就被鎖存進(jìn)DR1或DR2中了。為控制運(yùn)算器向內(nèi)總線上輸出運(yùn)算結(jié)果，在其輸出端連接了一個三態(tài)門（用74LS245實(shí)現(xiàn)）。若要將運(yùn)算結(jié)果輸出到總線上，則要將三態(tài)門74LS245的控制端ALUB置低電平。否則輸出高阻態(tài)。數(shù)據(jù)輸入單元（實(shí)驗(yàn)板上印有 INPUT DEVICE）用以給出參與運(yùn)算的數(shù)據(jù)。其中，輸入開關(guān)經(jīng)過一個三態(tài)門（74LS245）和內(nèi)總線相連，該三態(tài)門的控制信號SWB取低電平時，開關(guān)上的數(shù)據(jù)就通過三態(tài)門而送入內(nèi)總線中?？偩€數(shù)據(jù)顯示燈（在 BUS UNIT單元中）已與內(nèi)總線相連，用來顯示內(nèi)總線上的數(shù)據(jù)?？刂菩盘栔谐齌4為脈沖信號外，其他均為電

4、平信號。由于實(shí)驗(yàn)電路中的時序信號已連至“W/R UNIT”單元中的相應(yīng)時序信號引出端，因此，需要將“W/R UNIT”單元中的T4接至“STATE UNIT”單元中的微動開關(guān)KK2的輸出端。在進(jìn)行實(shí)驗(yàn)時，按動微動開關(guān)，即可獲得實(shí)驗(yàn)所需的單脈沖。SO、S1、S2、S3、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各電平控制信號使用“SWITCH UNIT”單元中的二進(jìn)制數(shù)據(jù)開關(guān)來模擬，其中Cn、ALU-B、SW-B為低電平有效，LDDR1、LDDR2為高電平有效。對于單總線數(shù)據(jù)通路，做實(shí)驗(yàn)時就要分時控制總線，即當(dāng)向 DR1、DRZ2暫存器打入數(shù)據(jù)時，數(shù)據(jù)開關(guān)三態(tài)門打開，這時應(yīng)保證運(yùn)算器

5、輸出三態(tài)門關(guān)閉；同樣，當(dāng)運(yùn)算器輸出結(jié)果至總線時也應(yīng)保證數(shù)據(jù)輸入三態(tài)門是關(guān)閉狀態(tài)。圖1.1 運(yùn)算器數(shù)據(jù)通路原理圖四、實(shí)驗(yàn)儀器序 號名 稱主要用途1計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)一套2導(dǎo)線 五、實(shí)驗(yàn)內(nèi)容和步驟連接線路按照圖1.2連接實(shí)驗(yàn)電路。數(shù)據(jù)線用8位排線，單命令控制信號用單信號線。打開實(shí)驗(yàn)箱電源向暫存器DR1打入數(shù)據(jù)撥動數(shù)據(jù)開關(guān)形成二進(jìn)制數(shù)據(jù)，數(shù)據(jù)顯示燈會有相應(yīng)的顯示。每個燈代表一個二進(jìn)制位，燈亮為0，燈滅為1。將數(shù)據(jù)輸出到數(shù)據(jù)總線，為了保證數(shù)據(jù)總線上沒有沖突的數(shù)據(jù)，需要關(guān)閉ALU的輸出。按一下微動開關(guān)KK2，向DR1的時鐘脈沖端發(fā)送一個上升沿脈沖，將數(shù)據(jù)總線的數(shù)據(jù)打入DR1。圖1.2 定點(diǎn)

6、運(yùn)算器設(shè)計(jì)實(shí)驗(yàn)接線圖向暫存器DR2打入數(shù)據(jù)步驟類似于，與其區(qū)別在于向DR2發(fā)送上升沿脈沖信號。進(jìn)行數(shù)據(jù)計(jì)算并觀察計(jì)算結(jié)果ALU的運(yùn)算模式可以在實(shí)驗(yàn)參考書的第55頁圖2.5的74LS181運(yùn)算功能表得到，本實(shí)驗(yàn)所用的74181是正邏輯。按照運(yùn)算表撥動運(yùn)算模式控制信號S0、S1、S2、S3、Cn、M，可以在數(shù)據(jù)總線顯示燈上觀察計(jì)算的結(jié)果六、實(shí)驗(yàn)數(shù)據(jù)處理與分析驗(yàn)證74181運(yùn)算表。七、注意事項(xiàng)實(shí)驗(yàn)室應(yīng)嚴(yán)格按照信號發(fā)生順序發(fā)送命令信號，否則無法得到正確的實(shí)驗(yàn)結(jié)果八、預(yù)習(xí)與思考題設(shè)計(jì)下面運(yùn)算的運(yùn)算模式控制信號：1. DR1DR2àDR12. DR2 + 1 à DR1實(shí)驗(yàn)二：存儲系統(tǒng)

7、設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康呐c要求1. 設(shè)計(jì)一個數(shù)據(jù)通路并熟悉它的原理；2. 掌握數(shù)字邏輯電路的一般規(guī)律；3. 掌握靜態(tài)隨即存儲器的工作特性以及數(shù)據(jù)的讀寫方法。二、實(shí)驗(yàn)類型驗(yàn)證型三、實(shí)驗(yàn)原理及說明實(shí)驗(yàn)所用的半導(dǎo)體靜態(tài)存儲器電路原理如圖2.1所示，實(shí)驗(yàn)中的靜態(tài)存儲器由一片6116（2K*8）芯片構(gòu)成，其數(shù)據(jù)線接至數(shù)據(jù)總線，地址線由地址鎖存器（74LS273）給出。地址燈ADOAD7與地址線相連，顯示地址線狀況。數(shù)據(jù)開關(guān)經(jīng)一個三態(tài)門（74LS245）連至數(shù)據(jù)總線，分時給出地址和數(shù)據(jù)。因地址寄存器為8位，所以接入6116芯片的地址為A7AO，而高3位A8A10接地，所以其實(shí)際容量只有256字節(jié)。6116芯片有三

8、個控制線：CE（片選線）、OE（讀線）、WE寫線）。當(dāng)片選有效（CE0）、OE0時進(jìn)行讀操作，WE=0時進(jìn)行寫操作。本實(shí)驗(yàn)中將OE常接地，在此情況下，當(dāng)CE0、WE0時進(jìn)行讀操作，CE0、WEl時進(jìn)行寫操作，其寫時間與T3脈沖寬度一致。實(shí)驗(yàn)時將T3脈沖接至實(shí)驗(yàn)板上時序電路模塊的TS3相應(yīng)插孔中，其脈沖寬度可調(diào)，其他電平控制信號由“SWITCH UNIT”單元的二進(jìn)制開關(guān)模擬，其中SWB為低電平有效，LDAR為高電平有效。圖2.1存儲系統(tǒng)實(shí)驗(yàn)原理圖四、實(shí)驗(yàn)儀器序 號名 稱主要用途計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)一套導(dǎo)線若干臺式計(jì)算機(jī)一臺 五、實(shí)驗(yàn)內(nèi)容和步驟形成時鐘脈沖信號T3。具體接線方法和操作

9、步驟如下：接通電源，用示波器接到方波信號源的輸出插孔H23調(diào)節(jié)電位器W1及W2，使H23端輸出實(shí)驗(yàn)所期望的頻率和占空比的方波。將時序電路模塊（STATE UNIT）單元中的和信號源單元（SIGNAL UNIT）中的 H23排針相連。在時序電路模塊中有兩個二進(jìn)制開關(guān)“STOP”和“STEP”。將“STOP”開關(guān)置為“RUN”狀態(tài)、“STEP”開關(guān)置為“EXEC”狀態(tài)時，按動微動開關(guān)START，則TS3端輸出連續(xù)的方波信號，此時調(diào)節(jié)電位器W1，用示波器觀察，使T3輸出實(shí)驗(yàn)要求的脈沖信號。當(dāng)“STOP”開關(guān)置為“RUN”狀態(tài)、“STEP”開關(guān)置為“STEP”狀態(tài)時，每按動一次微動開關(guān)START，則T

10、3輸出一個單脈沖，其脈沖寬度與連續(xù)方式相同。用PC聯(lián)機(jī)軟件中的示波器功能也能看到波形。這樣可以代替真實(shí)示波器。按圖2.2連接實(shí)驗(yàn)線路，仔細(xì)查線無誤后接通電源。圖2.2存儲系統(tǒng)實(shí)驗(yàn)接線圖寫存儲器。給存儲器的00、01、02、03、04地址單元中分別寫入數(shù)據(jù)11H、12H、13H、14H、15H。由上面的存儲器實(shí)驗(yàn)原理圖（圖2.1）看出，由于數(shù)據(jù)和地址全由一個數(shù)據(jù)開關(guān)給出，因此要分時地給出。下面的寫存儲器要分兩個步驟：第一步寫地址，先關(guān)掉存儲器的片選（CEl），打開地址鎖存器門控信號（LDAR1），打開數(shù)據(jù)開關(guān)三態(tài)門（SWB0），由開關(guān)給出要寫入的存儲單元的地址，按動START產(chǎn)生T3脈沖將地址打

11、入到地址鎖存器；第二步寫數(shù)據(jù)，關(guān)掉地址鎖存器門控信號（LDAR0），打開存儲器片選，使之處于寫狀態(tài)（CE0，WE1），由開關(guān)給出此單元要寫入的數(shù)據(jù)，按動SIART產(chǎn)生T3脈沖將數(shù)據(jù)寫入到當(dāng)前的地址單元中。寫其他單元依次循環(huán)上述步驟。寫存儲器流程如圖2.3所示（以向00號單元寫入11H為例）。圖2.3寫存儲器流程讀存儲器。依次讀出第00、01、02、03、04號單元中的內(nèi)容，觀察上述各單元中的內(nèi)容是否與前面寫入的一致。同寫操作類似，讀每個單元也需要兩步：第一步寫地址，先關(guān)掉存儲器的片選（CEl），打開地址鎖存器門控信號（LDAR1），打開數(shù)據(jù)開關(guān)三態(tài)門（SWB0），由開關(guān)給出要寫存儲單元的地址，

12、按動START產(chǎn)生T3脈沖將地址打入到地址鎖存器；第二步讀存儲器，關(guān)掉地址鎖存器門控信號（LDAR0），關(guān)掉數(shù)據(jù)開關(guān)三態(tài)門（SWB1），片選存儲器，使它處于讀狀態(tài)（CE0，WE0），此時數(shù)據(jù)總線上顯示的數(shù)據(jù)即為從存儲器當(dāng)前地址中讀出的數(shù)據(jù)內(nèi)容。讀其他單元依次循環(huán)上述步驟。讀存儲器操作流程如下圖3.4所示(以從00號單元讀出11H數(shù)據(jù)為例）。圖2.4讀存儲器流程六、實(shí)驗(yàn)數(shù)據(jù)處理與分析觀察分析存儲器的最小寫入時間七、注意事項(xiàng)本實(shí)驗(yàn)使用的存儲芯片是靜態(tài)存儲器，在執(zhí)行存儲器讀寫操作時必須在地址信號和數(shù)據(jù)信號穩(wěn)定的情況下再發(fā)送存儲器讀寫命令。八、預(yù)習(xí)與思考題1. 如何測定存儲器的最小寫入時間？實(shí)驗(yàn)三：數(shù)

13、據(jù)通路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康呐c要求1. 設(shè)計(jì)一個數(shù)據(jù)通路并熟悉它的原理；2. 掌握數(shù)字邏輯電路的一般規(guī)律；3. 掌握指令周期的設(shè)計(jì)方法，熟悉指令的執(zhí)行過程。二、實(shí)驗(yàn)類型綜合型三、實(shí)驗(yàn)原理及說明實(shí)驗(yàn)原理圖圖3.1為本實(shí)驗(yàn)所使要用的8位單總線運(yùn)算器數(shù)據(jù)通路圖。圖3.2為本實(shí)驗(yàn)的接線圖。兩片74LS181構(gòu)成了8位字長的ALU。兩個8位字長的寄存器273（8位D觸發(fā)器）作為暫存工作寄存器DR1和DR2，保存參與運(yùn)算的數(shù)據(jù)或運(yùn)算結(jié)果。ALU的輸出通過三態(tài)門74LS245發(fā)送到數(shù)據(jù)總線上。實(shí)驗(yàn)臺操作板上運(yùn)算器單元的八個發(fā)光二極管顯示燈接在數(shù)據(jù)總線BUS上，可以顯示數(shù)據(jù)總線上的數(shù)據(jù)。參與運(yùn)算的數(shù)據(jù)通過另一個三態(tài)

14、門74LS245輸入到BUS總線上，還可送至DR1或DR2暫存工作寄存器，也可以送入RAM芯片6116，還可以送入地址鎖存器AR。圖中除了8位排線的信號都是控制信號，除了T3 、T4是脈沖信號外，其他均為電位信號。S3，S2，S1，S0，M，LDDR1，LDDR2，各電位控制信號用二進(jìn)制數(shù)據(jù)開關(guān)來模擬，其中，為低電平有效。6116為靜態(tài)RAM存儲芯片，存儲容量為2K*8，為了實(shí)驗(yàn)方便，只使用其中的低8位地址，即使用256*8的容量。存儲芯片6116的片選信號為，低電平有效；存儲器讀寫控制信號為，高電平讀，低電平寫。實(shí)驗(yàn)箱中接入6116的引腳信號是經(jīng)過時序部件的信號，控制面板上的讀寫控制信號為W

15、E，高電平時6116工作在寫狀態(tài)，低電平時6116工作在讀狀態(tài)。6116工作的地址保存在地址鎖存器AR中，可以通過數(shù)據(jù)總線向AR寄存器打入數(shù)據(jù)，存儲器模塊的地址顯示燈顯示存儲器工作的地址。圖3.1數(shù)據(jù)通路數(shù)據(jù)總線的沖突數(shù)據(jù)通路中有3個設(shè)備可以向數(shù)據(jù)總線輸出數(shù)據(jù)，分別是INPUT單元、ALU、6116，所以，應(yīng)該保證這3個部件在工作時沒有數(shù)據(jù)發(fā)送沖突。AR寄存器內(nèi)容的保護(hù)6116是靜態(tài)RAM，讀寫過程中地址線的內(nèi)容不能發(fā)生變化，所以訪存地址打入AR后應(yīng)該將LDARßL，這樣AR的打入脈沖端被封鎖，AR的內(nèi)容就不會變化了。四、實(shí)驗(yàn)儀器序 號名 稱主要用途1計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)一套2臺式

16、計(jì)算機(jī)一臺3導(dǎo)線 五、實(shí)驗(yàn)內(nèi)容和步驟向DR1(DR2)打入數(shù)據(jù)用INPUT單元的DIP開關(guān)設(shè)定一個數(shù)據(jù)，打開INPUT的三態(tài)控制端(SW-BßL)，將數(shù)據(jù)輸出到數(shù)據(jù)總線，關(guān)閉ALU的輸出(ALU-BßH)和6116的輸出(CEßH)，打開DR1的打?qū)懭肟刂?LDDR1ßH，LDDR2ßL)，發(fā)T4脈沖。向DR2打入數(shù)據(jù)時LDDR2ßH，LDDR1ßL，其他步驟相同。 向AR打入數(shù)據(jù)用INPUT單元的DIP開關(guān)設(shè)定一個數(shù)據(jù)，打開INPUT的三態(tài)控制端(SW-BßL)，將數(shù)據(jù)輸出到數(shù)據(jù)總線，關(guān)閉ALU的輸出(ALU-BßH)和6116的輸出(CEßH)，打開AR的打入控制(LDARßH)，發(fā)T3脈沖。向6116寫入數(shù)據(jù)設(shè)定訪存地址按照的步驟向AR寫入一個地址。圖3.2實(shí)驗(yàn)接線圖寫入數(shù)據(jù)用INPUT單元的DIP開關(guān)設(shè)定一個數(shù)據(jù)，打開INPUT的三態(tài)控制端(SW-BßL)，將數(shù)據(jù)輸出到數(shù)據(jù)總線，關(guān)閉ALU的輸出(ALU-BßH)。使6116工作在寫