計算機通信接口技術(shù)ch1

1、第一節(jié)第一節(jié) PC的總線結(jié)構(gòu)和的總線結(jié)構(gòu)和I/O接口方框圖接口方框圖 CPU地址總線（地址總線（AB）RAMI/O接口接口I/O設(shè)備設(shè)備ROM數(shù)據(jù)總線（數(shù)據(jù)總線（DB）控制總線（控制總線（CB）1.1.計算機系統(tǒng)的組成：計算機系統(tǒng)的組成： 中央處理器（中央處理器（CPUCPU）、存儲器、輸入輸出系統(tǒng)）、存儲器、輸入輸出系統(tǒng)2.2.計算機系統(tǒng)的標(biāo)準(zhǔn)結(jié)構(gòu)：總線結(jié)構(gòu)計算機系統(tǒng)的標(biāo)準(zhǔn)結(jié)構(gòu)：總線結(jié)構(gòu)3.3.計算機的三總線結(jié)構(gòu)：地址總線、數(shù)據(jù)總線、控制總線計算機的三總線結(jié)構(gòu)：地址總線、數(shù)據(jù)總線、控制總線8255、8250、82518253、8259鍵盤、打印機鍵盤、打印機顯示器、軟硬盤顯示器、軟硬盤A/D

2、、D/A等等4.總線結(jié)構(gòu)的優(yōu)點：總線結(jié)構(gòu)的優(yōu)點：（1）簡化了軟、硬件的設(shè)計）簡化了軟、硬件的設(shè)計（2）簡化了系統(tǒng)結(jié)構(gòu)）簡化了系統(tǒng)結(jié)構(gòu)（3）便于系統(tǒng)的擴展和更新）便于系統(tǒng)的擴展和更新5. I/O接口接口（1）定義：）定義：（2）組成：總線連接邏輯、）組成：總線連接邏輯、I/O端口端口（3）總線連接邏輯包括：）總線連接邏輯包括：I/O端口尋址邏輯、信號（如讀、寫）轉(zhuǎn)換邏輯、端口尋址邏輯、信號（如讀、寫）轉(zhuǎn)換邏輯、緩沖邏輯緩沖邏輯（4）I/O端口信號類型：數(shù)據(jù)、輸入狀態(tài)、輸出控制端口信號類型：數(shù)據(jù)、輸入狀態(tài)、輸出控制（5）I/O端口方向：輸入端口、輸出端口、雙向端口端口方向：輸入端口、輸出端口、雙向

3、端口CPU接口電路接口電路I/O設(shè)備設(shè)備數(shù)據(jù)數(shù)據(jù)DB控制信號控制信號CB狀態(tài)信號狀態(tài)信號可能是單向的可能是單向的AB總線連接邏輯I/O端口PS2鼠標(biāo)鼠標(biāo)PS2鍵盤鍵盤千兆網(wǎng)千兆網(wǎng)10/100M網(wǎng)卡網(wǎng)卡USB并行口并行口MIDI/游戲接口游戲接口顯示器接口顯示器接口13941394a麥克風(fēng)麥克風(fēng)/音箱音箱/線入接口線入接口串行口串行口1.輸入口：輸入口：CPU 接口電路接口電路 外設(shè)外設(shè)（1）邏輯電路：）邏輯電路：DB07（數(shù)據(jù)總線）、（數(shù)據(jù)總線）、PSn(由地址總線譯碼產(chǎn)生由地址總線譯碼產(chǎn)生)、IOR（控制總線、相同的）（控制總線、相同的）（2）對輸入口電路的要求：執(zhí)行輸入指令時，才把數(shù)據(jù)送到

4、總線上，平時不能）對輸入口電路的要求：執(zhí)行輸入指令時，才把數(shù)據(jù)送到總線上，平時不能對總線有任何影響，所以通過對總線有任何影響，所以通過三態(tài)門（三態(tài)緩沖器）三態(tài)門（三態(tài)緩沖器）接在總線上。接在總線上。（3）工作過程分析：）工作過程分析：A.說明電路連接情況說明電路連接情況B.不交換數(shù)據(jù)時，不交換數(shù)據(jù)時，PS和和IOR均為高電平，三態(tài)門呈高阻態(tài)，端口數(shù)據(jù)對均為高電平，三態(tài)門呈高阻態(tài)，端口數(shù)據(jù)對總線無影響總線無影響C.輸入數(shù)據(jù)時輸入數(shù)據(jù)時PS和和IOR有效，三態(tài)門被使能，數(shù)據(jù)送到總線上有效，三態(tài)門被使能，數(shù)據(jù)送到總線上第二節(jié)第二節(jié) 輸入口和輸出口輸入口和輸出口（與圖與圖1-2-1一致一致）2.輸出口

5、輸出口:CPU 接口電路接口電路 外設(shè)外設(shè)（1）對輸出口電路的要求：由于）對輸出口電路的要求：由于CPU向總線輸出數(shù)據(jù)的時間很短向總線輸出數(shù)據(jù)的時間很短（少于（少于1us），而外設(shè)需要數(shù)據(jù)的持續(xù)時間比較長，所以輸出口要），而外設(shè)需要數(shù)據(jù)的持續(xù)時間比較長，所以輸出口要有保持數(shù)據(jù)的功能，用鎖存器即可。有保持數(shù)據(jù)的功能，用鎖存器即可。（2）邏輯電路：）邏輯電路：DB07、PSn(由地址總線譯碼產(chǎn)生由地址總線譯碼產(chǎn)生)、IOW（相同（相同的）的）（3）工作過程分析：）工作過程分析：A.說明電路連接情況說明電路連接情況B.執(zhí)行輸出指令時，執(zhí)行輸出指令時，PS和和IOW由無效變?yōu)橛行?，在由無效變?yōu)橛行В?/p>

6、CLK引腳引腳產(chǎn)生上升沿，總線數(shù)據(jù)被鎖存到鎖存器的輸出端產(chǎn)生上升沿，總線數(shù)據(jù)被鎖存到鎖存器的輸出端1.概念：概念： 時鐘周期、總線周期和指令周期時鐘周期、總線周期和指令周期 每兩個時鐘脈沖上升（下降）沿之間的時間間隔稱每兩個時鐘脈沖上升（下降）沿之間的時間間隔稱為為T狀態(tài)，也稱為狀態(tài)，也稱為 TCPU與存儲器或輸入與存儲器或輸入/輸出端口進行一次數(shù)據(jù)交換所輸出端口進行一次數(shù)據(jù)交換所花費的時間稱為一個花費的時間稱為一個 對于對于8088CPU, 它的總線周期是其與存儲器或輸入它的總線周期是其與存儲器或輸入/輸出端口存取一個字節(jié)所花費的時間。輸出端口存取一個字節(jié)所花費的時間。執(zhí)行一條指令所需要的時

7、間稱為執(zhí)行一條指令所需要的時間稱為第三節(jié)第三節(jié) I/O端口操作時序端口操作時序2.I/O端口讀周期時序（端口讀周期時序（PC/XT機）機）（1）包含）包含5個時鐘周期個時鐘周期（2）指令：）指令：IN（3）解釋工作過程）解釋工作過程3.I/O端口寫周期時序（端口寫周期時序（PC/XT機）機）（1）包含）包含5個時鐘周期個時鐘周期（2）指令：）指令：OUT（3）解釋工作過程）解釋工作過程4.結(jié)論：接口設(shè)計必須滿足工作時序的要求。結(jié)論：接口設(shè)計必須滿足工作時序的要求。第四節(jié)第四節(jié) I/O編址與訪問編址與訪問是供是供CPU直接存取訪問的接口中的寄存器或直接存取訪問的接口中的寄存器或電路。電路。接口中

8、的命令口、狀態(tài)口和數(shù)據(jù)口均為接口中的命令口、狀態(tài)口和數(shù)據(jù)口均為I/O端口。端口。是對接口中的不同寄存器或電路的編號，該編號加是對接口中的不同寄存器或電路的編號，該編號加上該接口的基地址稱為該端口的上該接口的基地址稱為該端口的CPU通過向命令端口發(fā)命令來對接口，最終對設(shè)備進通過向命令端口發(fā)命令來對接口，最終對設(shè)備進行控制。訪問設(shè)備實際上是訪問相關(guān)的端口。行控制。訪問設(shè)備實際上是訪問相關(guān)的端口。一個接口中有多個一個接口中有多個I/O端口；端口；一個一個I/O端口可接受多種命令，對應(yīng)多個寄存器。端口可接受多種命令，對應(yīng)多個寄存器。一個一個I/O端口等同于一個存儲器單元。端口等同于一個存儲器單元。存儲

9、單元和存儲單元和I/O端口統(tǒng)一編址。端口統(tǒng)一編址。 對對I/O端口的訪問命令與對存儲器單元訪問相同，端口的訪問命令與對存儲器單元訪問相同，不必使用專用不必使用專用I/O指令；指令； 外設(shè)數(shù)目或外設(shè)數(shù)目或I/O寄存器數(shù)幾乎不受限制。寄存器數(shù)幾乎不受限制。 系統(tǒng)讀寫控制邏輯較簡單。系統(tǒng)讀寫控制邏輯較簡單。 I/O端口占用部分端口占用部分MEM空間，可用空間，可用MEM空間減??；空間減??； 對對MEM訪問指令較長，執(zhí)行速度較慢；訪問指令較長，執(zhí)行速度較慢； I/O端口地址譯碼時間較長。端口地址譯碼時間較長。MEMMEM空間空間I/OI/O空間空間N-1N-1K KK-1K-10 0存儲類指令存儲類指

10、令Motorola系列和系列和Apple 系列均采用此方式系列均采用此方式 I/O端口地址空間與存儲器地址空間相互獨立。端口地址空間與存儲器地址空間相互獨立。Z-80系列和系列和x86系列均采用此方式。系列均采用此方式。 MEM地址空間不受地址空間不受I/O端口地址空間影響；端口地址空間影響； I/O端口數(shù)量不多，占用地址線少，地址譯碼簡端口數(shù)量不多，占用地址線少，地址譯碼簡單，速度較快，使得此類指令執(zhí)行速度快單，速度較快，使得此類指令執(zhí)行速度快； 使用專用使用專用I/O命令命令(IN/OUT)，與，與MEM訪問命令訪問命令(LOAD/STORE、MOV)有明顯區(qū)別有明顯區(qū)別,便于理解和便于理

11、解和檢查。檢查。MEMMEMI/OI/O設(shè)備設(shè)備N-1N-10 0存儲類指令存儲類指令I(lǐng)/OI/O類指令類指令K-1K-10 0 專用專用I/O指令增加指令系統(tǒng)復(fù)雜性，且指令增加指令系統(tǒng)復(fù)雜性，且I/O指令類型指令類型少，尋址方式也少，程序設(shè)計靈活性較差；少，尋址方式也少，程序設(shè)計靈活性較差； 要求處理器提供要求處理器提供MEMR/MEMW和和IOR/IOW兩組控兩組控制信號，增加了控制邏輯的復(fù)雜性。制信號，增加了控制邏輯的復(fù)雜性。I/O端口支持直接尋址和間接尋址方式。端口支持直接尋址和間接尋址方式。是使用一字節(jié)立即數(shù)尋址，端口尋址范圍為是使用一字節(jié)立即數(shù)尋址，端口尋址范圍為00HFFH共共2

12、56個。個。是使用是使用DX寄存器間接給出寄存器間接給出I/O端口地址，可端口地址，可尋址的范圍是尋址的范圍是0000HFFFFH共共64K個端口。個端口。理論上有理論上有64K個獨立編址的個獨立編址的8位端位端口空間。兩個連續(xù)口空間。兩個連續(xù)8位端口可作為位端口可作為16位端口，位端口，4個連續(xù)個連續(xù)的的8位端口可作為位端口可作為32位端口處理。注意端口地址對齊。位端口處理。注意端口地址對齊。借用借用和和以及以及組成。組成。INSB/W/D、OUTSB/W/D。用用DX指定指定I/O端口地址，輸入端口地址，輸入/輸出時的目的輸出時的目的/源源RAM地址用地址用ES:DI(EDI)/DS:SI

13、(ESI)指定。指定。EFLAG寄存器中寄存器中DF位來決定地址加和減。位來決定地址加和減。通過前綴通過前綴REP在在I/O端口和連續(xù)的存儲器空間端口和連續(xù)的存儲器空間之間傳送數(shù)據(jù)之間傳送數(shù)據(jù)IN、OUT。完成完成I/O端口和端口和EAX、AX、AL之間的數(shù)據(jù)傳之間的數(shù)據(jù)傳送，可使用直接尋址和間接尋址方式。送，可使用直接尋址和間接尋址方式。 舉例：舉例：mov dx, 3fdhmov al, 36h in al, dxout 43h, al第五節(jié)第五節(jié) 輸入輸出控制方式輸入輸出控制方式I時假設(shè)外設(shè)已準(zhǔn)備好，時假設(shè)外設(shè)已準(zhǔn)備好，O時假設(shè)外設(shè)空閑。時假設(shè)外設(shè)空閑。接口接口I時加緩沖器，時加緩沖器，

14、O時加鎖存器。時加鎖存器。對簡單外設(shè)的操作。對簡單外設(shè)的操作。CPU與外設(shè)可同時工作。與外設(shè)可同時工作。接口中需要中斷控制邏輯支持。接口中需要中斷控制邏輯支持。適用與非高速度大量數(shù)據(jù)傳送時。適用與非高速度大量數(shù)據(jù)傳送時。數(shù)據(jù)的傳送不經(jīng)過數(shù)據(jù)的傳送不經(jīng)過CPU而由而由DMA負責(zé)，但負責(zé)，但I/O設(shè)備設(shè)備管理由管理由CPU控制，簡化控制，簡化CPU對對I/O的控制。的控制。（見（見P9.圖圖1-5-4）需要需要DMA控制器及相關(guān)邏輯支持?？刂破骷跋嚓P(guān)邏輯支持。適用與高速度大量數(shù)據(jù)傳送時。適用與高速度大量數(shù)據(jù)傳送時。 (如：軟盤、硬盤數(shù)據(jù)傳輸如：軟盤、硬盤數(shù)據(jù)傳輸)1.根據(jù)通信的方向，通信分為：根據(jù)通信的方向，通信分為：（1）單工通信：單向通信）單工通信：單向通信（2）半雙工通信：交替雙向通信）半雙工通信：交替雙向通信（3）全雙工通信：同時雙向通信）全雙工通信：同時雙向通信2.根據(jù)能同時傳輸?shù)臄?shù)據(jù)位數(shù)，通信分為：根據(jù)能同時傳輸?shù)臄?shù)據(jù)位數(shù)，通信分為：（1）并行通信）并行通信（2）串行通信）串行通信第七節(jié)第七節(jié) （了解）（了解）第六節(jié)第六節(jié) 計算機通信的基本概念計算機通信的基本概念補充：匯編語言程序設(shè)計基礎(chǔ)補充：匯編語言程序設(shè)計基礎(chǔ)6. 8086/8088微處理器微處理器 AH ALBH BLCH CLDH DLS