組成與體系結(jié)構(gòu)_實驗三

1、計算機(jī)組成與體系結(jié)構(gòu)課程設(shè)計計算機(jī)組成與體系結(jié)構(gòu)課程設(shè)計西安電子科技大學(xué)軟件學(xué)院實驗三：時序與數(shù)據(jù)通路實驗 2010年6月西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路一 實驗?zāi)康?1掌握二級時序控制原理及其三級時序的生成方法； 2了部時鐘產(chǎn)生方法，工作脈沖、工作節(jié)拍、工作周期的形成過程；

2、 3掌握時序控制控制數(shù)據(jù)同路的方法，時序控制數(shù)據(jù)流的過程。 二 實驗內(nèi)容 1主振時鐘的產(chǎn)生電路設(shè)計（頻率約 18KHZ）； 2工作節(jié)拍的產(chǎn)生：P； 3四個節(jié)拍電位的產(chǎn)生：W0、W1、W2、W3； 4三個工作（機(jī)器）周期的產(chǎn)生：T0、T1、T2。 2西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)

3、通路三 實驗原理 在計算機(jī)中，機(jī)器指令的執(zhí)行一般分三個階段：取指令、分析指令、執(zhí)行指令。每一階段的執(zhí)行都需要耗費一定的時間。而且，到目前為止，無論采用什么樣的控制器結(jié)構(gòu)（如流水、矩陣等），上述三個階段都不能完全并行，總是有一定的執(zhí)行順序。怎么樣控制這個順序，安排各階段的執(zhí)行時間，決定何時那些部件動作等等，都必須由時序電路來控制使其周而復(fù)始的、有條不紊的工作。時序部件就是用來產(chǎn)生各部件所需要的定時信號，根據(jù)定時控制的需要，他以確定的工作頻率產(chǎn)生工作需要的各種帶有時間標(biāo)志的信號稱時標(biāo)/時序信號。時序信號一般由工作周期、工作節(jié)拍及工作時標(biāo)脈沖組成。3西安電子科技大學(xué)計算機(jī)學(xué)院 - School of

4、 Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路 控制器執(zhí)行指令的關(guān)鍵是體現(xiàn)在作用于各個部件的時序關(guān)系上。指令系統(tǒng)的每一條指令各有一個微操作序列，當(dāng)用這些徽操作控致信號去控制硬件線路產(chǎn)生相應(yīng)動作時，應(yīng)注意微操作控制信號彼此間的嚴(yán)格的時間順序。而且即使在同一操作步中，由于被控制操作的硬件線路、元器件性能不同，各個操作控制信號在時序作用寬度上的

5、要求也不相同，有的需要寬脈沖作用，有的需要窄脈沖作用，例如對于圖所示在計算機(jī)中應(yīng)用最多的D型觸發(fā)器來說，D數(shù)據(jù)端要求用寬脈沖信號，CP端在“上升沿”作用下t時刻選通，應(yīng)用窄脈沖作用，使得用作寄存器的觸發(fā)器狀態(tài)按照需要在一定時刻得到相應(yīng)的變化。圖中，相對于窄脈沖P來說，寬脈沖W可以看成是“電位” 。在計算機(jī)中，觸發(fā)器都使用“電位一脈沖”工作方式。 在計算機(jī)中必須有產(chǎn)主這些定時信號的部件，即時序部件，它相當(dāng)于計算機(jī)的“神經(jīng)系統(tǒng)”。4西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, Chi

6、na 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路 在計算機(jī)中從指令的讀取到指令的執(zhí)行完成，執(zhí)行一條指令所需要的時間，稱為指令周期。不同種類的指令其指令周期不同。 為了實現(xiàn)豐富的機(jī)器指令，計算機(jī)中有眾多的微操作控制信號，它們依用途及作用時間可以分成幾種類型： 5西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系

7、結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路（1） 要求在一個控制階段內(nèi)均持續(xù)起作用的信號，稱為周期狀態(tài)控制信號。根據(jù)對指令的綜合分析可知，從取指令到指令執(zhí)行完成，都可以分成幾個控制階段，每個階段包含許多微操作步，需持續(xù)一定的時間，這就是機(jī)器周期狀態(tài)。一般有取指周期、取源操作數(shù)周期、取終點操作數(shù)周期、執(zhí)行周期等等。 通常用周期狀態(tài)寄存器來標(biāo)志和指明某某周期控制。 在實驗電路中，采用了一片四位寄存器74LS175，一個或門，來對節(jié)拍電位進(jìn)行組合處理，產(chǎn)生周期狀態(tài)控制信號T0、T1、T2

8、。6西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路（2） 要求在一定時序?qū)挾认鲁掷m(xù)作用，保證完成某一操作要求的控制電位。例如：為了維持ALU進(jìn)行一次某種運算，控制信號就必須是個電位信號，其寬度要能保證ALU正確完成運算。數(shù)據(jù)在總線上傳送或在寄存器之間傳送等均需要產(chǎn)生電位控制信號。而且這種電

9、位是有時序地一拍一拍地周期性產(chǎn)生，所以常稱為節(jié)拍電位控制信號。 節(jié)拍電位的寬度以ALU完成一次運算操作所需的時間長短為準(zhǔn)。 實驗中，采用74LS95四位并行存取的移位寄存器對主頻脈沖 p進(jìn)行移位，以展寬電位周期，產(chǎn)生W0、W1、W2、W3四個節(jié)拍電位。7西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序

10、與數(shù)據(jù)通路（3）要求即時改變某寄存器的狀態(tài)，或記錄某種特征信息，或完成信息傳送中清除、置位等操作，均需要用到寬度很窄的定時控制信號，這種信號由時標(biāo)工作脈沖來形成。時標(biāo)脈沖不只一個，時標(biāo)脈沖的寬度為節(jié)拍電位寬度的1/n，只要能保證所有的觸S發(fā)器都能可靠地、穩(wěn)定地翻轉(zhuǎn)即可。 在實驗電路中，時標(biāo)工作脈沖由1M晶振源直接產(chǎn)生，對計數(shù)器計數(shù)，再通過D觸發(fā)器產(chǎn)生工作脈沖P。 一臺計算機(jī)內(nèi)部的控制信號一般均由若干個周期狀態(tài)，若干個節(jié)拍電位及若干個時標(biāo)脈沖這樣3級控制時序信號定時組成。周期、電位及時標(biāo)脈沖的個數(shù)按實現(xiàn)指令的需要而定。3級時序地定時組合關(guān)系見圖8西安電子科技大學(xué)計算機(jī)學(xué)院 - School of

11、 Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路 實驗的設(shè)計就是采用3級時序控制信號形成時序發(fā)生電路。3級時序控制信號的寬度均成正整數(shù)倍同步關(guān)系。周期狀態(tài)之間，節(jié)拍電位之間，時標(biāo)脈沖之間既不容許有重疊交叉，又不容許有空白間隙，應(yīng)該是能一個接一個地準(zhǔn)確連接，一個結(jié)束另一個準(zhǔn)確切換產(chǎn)生的同步信號。這意味著對整個指令周期中的每一個瞬間，都能用周期

12、狀態(tài)節(jié)拍電位和時標(biāo)脈沖唯一地準(zhǔn)確地給以定義和標(biāo)定。 9西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路 時序部件就是這樣的能夠產(chǎn)生周期狀態(tài)、節(jié)拍電位及時標(biāo)脈沖，唯一地準(zhǔn)確地對指令周期進(jìn)行時間劃分、刻度和標(biāo)定的部件，因而我們有必要對這一部件進(jìn)行實驗論證。如圖所示，時序部件通常由信號源，啟?？刂?/p>

13、邏輯，分頻、組合譯碼邏輯及周期狀態(tài)產(chǎn)生電路等組成。機(jī)型不同，只是邏輯組織、復(fù)雜程度、節(jié)拍電位及周期個數(shù)不同而已，組成結(jié)構(gòu)基本相同。10西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路 信號源是機(jī)器中信號的發(fā)源地，由它產(chǎn)生具有穩(wěn)定的頻率、寬度和幅度的主頻脈沖。它直接影響到機(jī)器的工作可靠性及速度

14、。這里用1M晶振源產(chǎn)生可調(diào)的主振脈沖。 啟?？刂七壿嫷淖饔檬菍π盘栐串a(chǎn)生的主頻脈沖進(jìn)行完整性、有效性的控制，以保證機(jī)器時序電路能準(zhǔn)確啟動和停止。實驗采用74LS74和兩級RS觸發(fā)器完成啟?？刂疲?4LS74在這里又稱為啟?？刂破?。74LS74 Q端輸出為“1”時，R-S觸發(fā)器（稱為啟停觸發(fā)器）才允許主頻脈沖通過，這時時序電路工作；當(dāng)74LS74的Q端輸出為“0”時，RS觸發(fā)器封鎖主頻脈沖不允許通過，時序電路無法產(chǎn)生3級時序，機(jī)器不工作。圖224中，S14用于啟動時序電路，而74LS74的“l(fā)”腳用于停止時序電路。11西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Scie

15、nce & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路 分頻、組合譯碼邏輯的作用是根據(jù)各條指令微操作步序列的時序要求，對主頻脈沖進(jìn)行分頻、譯碼，產(chǎn)生時標(biāo)節(jié)拍及時標(biāo)工作脈沖，在控制器執(zhí)行指令條件下，由時標(biāo)信號定時確定機(jī)器周期狀態(tài)標(biāo)志。這樣形成周期、節(jié)拍、脈沖3級時序信號。 實驗采用一片74LS175來摸擬圖中的周期狀態(tài)控制電平產(chǎn)生電路，產(chǎn)生周期狀態(tài)控制信號W0、W1、W2。用

16、74LS95產(chǎn)生節(jié)拍電位P0、P1、P2、P3。 實驗原理線路圖參見（圖中T0、T1、T2、W0、W1、W2、W3分別對應(yīng)W0、W1、W2、P0、P1、P2、P3）。 12西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路F實驗步驟 1預(yù)先熟悉所用集成電路芯片的功能和引腳定義，掌握3級時序控制

17、原理： 2掌握實驗原理，分析實驗時序關(guān)系波形： 3設(shè)置晶振頻率，選擇合適的計數(shù)器對其進(jìn)行分頻，產(chǎn)生主頻脈沖： 4實驗中74LS95采用的是MODE和CLOCK1實現(xiàn)預(yù)置打入0001，CLOCK2進(jìn)行右移計數(shù)，當(dāng) Q3（W3）計為“ 1”時用作 SERIAL DATA腳輸入，如此循環(huán)進(jìn)行； 5現(xiàn)在將晶振主頻時鐘脈沖輸出接入到后續(xù)電路，通過LED顯示，撥動開關(guān)，觀察示波器上3級時序之間地關(guān)系；后停控制邏輯應(yīng)能正常起作用： 6用門電路設(shè)計組合邏輯電路，對時序控制信號進(jìn)行邏輯組合，以控制器74LS181組成的數(shù)據(jù)通路，完成F=A，F(xiàn)AB，F(xiàn)=A-B，F(xiàn)AUB等四種運算。13西安電子科技大學(xué)計算機(jī)學(xué)院

18、- School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路五 畫出3級時序波形示意圖 W0 W1 W2 P0 P1 P2 P3 P 14西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成

19、與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路F原理圖參考 實驗原理圖 1. 分頻器的參數(shù)不能太大，設(shè)置為3位即可。 2. 分頻器lpm_counter 選有進(jìn)位輸出cout 二輸入與門 7400 四輸入與非門7420 D觸發(fā)器dff 非門 not 異或15西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟

20、件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路F開始實驗 參照原理圖，輸入原理圖文件，器件查找芯片資料，看系統(tǒng)是如何實驗時序功能。 74系列芯片功能簡介。 本實驗為2次課，本節(jié)課熟悉原理圖文件，并設(shè)計出原理圖，初步進(jìn)行仿真，下次實驗中進(jìn)行仿真操作和下載！16西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of

21、Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路 仿真時注意(時鐘產(chǎn)生)： 1.again信號為再次產(chǎn)生clkr時鐘信號，上升沿有效，否則clkr的輸入無效。 2.S15與S14要控制好，使7495芯片首先處理數(shù)據(jù)加載模式，進(jìn)入加載數(shù)據(jù)0001，然后再進(jìn)入到移數(shù)狀態(tài)，既M為L，1R為時鐘信號輸入狀態(tài)。 3. 仿真一次結(jié)束時要再次啟動again信號，再次進(jìn)入波形產(chǎn)生狀態(tài)。17西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China

22、軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路仿真輸入?yún)⒖?時鐘產(chǎn)生電路): 18西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路仿真時注意(運算器部分):

23、FS13為原碼與反碼選擇（有非門）F仿真的時間要長，夠一個周期，否則結(jié)果不好觀察F仔細(xì)觀察T0，W0，W1期間的時序控制。F可以在各級輸出加上output來觀察輸出結(jié)果。F仔細(xì)分析波形1.仿真時間的設(shè)定，大于1us，在edit-edit time中設(shè)置。19西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian University, China 時序與數(shù)據(jù)通路時序與數(shù)據(jù)通路20無進(jìn)位的F=A+B仿真結(jié)果圖西安電子科技大學(xué)計算機(jī)學(xué)院 - School of Computer Science & Engineering, Xidian University, China 軟件學(xué)院-計算機(jī)組成與體系結(jié)構(gòu)講義西安電子科技大學(xué)軟件學(xué)院 - School of Software, Xidian