地震采集記錄器

1、一新概念地震數(shù)據(jù)監(jiān)測(cè)節(jié)點(diǎn)型裝置近年來(lái),隨著地震學(xué)和地震預(yù)報(bào)研究以及大震后快速響應(yīng)等工作的進(jìn)一步開(kāi)展,對(duì)地震觀測(cè)工作提出了愈來(lái)愈高的要求。使用近代多項(xiàng)高新技術(shù)的成果建立了許多不同尺度的地震觀測(cè)網(wǎng)已是大勢(shì)所趨。建立自己的全球地震監(jiān)測(cè)系統(tǒng),為在短時(shí)期內(nèi)掌握大地震前的前震活動(dòng)情況、快速進(jìn)行大地震各項(xiàng)參數(shù)的速報(bào)、快速?zèng)Q策抗震救災(zāi)工作、余震監(jiān)測(cè)、震后趨勢(shì)判斷和強(qiáng)余震預(yù)報(bào)等工作提供了基本數(shù)據(jù)和資料。新概念地震采集記錄器的應(yīng)運(yùn)而生.地震采集記錄器具有GPS自動(dòng)座標(biāo)定位功能,納秒級(jí)時(shí)間同步精度,采用高技術(shù)指標(biāo)的24位地質(zhì)勘探專用模數(shù)轉(zhuǎn)換器。具有道數(shù)無(wú)限制、可以多萬(wàn)道的特點(diǎn),重量輕、省電,價(jià)格低且便捷適用。地震采

2、集記錄器當(dāng)前即是微震監(jiān)測(cè)測(cè)技術(shù)的重要設(shè)備,在礦山、巖石、油氣、地?zé)帷⒑藦U料、邊坡、溫室氣體封存、采空區(qū)等工程中得到應(yīng)用,也是一種新概念地震勘探儀器。隨著地震勘探向更困難、更復(fù)適雜地區(qū)深入,特別是在從平地勘探到山地勘探的過(guò)渡過(guò)程中,常規(guī)的線束狀施工給野外地震隊(duì)的施工帶來(lái)很大的約束,如檢波器點(diǎn)的選擇和激發(fā)點(diǎn)的選擇,數(shù)傳電纜的放置等。在地表惡劣的工區(qū),現(xiàn)有的無(wú)線儀器由于山體的阻擋,都無(wú)法滿足上萬(wàn)道的接收和幾百次的覆蓋的要求。但是,現(xiàn)已證實(shí)在我國(guó)的很多山區(qū)(前陸盆地有著豐富的油氣資源,急需勘探,但長(zhǎng)期以來(lái)憑借現(xiàn)有的勘探裝備很難獲得高信噪比的剖面,并在一定的程度上阻礙向山地找油找氣的步伐。而地震采集記錄

3、器無(wú)需電纜,無(wú)需電臺(tái),輕便宜用能夠?yàn)樯降睾偷乇韽?fù)雜工區(qū)的施工提供便捷。二地震采集記錄器設(shè)計(jì)思想與工作原理地震采集記錄器內(nèi)采用ARM9做為主控制器,與內(nèi)存、網(wǎng)絡(luò)、FLASH等集成在一塊小電路板上,再通過(guò)接口控制整個(gè)采集站,包括采集存儲(chǔ)地震數(shù)據(jù),監(jiān)視外部排列狀態(tài)和內(nèi)部工作狀態(tài)。采集站在硬件電路設(shè)計(jì)上是通過(guò)以下步驟實(shí)現(xiàn)的:2.1 高精度采集器設(shè)計(jì)思想高精度授時(shí)地震數(shù)據(jù)采集器是采集站的核心功能部件,在電路上是很復(fù)雜的。為了適應(yīng)野外工作環(huán)境,又希望整機(jī)的體積盡可能小,因此對(duì)電路板設(shè)計(jì)和制作工藝要求都比較高。此外,為確保采集器性能、指標(biāo)達(dá)到設(shè)計(jì)要求,有較高的質(zhì)量水平、選用高靈敏度、低噪聲、低功耗的國(guó)外進(jìn)口

4、元器件。另外數(shù)據(jù)時(shí)要求采集頻率高,最高0.25ms采樣,采集周期長(zhǎng),連續(xù)采集設(shè)計(jì)為168小時(shí),為適應(yīng)野外數(shù)據(jù)采集需要,要求采集器滿足穩(wěn)定性好、功耗低、體積小、存儲(chǔ)容量大、精度高?；谝陨显瓌t,數(shù)據(jù)采集器的設(shè)計(jì)中采用了一系列高新技術(shù):(1采用嵌入式控制器ARM- AT91RM9200,該機(jī)與常用的微計(jì)算機(jī)相比具有體積小、功耗低、工作可靠性高、功能強(qiáng)大等特點(diǎn);(2采用.CS5372/5376組件組成24位模數(shù)轉(zhuǎn)換器,動(dòng)態(tài)范圍大(最高可達(dá)120dB,可選,且該組件檢測(cè)能力強(qiáng)適合地震數(shù)據(jù)的采集。(3采用ACTEL AGN250V5 FPGA,用于地址鎖存、選通、數(shù)據(jù)串并格式轉(zhuǎn)換、計(jì)數(shù)、分頻、邏輯控制等

5、,從而使儀器小型化、輕便化,便于保存,便于升級(jí);(4采用FIFO緩存器及閃存電子盤(pán),保證了數(shù)據(jù)記錄的準(zhǔn)確性和真實(shí)性。2.2數(shù)據(jù)采集器電路單元構(gòu)成數(shù)據(jù)采集器電路單元有前放與模數(shù)轉(zhuǎn)換單元、時(shí)鐘與數(shù)字單元、標(biāo)定信號(hào)與ARM控制器等功能單元組成,設(shè)計(jì)成一塊多層電路板,無(wú)線/有線網(wǎng)絡(luò)交換機(jī)、觸發(fā)電路、電源等功能設(shè)計(jì)為另一塊多層電路板,并考慮采集器整體結(jié)構(gòu)優(yōu)化和可靠性設(shè)計(jì),經(jīng)過(guò)高低溫試驗(yàn)和野外實(shí)際應(yīng)用試驗(yàn)結(jié)論(根據(jù)電路元器件溫度指標(biāo),采用FLASH存儲(chǔ)的采集器正常工作環(huán)境溫度范圍為-40°C+70°C;2.3電路單元功能及設(shè)計(jì)原理采集器電路設(shè)計(jì)按功能單元區(qū)分,制成三塊多層單元板;ARM

6、 嵌入式主板、前放與模數(shù)轉(zhuǎn)換單元、時(shí)鐘與數(shù)字與電源單元。嵌入式工控機(jī)選用的型號(hào)是ARM9,其中CPU為低功耗的ATRM91RM9200芯片,主頻180M,總線結(jié)構(gòu),選配.32M內(nèi)存。數(shù)據(jù)存貯器選用內(nèi)置式閃存電子U盤(pán)。前放與模數(shù)轉(zhuǎn)換單元有.四道信號(hào)通道,包括四道可編程增益前放和- A/D數(shù)字調(diào)制器。數(shù)字與時(shí)鐘單元.該單元電路主要是由FIFO緩存器和邏輯電路組成,其作用是對(duì)A/D轉(zhuǎn)換后的數(shù)據(jù)提供先進(jìn)先出緩存,而后記錄到電子閃存U盤(pán)內(nèi)。邏輯電路為整機(jī)提供控制邏輯。電路設(shè)計(jì)采用大規(guī)模的可編程門(mén)陣列。該單元還包括為一個(gè)高精度的GPS授時(shí)時(shí)鐘發(fā)生器,為整機(jī)控制和- A/D轉(zhuǎn)換器提供標(biāo)準(zhǔn)時(shí)鐘。高精度內(nèi)部信號(hào)

7、源產(chǎn)生畸變指標(biāo)達(dá)百萬(wàn)分之五級(jí)的、各種頻率幅度的正弦波、方波。電源采用高效率LM1755芯片產(chǎn)生+3.3V和±2.5V模擬電源。三前放與模數(shù)轉(zhuǎn)換單元3.1地震勘探套片的原理特性目前市場(chǎng)上常見(jiàn)的工業(yè)級(jí)24位-模數(shù)轉(zhuǎn)換器主要有TI公司 ADS1280和AD1282和美國(guó)Cirrus Logic公司的差分放大芯片CS3301、24位-調(diào)制器CS5372和數(shù)字濾波芯片CS5376一組地震勘探套片,具備高精度和高集成度的地震信號(hào)采集功能。美國(guó)Cirrus Logic 公司將差分放大芯片CS3301、24位-調(diào)制器CS5372和數(shù)字濾波芯片CS5376結(jié)合成一組地震勘探套片,具備高精度和高集成度的

8、地震信號(hào)采集功能CS5372是雙通道的4階-調(diào)制器,其結(jié)構(gòu)框圖如圖所示。從圖中可以看出,該調(diào)制器采用的就是.高階-調(diào)制器的結(jié)構(gòu)。 LPWR OFST MSYNCMDATA VREF+VREF-AINR AIN+AIN-CS5372中4階-調(diào)制器結(jié)構(gòu)圖調(diào)制器由4個(gè)積分器組成反饋求和電路,將求和結(jié)果傳給量化器,經(jīng)過(guò)量化器轉(zhuǎn)換后,生成串行1位數(shù)據(jù)分成兩路:一路通過(guò)MDATA 管腳傳給后續(xù)濾波電路,另一路經(jīng)D/A 轉(zhuǎn)換后送回輸入端,使電路成為為負(fù)反饋閉環(huán)系統(tǒng)。在信號(hào)調(diào)制的過(guò)程中,振蕩檢測(cè)單元隨時(shí)監(jiān)視有無(wú)異常情況發(fā)生。一旦出現(xiàn)自激現(xiàn)象,則電路自動(dòng)執(zhí)行環(huán)路切換,將四階環(huán)路降為一階環(huán)路,以恢復(fù)系統(tǒng)的穩(wěn)定狀態(tài)

9、,同時(shí)發(fā)出將調(diào)制錯(cuò)誤標(biāo)志信號(hào)MFLAG拉高,通知CS5376A。CS5372的工作時(shí)鐘MCLK由外界輸入,一般為2.048MHz 或1.024MHz,因?yàn)槠洳捎玫氖?階-調(diào)制器,把模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)需要4個(gè)時(shí)鐘周期進(jìn)行積分運(yùn)算,故通過(guò)MDATA管腳輸出位流的速率為512K或216K。這些數(shù)字位流進(jìn)入CS5376A后,由其進(jìn)行數(shù)字抽取濾波,得到24位的數(shù)據(jù)。CS5372的這種結(jié)構(gòu)特點(diǎn),使其具有較高的動(dòng)態(tài)范圍(超過(guò)120dB,極低的諧波失真(小于-118dB,性能極高,非常適合地震探勘領(lǐng)域14。CS5376A是一款低功耗、多通道、系數(shù)可編程的數(shù)字抽取濾波器,能夠?qū)?通道的經(jīng)過(guò)-調(diào)制后的數(shù)據(jù)位流

10、進(jìn)行有效濾波。CS5376A的結(jié)構(gòu)圖如圖2.9所示。從圖中可以看出,CS5376A主要包括以下幾個(gè)模塊:1抽取和濾波模塊:內(nèi)含SINC,FIR,IIR三級(jí)濾波器,用于將1位數(shù)字位流信號(hào)轉(zhuǎn)換成24數(shù)據(jù);2串行外設(shè)接口(SPI接口:用于和外部的控制器通信;3高速串行數(shù)據(jù)輸出口(SD接口:用于輸出濾波后的數(shù)據(jù);4時(shí)鐘同步模塊:產(chǎn)生時(shí)鐘信號(hào)MCLK和MSYNC信號(hào),同步外部芯片工作;5DAC位流發(fā)生器:提供數(shù)字位流給-D/A轉(zhuǎn)換器,由其產(chǎn)生高精度的模擬信號(hào),作為測(cè)試儀器和檢波器性能需要激勵(lì)信號(hào);6時(shí)間戳控制器:產(chǎn)生時(shí)間標(biāo)記,用于數(shù)據(jù)采集網(wǎng)絡(luò)的時(shí)間同步。CS5376結(jié)構(gòu)框圖CS5376A 的核心功能是對(duì)

11、調(diào)制器產(chǎn)生的數(shù)字位流進(jìn)行抽取濾波,將1位信號(hào)轉(zhuǎn)換成24數(shù)據(jù),抽取的因子非常大,單級(jí)抽取濾波無(wú)法實(shí)現(xiàn)。因此其濾波模塊分成3級(jí)濾波單元:第一級(jí)為3級(jí)SINC 濾波器組成的濾波器鏈,抽取率為264000;第二級(jí)為FIR1和FIR2兩級(jí)濾波器,抽取率分別為4和2;第三級(jí)為IIR1和IIR2兩級(jí)濾波器,不進(jìn)行抽取。其濾波器的結(jié)構(gòu)如圖所示。串行數(shù)據(jù)接口(SD 接口抽取與濾波器時(shí)鐘與同步電路串行外設(shè)接口(SPI 接口時(shí)間戳控制器測(cè)試位流控制器通用輸入輸出管腳(GPIO 串行外設(shè)接口2(SPI2調(diào)制器接口JTAG 接口CS5376A 濾波器結(jié)構(gòu)圖CS5376A 第一級(jí)SINC 濾波器的主要作用是衰減通帶外的信

12、號(hào),同時(shí)將采樣率為512KHz 的1位-數(shù)據(jù)位流轉(zhuǎn)換成較低低頻率的24位數(shù)據(jù)。SINC 濾波器也稱為梳狀濾波器,其傳輸函數(shù)為:11(1KN z H z z -= -式中K 為梳狀濾波器的階數(shù),N 為濾波器的節(jié)數(shù),決定了濾波器的抽取率。梳狀濾波器是結(jié)構(gòu)簡(jiǎn)單,具有良好的線性相位的低通濾波器,可以由積分器和微分器組成,不需要乘法運(yùn)算,濾波速度非?？?適用于抽取率較高前級(jí)濾波。因此,CS5376A 第一級(jí)濾波采用SINC 濾波,實(shí)現(xiàn)抽樣率的大幅下降。第一節(jié)的SINC 濾波器包含有3個(gè)級(jí)聯(lián)濾波器,分別為SINC1、SINC2和SINC3,其組成見(jiàn)圖所示。調(diào)制器輸入512kHzSINC 濾波器增益和直流偏

13、置調(diào)節(jié)輸出到高速串行數(shù)據(jù)接口(SD 口輸出字率為4000SPS1SPS1位位流輸入24位數(shù)據(jù)輸出SINC濾波器結(jié)構(gòu)圖對(duì)于K 階的調(diào)制器,其后的梳狀濾波器至少為K + 1 階,否則量化噪聲將泄漏到濾波器的通帶之中,故SINC1是由一單節(jié)5階抽取率為8的SINC濾波器組成,將輸入的512kHz 的1位-數(shù)據(jù)流抽取變?yōu)?4kHz數(shù)據(jù)。SINC2濾波器是由4個(gè)抽取率為2的SINC濾波器構(gòu)成的多級(jí)抽取濾波器。SINC3濾波器是由6個(gè)抽取率分別為2、3和5的SINC濾波器構(gòu)成。通過(guò)配置CS5376A的寄存器,讓信號(hào)通過(guò)不同的SINC濾波器的節(jié)數(shù),實(shí)現(xiàn)不同的采樣率。CS5376A的FIR濾波器是由兩級(jí)FIR

14、1和FIR2濾波器構(gòu)成,用以補(bǔ)償信號(hào)經(jīng)過(guò)SINC濾波器后的衰減并同時(shí)濾掉通帶以外的噪聲信號(hào)。FIR1和FIR2濾波器可分別選用線性相位濾波或最小相位濾波。FIR1濾波器具有48個(gè)濾波器系數(shù),抽取率為4;FIR2濾波器具有126個(gè)濾波器系數(shù),抽取率為2;同時(shí),FIR1與FIR2濾波器可分別存儲(chǔ)255個(gè)用戶自行設(shè)定的濾波器系數(shù),以滿足不同的要求。CS5376A的IIR濾波器分別由IIR1和IIR2兩級(jí)IIR濾波器組成,用來(lái)濾掉極低頻分量和直流分量。CS5376A濾波模塊的設(shè)計(jì)結(jié)構(gòu),給用戶提供了靈活多變的濾波器選擇和采樣率選擇,濾波效果明顯,極大抑制噪聲信號(hào)的干擾。通過(guò)和CS5372一起配套使用,為

15、高精度地震數(shù)據(jù)采集單元的設(shè)計(jì)提供了較好的解決方案1516。地震勘探套片中還包括運(yùn)算放大芯片CS3301和D/A轉(zhuǎn)換芯片CS4373A,是采集單元的重要組成部分,下面也對(duì)它們進(jìn)行簡(jiǎn)要介紹。地震勘探信號(hào)的特點(diǎn)是地表信號(hào)的能量強(qiáng),最早被數(shù)據(jù)采集單元接收到,其幅值接近儀器的量程,不需要放大。隨后能量較弱的深層信號(hào)才被數(shù)據(jù)采集單元接收到。然而,由于其電壓信號(hào)比較微弱,若不對(duì)其增益進(jìn)行放大,數(shù)據(jù)采集單元就會(huì)在非滿量程情況下記錄信號(hào)。此時(shí)數(shù)據(jù)采集單元24位的分辨率得不到充分的利用,其瞬時(shí)動(dòng)態(tài)范圍將低于120dB,無(wú)法滿足高分辨率地震勘探的要求。故數(shù)據(jù)采集單元的前置電路必須使用增益可編程的運(yùn)算放大器。CS33

16、01是一款高精度的前置差分放大器,具有噪聲低、總諧波失真小、增益可編程等特點(diǎn),適用于微弱信號(hào)檢測(cè)領(lǐng)域17。其內(nèi)部結(jié)構(gòu)圖如圖所示。 圖 CS3301結(jié)構(gòu)圖INA和INB為CS3301的兩路差分信號(hào)輸入通道,通過(guò)設(shè)置MUX0和MUX1開(kāi)關(guān)管腳實(shí)現(xiàn)輸入信號(hào)通道的選擇。其放大增益通過(guò)設(shè)置GAIN2:0來(lái)加以選擇。這些管腳的設(shè)置方法和對(duì)應(yīng)關(guān)系表3.1、表3.2所示。表3.1 CS3301輸入通道選擇表輸入選擇MUX1 MUX0800內(nèi)阻0 0INA輸入 1 0INB輸入0 1INA+INB輸1 1入表3.2 CS3301放大增益選擇表增益選擇GAIN2 GAIN1 GAIN0x1 0 0 0x4 0 1

17、 0X16 1 0 0X64 1 1 0套片中的CS4373A是一款高性能、差分輸出的D/A轉(zhuǎn)換器,通過(guò)將CS5376A產(chǎn)生的測(cè)試位流信號(hào)進(jìn)行D/A轉(zhuǎn)換,產(chǎn)生高精度的模擬信號(hào),用于儀器和檢波器性能的測(cè)試。其內(nèi)部結(jié)構(gòu)如圖所示。由24位-DAC、衰減器(Attenuator和時(shí)鐘發(fā)生器組成。衰減器24位D/A轉(zhuǎn)換器時(shí)鐘發(fā)生器圖 CS4373A內(nèi)部結(jié)構(gòu)圖CS4373A可以選擇DC或者AC輸出,有兩個(gè)差分輸出通道OUT和BUF,用于驅(qū)動(dòng)不同的外部負(fù)載。OUT輸出的信號(hào)性能更好,對(duì)外部負(fù)載敏感,用于儀器通道測(cè)試,BUF負(fù)載能力強(qiáng),但是輸出的信號(hào)性能稍差,一般用于檢波器的測(cè)試。其輸出模式由MODE2:0來(lái)

18、選擇。為了匹配CS3301的增益, CS4373也提供了相應(yīng)的衰減器,衰減的幅度通過(guò)ATT2:0來(lái)選擇。.3.2 硬件結(jié)構(gòu)框圖根據(jù)采集站的功能需求,采集板的任務(wù)分成數(shù)據(jù)采集和性能測(cè)試兩大部分。數(shù)據(jù)采集部分主要由地震勘探套片CS3301,CS5372,CS5376和其輔助元件構(gòu)成,性能測(cè)試部分主要由地震勘探套片CS4373,CS5376和相關(guān)測(cè)試電路構(gòu)成。數(shù)據(jù)采集部分依照地震信號(hào)的流向,包括了前置運(yùn)放模塊、調(diào)制模塊和數(shù)字濾波模塊;性能測(cè)試部分在采集部分的基礎(chǔ)上,增加了測(cè)試信號(hào)發(fā)生模塊和模擬電子開(kāi)關(guān)模塊。如圖3-2-1所示: 圖 3-2-1采集硬件結(jié)構(gòu)框圖采集工作原理前置運(yùn)放模塊前置運(yùn)放是微弱信號(hào)

19、檢測(cè)系統(tǒng)中的一個(gè)關(guān)鍵環(huán)節(jié),它必須具有優(yōu)越的噪聲特性和極小的總諧波失真率的特點(diǎn)。運(yùn)算放大器CS3301 恰恰具有很好的噪聲性能和極小的總諧波失真率的優(yōu)點(diǎn),正好適用于微弱信號(hào)檢測(cè)領(lǐng)域。運(yùn)算放大器CS3301 是增益可編程的差分輸入差分輸出高精度運(yùn)算放大器,專用于地震檢波器的信號(hào)放大。它的主要特性如下:1輸入信號(hào)帶寬:DC 到2kHz2可編程增益:1、2、4、8、16、32、64;(對(duì)應(yīng)于0dB-1,12dB-4,24dB-16, 32dB-64,即只需要改變GAIN0、GAIN1、GAIN2即可實(shí)現(xiàn)增益的改變3差分輸入差分輸出:MUX0 、MUX1 可設(shè)定輸入通道;4噪聲性能: 0.20Vp-p

20、在0.1Hz 到10Hz 之間, 8.5nVHz從0.1Hz 到2kHz;5 極小的總諧波失真:典型為-118dB THD (0.000126%,最大為-112dB THD (0.000251%;6 低功耗:NORMAL 模式下為5.5mA ,LPWR 模式下為:3.5mA ,PWDN 模式下為:0.001mA 。7 較高的差模和共模輸入阻抗:差模輸入阻抗為1,50G pF ,共模為1M 8 良好的適應(yīng)工作環(huán)境的能力:可以在-40-80C 環(huán)境下工作 9 封裝:24引腳SSOP;無(wú)鉛裝配調(diào)制模塊調(diào)制模塊電路部分采用CS5372AD 芯片。每片有兩個(gè)通道,故把兩片芯片合起來(lái)使用就可形成4個(gè)采集通

21、道。具體特性如下:1 4階Delta-Sigma 調(diào)制器和時(shí)鐘抖動(dòng)容差結(jié)構(gòu) 2 輸入電壓范圍5 Vp-p 差分3 高動(dòng)態(tài)范圍(性噪比 :411赫茲帶寬下124dB ;822赫茲帶寬下121dB;4 低的總諧波失真:典型狀態(tài)下-118dB ,最大-112dB 5 多通道系統(tǒng)支持: 4通道系統(tǒng)6 單相或雙相電源配置:VA+ = 5V; VA- = 0V; VD = 3.3V 至 5V ;VA+ = 2.5V; VA- = -2.5V; VD = 3.3V7 低功耗:普通模式: 每通道25毫瓦;低功率模式: 每通道15毫瓦8 封裝:24引腳SSOP;無(wú)鉛裝配 數(shù)字濾波模塊濾波電路的核心芯片是一塊數(shù)字

22、濾波芯片,采用CS5376A 芯片,可以由微處理器對(duì)其進(jìn)行控制,控制其工作方式。該芯片主要是和CS5372調(diào)制芯片配合使用,將調(diào)制芯片CS5372調(diào)制后的數(shù)據(jù)位流進(jìn)行抽取并濾波,同時(shí)將濾波后的數(shù)據(jù)存到其FIFO 中,當(dāng)FIFO 滿之后,發(fā)出SDRDY 信號(hào)通知FPGA 開(kāi)始進(jìn)行數(shù)據(jù)傳輸。當(dāng)需要對(duì)采集板進(jìn)行自檢時(shí),CS5376產(chǎn)生測(cè)試位流信號(hào)TBSDATA ,將其輸入到CS4373中,CS4373產(chǎn)生測(cè)試信號(hào),輸入到運(yùn)放模塊。這樣就可以對(duì)整個(gè)采集板進(jìn)行測(cè)試。CS5376A 片內(nèi)增益可調(diào)特性可以對(duì)系統(tǒng)各通道的增益系數(shù)進(jìn)行修正:將某一道數(shù)據(jù)作為標(biāo)準(zhǔn),另外其他通道的增益修正系數(shù)可以編程寫(xiě)入每個(gè)CS53

23、76A 的內(nèi)部寄存器中,這樣就減小了各采集通道的不一致性。其主要特性如下:11-4通道的同步數(shù)字濾波;FIR和IIR濾波方式集成在同一芯片上,FIR下,可實(shí)現(xiàn)線性或者最小相位兩種濾波方式2輸出速率在1SPS4KSPS之間可調(diào)3可對(duì)數(shù)字增益和偏移進(jìn)行修正4DAC檢測(cè)位流輸出發(fā)生器:可輸出正弦信號(hào)或脈沖信號(hào)5封裝:64引腳QFPP;無(wú)鉛裝配測(cè)試信號(hào)輸出模塊測(cè)試信號(hào)輸出模塊的基本原理是產(chǎn)生已知頻率幅度的確定信號(hào)(通常是正弦和脈沖代替檢波器輸入用來(lái)測(cè)試整個(gè)采集電路的各項(xiàng)特性和指標(biāo)。由于設(shè)計(jì)中采用的ADC精度為24位,所以用于產(chǎn)生測(cè)試信號(hào)的DAC精度必須和24位相當(dāng)或優(yōu)于24位,系統(tǒng)設(shè)計(jì)中采用CS437

24、3接收CS5376A 內(nèi)部產(chǎn)生的數(shù)字位流進(jìn)行數(shù)據(jù)轉(zhuǎn)換用于自檢測(cè)試。CS4373是采用-解調(diào)技術(shù)的轉(zhuǎn)換器,可以產(chǎn)生24位精度的DAC模擬輸出,通過(guò)對(duì)CS5376A內(nèi)部的輸出數(shù)字位流進(jìn)行配置,可以得到低達(dá)10 Hz的正弦信號(hào)和脈寬可調(diào)的脈沖信號(hào)進(jìn)行自檢測(cè)試。其主要性能如下:1輸入的數(shù)字信號(hào)由CS5376A芯片提供2輸出的差分模擬信號(hào)可選擇,既可輸出作采集通道檢測(cè)的精密信號(hào),又可輸出帶緩沖的用于傳感器檢測(cè)的信號(hào)3多樣的AC和DC操作模式:輸出信號(hào)的帶寬為100DC Hz交流信號(hào)的最大幅值(差分為 5 VPP,輸出的直流信號(hào)的最大幅值為+2.5V4信號(hào)源失真度為-116 dB THD,最大為-112

25、dB5功耗低:交流模式為40 mW,直流模式為20 mW,待機(jī)模式為 1 mW6電源供電: VA+ = +2.5 V;VA- = -2.5 V; VD = +3.3 V7工作環(huán)境為-40-80C8封裝:28引腳SSOP;無(wú)鉛裝配9它是由24位的DA轉(zhuǎn)換器,衰減器,時(shí)鐘發(fā)生器三部分組成。數(shù)字濾波芯片提供其工作時(shí)鐘(MCLK,系統(tǒng)同步時(shí)鐘(MSYNC和數(shù)據(jù)位流。系統(tǒng)同步時(shí)鐘控制轉(zhuǎn)換的起始時(shí)間,當(dāng)MSYNC輸入一個(gè)正脈沖后,在工作時(shí)鐘(MCLK的第二個(gè)下降沿,CS4373開(kāi)始接收從TDATA輸入的數(shù)據(jù)位流(來(lái)自CS5376的TBSDATA,24位數(shù)據(jù)流全部輸送完畢需要8個(gè)時(shí)鐘周期。經(jīng)過(guò)24位轉(zhuǎn)換后,

26、輸出模擬信號(hào)。它有兩種輸出形式,即OUT和BUF。OUT用來(lái)模擬高阻抗的負(fù)載輸出信號(hào), BUF(緩沖用來(lái)檢測(cè)低阻抗的負(fù)載,即模擬檢波器的輸出信號(hào)。其輸出模式由MODE(0,1,2三個(gè)管腳來(lái)控制,ATT (0,1,2用來(lái)控制濾波器產(chǎn)生數(shù)據(jù)位流的信號(hào)的衰減,可以衰減的幅度為(1,1/2,1/4,1/8,1/16,1/32,1/64。它的工作方式有以下幾種:(1待機(jī)模式,在自檢測(cè)完之后一般選擇該模式,以節(jié)省電源消耗;(2AC信號(hào)檢測(cè)模式,通過(guò)把數(shù)字濾波芯片輸入的數(shù)據(jù)位流轉(zhuǎn)化成交流信號(hào)(共?；蛘卟钅?輸出幅度可以調(diào)節(jié)的正弦信號(hào)或脈沖信號(hào),通過(guò)給濾波芯片的寄存器TBSGAIN的值來(lái)設(shè)置信號(hào)的種類和幅值和

27、波形;(3直流信號(hào)檢測(cè)模式,該模式輸出直流信號(hào),用來(lái)檢測(cè)采集通道的直流響應(yīng)特性并進(jìn)行增益校準(zhǔn)。(4不工作狀態(tài),如果整個(gè)采集過(guò)程不需要自檢測(cè),就可以停止MCLK的輸入,從而使芯片處于不工作狀態(tài)。如果需要使該芯片在精確的時(shí)間控制方式下工作,以減少控制信號(hào)由于先通過(guò)數(shù)字濾波芯片而產(chǎn)生的延遲,也可以直接由FPGA把控制命令直接輸送到CS4373的模式控制管腳。模擬電子開(kāi)關(guān)模塊模擬電子開(kāi)關(guān)模塊主要包括5塊模擬電子開(kāi)關(guān)芯片ADG733,通過(guò)模擬電子開(kāi)關(guān)模塊來(lái)實(shí)現(xiàn)不同采集和測(cè)試項(xiàng)目所需的模擬電路結(jié)構(gòu)。這五塊ADG733中的四塊分布在四個(gè)采集通道的CS3301芯片之前,另外一塊分布在測(cè)試信號(hào)產(chǎn)生芯片CS437

28、3之后。模擬電子開(kāi)關(guān)芯片ADG733的原理簡(jiǎn)述如下:ADG733內(nèi)部有三個(gè)單刀雙擲的電子開(kāi)關(guān),包括控制引腳,單端抽頭引腳,雙端抽頭引腳。引腳的定義列表如下:表 3.3 電子開(kāi)關(guān)ADG733引腳定義 電子開(kāi)關(guān)控制的邏輯為:控制引腳為高電平時(shí),雙端抽頭的B端和D端導(dǎo)通;控制引腳為低電平時(shí),雙端抽頭的A 端和D端導(dǎo)通。在本模塊的設(shè)計(jì)中,通過(guò)4個(gè)檢波器通道開(kāi)關(guān)命令SeisSW0、SeisSW1、SeisSW2、SeisSW3和一個(gè)測(cè)試模式命令TMODE2控制4個(gè)CS3301之前的模擬電子開(kāi)關(guān)狀態(tài)。SeisSW 開(kāi)關(guān)命令由FPGA產(chǎn)生給到ADG733,SeisSW置高則該通道檢測(cè)連接到檢波器,不同的通道

29、用不同的SeisSW,在進(jìn)行串音測(cè)試時(shí),需要用到不同通道不同SeisSW配置的設(shè)置。采集板的數(shù)據(jù)流和控制流進(jìn)行地震信號(hào)采集時(shí)的數(shù)據(jù)流,進(jìn)行測(cè)試采集時(shí)的數(shù)據(jù)流如圖所示。 地震信號(hào)采集數(shù)據(jù)流 測(cè)試采集數(shù)據(jù)流采集板各模塊主要由FPGA進(jìn)行控制,包括控制CS5376的工作方式,運(yùn)放CS3301的增益,運(yùn)放的開(kāi)關(guān),CS4373的衰減量和工作方式以及電子開(kāi)關(guān)等。其控制流如圖所示MCLK 圖采集板控制流數(shù)據(jù)結(jié)構(gòu)與流量分析定義CDataSet的結(jié)構(gòu)類型,用來(lái)存放CS5376傳送的數(shù)據(jù)。typedef structalt_u32 c0;alt_u32 c1;alt_u32 c2;alt_u32 c3; CDat

30、aSet;因?yàn)镃S5376每次輸出到FPGA中的數(shù)據(jù)流都是128位,包含了4個(gè)通道的數(shù)據(jù),每個(gè)通道的數(shù)據(jù)為1個(gè)字,其中前8位是通道的狀態(tài),后24位是有效的數(shù)字。所以在結(jié)構(gòu)中用了4個(gè)32位的變量,用來(lái)存放4個(gè)通道的數(shù)據(jù)。每個(gè)結(jié)構(gòu)變量存放一次傳輸?shù)臄?shù)據(jù),根據(jù)所需要的數(shù)據(jù)采集的長(zhǎng)度,定義一個(gè)數(shù)組,數(shù)組長(zhǎng)度對(duì)應(yīng)數(shù)據(jù)采集的長(zhǎng)度,數(shù)組的元素就是CDataSet類型的變量。如果采集板主控每次要求采集16個(gè)采樣周期的數(shù)據(jù)并外送,除去在主控去掉的表示通道狀態(tài)的一個(gè)字(8Bits,則送出的有效數(shù)據(jù)量是16(采樣周期*4(通道*3(Byte *8(Bit=1536Bits.時(shí)鐘系統(tǒng)數(shù)字濾波模塊CS5376的PIN5

31、8需要接一個(gè)32.768MHz 的外部時(shí)鐘,該時(shí)鐘用來(lái)產(chǎn)生內(nèi)置數(shù)字濾波器的時(shí)鐘和外部輸?shù)倪^(guò)程中相位保持不變。鎖相環(huán)的設(shè)計(jì)使用相位檢測(cè)結(jié)構(gòu)輸出32.768MHz時(shí)鐘。.在本模塊中還有一個(gè)額外的時(shí)鐘關(guān)系,如果模塊的電源(常常是負(fù)模擬電源是由DC/DC模塊轉(zhuǎn)換或其他經(jīng)過(guò)開(kāi)關(guān)電容的方式轉(zhuǎn)換而來(lái)的,則需要通過(guò)給電源模塊一個(gè)和MCLK 同步的轉(zhuǎn)換驅(qū)動(dòng)信號(hào)來(lái)消除開(kāi)關(guān)電源的紋波。在電路實(shí)現(xiàn)上可以通過(guò)鎖相倍頻芯片從MCLK分頻得到。同步關(guān)系本模塊的同步關(guān)系有兩個(gè)層次,一個(gè)是同一個(gè)采集板上的四個(gè)通道之間采樣脈沖上升沿的同步,這個(gè)同步的量級(jí)是納秒的,通過(guò)地震套片內(nèi)部的同步機(jī)理保證;另一個(gè)是不同采集板上的通道之間采得

32、數(shù)據(jù)樣點(diǎn)的同步關(guān)系,這個(gè)同步的量級(jí)是百毫秒級(jí)的,最小是一個(gè)采樣時(shí)間間隔,如250毫秒,這個(gè)同步需要通過(guò)采集系統(tǒng)的同步設(shè)計(jì)來(lái)保證。地震套片的同步采用MSYNC給cs5372作為采樣的同步,一個(gè)稱為T(mén)SYNC控制5376內(nèi)部測(cè)試數(shù)據(jù)流。3個(gè)同步信號(hào)中只有MSYNC是輸出給其他套片用的。 圖地震套片的同步機(jī)理不同采集板上通道間的同步關(guān)心的問(wèn)題是確定相同時(shí)刻的采樣點(diǎn),這個(gè)時(shí)刻的概念誤差范圍容許為正負(fù)半個(gè)采樣時(shí)間間隔。.復(fù)位電路地震套片從斷電模式恢復(fù)到正常工作模式需要一個(gè)復(fù)位過(guò)程,復(fù)位過(guò)程包括一個(gè)自檢過(guò)程,這個(gè)自檢過(guò)程需要60毫秒,自檢結(jié)果將會(huì)送到5376的SELFTEST寄存器中。在復(fù)位結(jié)束后還需要至

33、少10毫秒讓系統(tǒng)穩(wěn)定系統(tǒng)中斷系統(tǒng)中斷描述: CS5376與采集站主控?cái)?shù)據(jù)傳輸示意圖CS5376與采集站的主控單元的數(shù)據(jù)傳輸采用中斷的機(jī)制實(shí)現(xiàn)的。當(dāng)收到采集信號(hào)后,主控單元給CS5376發(fā)出開(kāi)始濾波的命令,同時(shí)根據(jù)輸出字率給5376的SDTKI管腳發(fā)脈沖信號(hào)。5376把濾波后的數(shù)據(jù)存到其內(nèi)部128位的FIFO中。當(dāng)FIFO滿128位數(shù)據(jù)后,在SDTKI的上升沿時(shí)刻,5376的SDRDY管腳的輸出信號(hào)SDRDY變低。采集站的主控單元檢測(cè)到SDRDY變低后,進(jìn)入中斷,接收5376傳輸?shù)臄?shù)據(jù),當(dāng)接收滿128位數(shù)據(jù)后,5376的SDRDY的信號(hào)自動(dòng)變高,主控退出中斷,執(zhí)行別的任務(wù)。電源及功耗采集板由外部

34、輸入4V直流電源供電。由于精密采樣的需要,在采集板上還要對(duì)電源作二次處理,由外部輸入的4V 直流電源變換出模擬電源八種(+2.5AV, -2.5 AV, +3.3 AV, +VRefA, -VRefA, +VRefB, -VRefB和+TSGV和數(shù)字電源兩種(+3.3DV,+3.3DV2。采集板對(duì)電源電壓的紋波系數(shù)要求很高,入口電壓4V的紋波電壓控制在10-15mV,轉(zhuǎn)換后模擬電源的紋波控制在0.05mV左右。功耗:所有地震勘探套片都有正常,低功耗和待機(jī)三種工作模式,在采集板的設(shè)計(jì)中我們只用正常和待機(jī)兩種模式,即如果沒(méi)有工作任務(wù)則采集板斷電。正常工作模式下套片和相關(guān)芯片的功耗計(jì)算如表3.3:表

35、 3.4 正常工作模式下的功耗計(jì)算 熱插拔控制本模塊的模擬板和數(shù)字板之間的連接電纜可以支持熱插拔,連接檢波器的插座也可以支持熱插拔。測(cè)試方面的考慮為方便測(cè)試和調(diào)試,在采集板上設(shè)置測(cè)試孔。.系統(tǒng)地址空間分配表 3.5 CS5376的SPI寄存器 表3.6 5376的數(shù)字濾波寄存器 PCB設(shè)計(jì)考慮采集板的模擬板部分包括核心電路部分(3301、5372和4373、三個(gè)接口和一個(gè)直插式的精密電源板,尺寸大約為9cm*16cm,數(shù)字板部分(5376及周邊器件分布在采集站的主控板上。模擬板制版的主要考慮:1.地線:采集板地線分3種模擬地,數(shù)字地和檢波器地,檢波器地指檢波器信號(hào)入口的參考地,模擬地和數(shù)字地則

36、指采集板上數(shù)字電路和模擬電路的地。這些地線在地線層分開(kāi)布局,單點(diǎn)相連。2.分層:模擬板的制版分成了6層,從頂層到底層分別為:頂層、地層1、數(shù)字層、電源層、地層2、底層。頂層和底層的走線以模擬信號(hào)為主,地層1和地層2把干擾源數(shù)字層和電源層夾在中間。3.并行走線:由于信號(hào)以差分方式傳輸,所以避免在兩根信號(hào)線之間引入差模干擾非常重要,并行走線是抗差模干擾的重要措施。需要并行走線的線區(qū)間有檢波器信號(hào)輸入到3301輸入,3301輸出到5372輸入(4根線,4373輸出到3301輸入(兩對(duì)4根線,5372和4373的參考電源。4.接地:高動(dòng)態(tài)范圍取決于低噪聲,在電路設(shè)計(jì)時(shí)要千方百計(jì)地減少在模擬信號(hào)周圍的噪

37、聲。除了所有的電源專門(mén)在電源層布線之外,在各芯片引入電源的地方配置電容,并且讓電容就近接地,能把從電源引入的噪聲降低到最小。5.關(guān)鍵電容:在模擬信號(hào)流程中,關(guān)鍵電容選用COG電容來(lái)保證抑制高頻噪聲。需要用到COG電容的地方有:3301輸入端的共模濾波和差模濾波電容、3301輸出到5372輸入之間、4373的外接電容。.四 ARM-FPGA嵌入式控制單元ARM-FPGA嵌入式控制系統(tǒng)是整個(gè)采集站的指揮中心,與DSP通訊,將控制信號(hào)發(fā)送給DSP系統(tǒng),從DSP讀取各種抽樣率的數(shù)據(jù);根據(jù)采集的功能控制數(shù)據(jù)采集通道的輸入信號(hào),使采集通道能夠采集各種需要的信號(hào);控制采集通道的濾波和放大倍數(shù),使信號(hào)得到有效

38、放大;與定時(shí)與控制邏輯電路(FPGA通訊,共同完成對(duì)采集站各種電路的控制;控制GPS的授時(shí)與同步,讀取時(shí)間和定位數(shù)據(jù);按照設(shè)置的數(shù)據(jù)采集時(shí)間和模式,將不同抽樣率的時(shí)間序列數(shù)據(jù)采集,同時(shí)保存在控制系統(tǒng)的存儲(chǔ)器中;與PC進(jìn)行通訊,接收PC來(lái)的各種控制命令和編程指令,以完成數(shù)據(jù)采集工作,將采集的時(shí)間序列數(shù)據(jù)發(fā)送到PC中。系統(tǒng)的核心是32位ARM920T核的高速ARM處理器AT91RM9200,AT91RM9200是一款高性能、低功耗、低成本的嵌入式ARM微處理器,作為一款高性價(jià)比的ARM處理器, AT91RM9200已被廣泛應(yīng)用于各種工業(yè)控制系統(tǒng)中。適合工業(yè)控制的 AT91RM9200微處理器簡(jiǎn)介A

39、T91RM9200是基于ARM920T核的高性能、低功耗16/32位RISC(精簡(jiǎn)指令集計(jì)算機(jī)微處理器。其內(nèi)部集成豐富的外設(shè)資源,適用于要求外設(shè)資源豐富、功耗低、工作嚴(yán)格穩(wěn)定的工業(yè)控制和野外儀器等方面。AT91RM9200處理器主要具有如下特點(diǎn):(1ATMEL的AT91RM9200微處理器,180MHz工作頻率下運(yùn)行在200MIPS,內(nèi)嵌16KB數(shù)據(jù)Cache和16KB指令Cache,以及MMU;。 4MB Flash(2M×16位,可完全固化Linux內(nèi)核; 32MB SDRAM(2×8M×16位; 64MB NAND Flash,可存儲(chǔ)大量數(shù)據(jù);實(shí)時(shí)時(shí)鐘(RT

40、C,帶后備鋰電池;(2雙向、32位外部數(shù)據(jù)總線支持8位、16位、32位數(shù)據(jù)寬度讀寫(xiě),支持SDRAM、static Memory、Burst Flash、Compact Flash和NAND Flash,滿足采集站對(duì)于數(shù)據(jù)的采集和處理要求。(3提供一系列符合工業(yè)標(biāo)準(zhǔn)的外設(shè)接口,如:USART、SSC、SPI、USB及I2C等。 2個(gè)9針D型RS-232C串行接口,對(duì)應(yīng)于Debug UART和UART0,其中UART0為全功能接口; 1個(gè)RS485接口; 1個(gè)RJ-45 10/100M 自適應(yīng)以太網(wǎng)接口; 20針標(biāo)準(zhǔn)JTAG接口; 1個(gè)USB主口、1個(gè)USB從口; GPIO接口,對(duì)應(yīng)于AT91RM

41、9200的PA、PB與PC;(4具有20通道外圍數(shù)據(jù)控制器(PDC或DMA,可以數(shù)據(jù)的傳輸更快,同時(shí)可以減輕CPU的負(fù)擔(dān),以便實(shí)時(shí)響應(yīng)其它的處理。(5支持USB 2.0(12Mbps主機(jī)端口,可以方便在野外采集時(shí)另接存儲(chǔ)器,以便持續(xù)采集。(6支持以太網(wǎng)10/100,可以很方便的實(shí)現(xiàn)采集之間的快速通信。(7低功耗:VDDCORE電流為30.4mA,待機(jī)模式電流為3.1mA . 配合ARM機(jī)的FPGA,即現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array,它是作為專用集成電路(ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有

42、限的缺點(diǎn)。FPGA采用了邏輯單元陣列LCA(Logic Cell Array這樣一個(gè)新概念,內(nèi)部包括可配置邏輯模塊CLB(Configurable Logic Block、輸出輸入模塊IOB(Input Output Block和內(nèi)部連線(Interconnect三個(gè)部分。FPGA的基本特點(diǎn)主要有:1采用FPGA設(shè)計(jì)ASIC電路,用戶不需要投片生產(chǎn),就能得到合用的芯片。2FPGA可做其它全定制或半定制ASIC電路的中試樣片。3FPGA內(nèi)部有豐富的觸發(fā)器和I/O引腳。4FPGA設(shè)計(jì)周期短、開(kāi)發(fā)費(fèi)用低、風(fēng)險(xiǎn)小。FPGA主要生產(chǎn)廠商有Altera、Xilinx、Lattice、Actel 等。本機(jī)采

43、用Actel芯片具備以下基本特征:1至少包含一個(gè)嵌入式處理器內(nèi)核;2具有小容量片內(nèi)高速RAM資源;3豐富的IP Core資源可供選擇;4足夠的片上可編程邏輯資源;5處理器調(diào)試接口和FPGA編程接口;6單芯片、低功耗、微封裝。ARM SPI命令接口設(shè)計(jì)SPI總線接口是一個(gè)高速同步的串行輸入/輸出口,主要用于主從分布式的通信網(wǎng)絡(luò),由4根線即可完成主從器件之間的數(shù)據(jù)通信。這四根線分別為:時(shí)鐘線(SCLK、主輸入/從輸出線(MISO、主輸出/從輸入線(MOSI,片選線(SSI。其中FPGA作為主控制器,控制片選信號(hào)SSI是否有效。NIOS II處理器通過(guò)SPI接口對(duì)CS5376內(nèi)部寄存器進(jìn)行配置。其接

44、口連接如圖所示。其中SINT表示完成1次SPI接口通信的標(biāo)志信號(hào)。CS5376 SPI 接口結(jié)構(gòu)ARM 處理器與CS5376ASPI 接口的讀寫(xiě)通信時(shí)序如圖所示。在空閑狀態(tài),SCLK 保持低電平,SSI 片選有效之后,經(jīng)過(guò)至少t1(60ns時(shí)間,開(kāi)始鎖存時(shí)鐘,數(shù)據(jù)在時(shí)鐘的上升沿有效,下降沿輸出。SCLK 時(shí)鐘的最大頻率為4.094MHz 。 SPI 接口讀寫(xiě)時(shí)序圖對(duì)于ARM 處理器的SPI 接口,除了用于給CS5376發(fā)送配置命令之外,還可以用于讀取SD 口的數(shù)據(jù)。所以ARM 處理器的SPI 接口時(shí)序類型,并沒(méi)用直接采用CS5376A 的SPI 接口的時(shí)序,而是時(shí)鐘極性為1,時(shí)鐘相位為1,即時(shí)

45、鐘空閑時(shí)為高電平,數(shù)據(jù)在時(shí)鐘的上升沿有效,下降沿輸出,類似SD 口的時(shí)序。SPI 的時(shí)鐘采用的是3.125MHz ,故在片選信號(hào)有效后,至少延遲了160ns ,滿足了CS5376A 的SPI 時(shí)序中片選信號(hào)有效到SDCLK 時(shí)鐘的第一個(gè)上升邊沿需要延遲60ns 的要求,SDCLK 空閑時(shí)是高電平或低電平并不影響SPI 通信。ARM 處理器通過(guò)SPI 接口給CS5376A 發(fā)送一組命令數(shù)據(jù)的過(guò)程。ARM 處理器可以正確的發(fā)送配置數(shù)據(jù)到CS5376的寄存器里,使CS5376正常的工作。.SPI 端口邏輯控制SPI 寄存器數(shù)字濾波命令解析器. SPI復(fù)用數(shù)據(jù)接口設(shè)計(jì)CS5376A將CS5372-型調(diào)

46、制器輸出的1位數(shù)字位流信號(hào)進(jìn)行抽取濾波后,輸出4通道24位2的補(bǔ)碼格式、每通道附8位信息位,共計(jì)128位數(shù)據(jù)。這些數(shù)據(jù)被寫(xiě)入到高速串行數(shù)據(jù)輸出接口(SD口的8深度FIFO中,由FPGA 通過(guò)訪問(wèn)SD接口來(lái)讀取。然而CS5376A的SD接口不是標(biāo)準(zhǔn)的通信接口,需要通過(guò)研究其電路時(shí)序特點(diǎn),ARM處理器中設(shè)計(jì)相應(yīng)的接口。CS5376A的SD接口框圖如圖所示,從圖中可以看出SD 接口總共有5個(gè)管腳和ARM處理器相連,各管腳功能如表3.2所示。主控制器CS5376ACS5376A串行數(shù)據(jù)接口框圖SD接口管腳及功能表管腳名性質(zhì)功能描述稱SD端口令牌輸入,控制單元要讀取采集數(shù)據(jù), SDTKI 輸入必須先給出

47、令牌(一個(gè)高脈沖。若CS5376A 中FIFO的數(shù)據(jù)準(zhǔn)備好,則該信號(hào)上升沿有效,若沒(méi)準(zhǔn)備好,SDTKI無(wú)效。SDRDY輸出SD接口數(shù)據(jù)準(zhǔn)備好后,若捕捉到SDTKI上升沿,則拉低SDRDY,通知主控可以讀數(shù)據(jù)。SDCLK 輸入串行時(shí)鐘輸入SDDAT 輸出SD接口數(shù)據(jù)輸出,在SDCLK的上升沿有效,下降沿輸出SDTKO 輸出數(shù)據(jù)全部讀完后,CS5376拉高SDTKOCS5376A的SD接口時(shí)序圖如圖所示。從圖3.16中可以看出,SD接口在時(shí)鐘的上升沿有效,下降沿輸出數(shù)據(jù)。這一點(diǎn)跟SPI非常相似。由于SD接口不是同步接口,對(duì)讀數(shù)時(shí)鐘的頻率沒(méi)有特殊要求,只要小于4MHz就可以,所以本文考慮利用SPI接

48、口復(fù)用來(lái)讀取SD口的數(shù)據(jù)。 圖串行數(shù)據(jù)傳輸時(shí)序圖所謂SPI接口復(fù)用,就是把ARM處理器的SPI接口時(shí)鐘管腳SCLK和CS5376A的SD接口輸入時(shí)鐘管腳SDCLK連接, SPI的輸入管腳MISO和SD接口的數(shù)據(jù)輸出管腳SDDAT連接,利用SPI接口既完成命令下達(dá)又完成數(shù)據(jù)讀取。使用該方法讀取數(shù)據(jù),CS5376A根據(jù)SSI的高低來(lái)判斷是跟CS5376的SPI口通信還是跟SD口通信。若NIOS II處理器通過(guò)SPI接口訪問(wèn)CS5376A的內(nèi)部寄存器,則將SSI從高變低,使SPI接口片選有效,通知CS5376A訪問(wèn)的是SPI 接口;若ARM處理器要訪問(wèn)SD接口,則將SSI一直拉高,并且在SDTKI管

49、腳上產(chǎn)生連續(xù)時(shí)鐘信號(hào)作為令牌,通知CS5376A要訪問(wèn)的是SD口數(shù)據(jù)。在FPGA里分頻產(chǎn)生2.5MHz的時(shí)鐘信號(hào)接到SDTKI管腳,這個(gè)時(shí)鐘頻率遠(yuǎn)高于采樣頻率,保證了CS5376的FIFO一旦被填滿,其中的數(shù)據(jù)就能被及時(shí)地讀走,避免了FIFO中的數(shù)據(jù)被新數(shù)據(jù)覆蓋而出現(xiàn)的溢出現(xiàn)象。另外,ARM處理器的SPI接口一次只能讀8位數(shù)據(jù),故需要連續(xù)讀4次SD口的數(shù)據(jù),才能完成一個(gè)32位數(shù)據(jù)的讀取。當(dāng)采樣率較低時(shí),FPGA還有充裕的時(shí)間在下一個(gè)讀數(shù)中斷來(lái)臨之前完成數(shù)據(jù)的整理和上傳。但是如果采樣頻率較高,如4KHz采樣,采樣時(shí)間間隔為250微秒,在FPGA讀取CS5376的數(shù)據(jù)之后留給FPGA處理的時(shí)間只有

50、100微秒.因此在采樣率較高的情況下有可能造成FPGA來(lái)不及響應(yīng)下一個(gè)SDRDY讀數(shù)中斷而漏掉數(shù)據(jù)。FPGA的串行數(shù)據(jù)接口設(shè)計(jì)為了克服ARM的SPI接口復(fù)用的不足,在FPGA中還定制了一個(gè)與CS5376A的SD口通訊的外設(shè)接口:FPGA_SD口。適合超常時(shí)間采集,保證準(zhǔn)確無(wú)誤。根據(jù)CS5376A的SD接口時(shí)序圖,整個(gè)FPGA_SD接口分成4大模塊:時(shí)鐘分頻模塊、數(shù)據(jù)接收模塊、FIFO模塊和FIFO接口模塊。下面詳細(xì)介紹各個(gè)模塊的功能。(1時(shí)鐘分頻模塊時(shí)鐘分頻模塊用于將50MHz的系統(tǒng)時(shí)鐘20分頻,作為數(shù)據(jù)接收模塊的工作時(shí)鐘。數(shù)據(jù)接收模塊工作的時(shí)鐘為2.5MHz(和SD接口對(duì)時(shí)鐘的要求匹配。(2

51、數(shù)據(jù)接收模塊接收CS5376A的SD口的數(shù)據(jù)。數(shù)據(jù)接收模塊的工作流程如圖3.19所示。從圖3.19中可知,數(shù)據(jù)接收模塊由一個(gè)32位的移位寄存器和兩個(gè)計(jì)數(shù)器組成:1移位寄存器用于將CS5376A的SDDAT管腳數(shù)據(jù)移進(jìn)數(shù)據(jù)接收模塊。2計(jì)數(shù)器1記錄移進(jìn)移位寄存器的數(shù)據(jù)數(shù),每移入1位的數(shù)據(jù),計(jì)數(shù)器加1。當(dāng)達(dá)到32位時(shí),給FIFO發(fā)送寫(xiě)請(qǐng)求信號(hào),并將移位寄存器的數(shù)據(jù)寫(xiě)入到FIFO中,計(jì)數(shù)器1清零。3計(jì)數(shù)器2用來(lái)記錄數(shù)據(jù)接收模塊寫(xiě)數(shù)據(jù)到FIFO模塊的次數(shù),每寫(xiě)入1個(gè)數(shù),加1。當(dāng)達(dá)到4時(shí),完成了從SD 口中讀取數(shù)據(jù),并將數(shù)據(jù)寫(xiě)入到FIFO中。數(shù)據(jù)接收模塊停止接收數(shù)據(jù),并將SDCLK管腳置為高電平。 數(shù)據(jù)接

52、收模塊工作流程圖(3FIFO模塊FIFO模塊使用的是異步IDT7205/7208 FIFO,用于實(shí)現(xiàn)低速數(shù)據(jù)接收模塊和高速的ARM處理器之間的數(shù)據(jù)緩沖功能。這樣就可以在接收完SD接口的數(shù)據(jù)后再通知ARM處理器讀取數(shù)據(jù)。之所以用8K/64K的大深度的FIFO來(lái)緩存。可以使ARM處理器有較長(zhǎng)時(shí)間休閑,利用其半滿/全滿信號(hào)作為觸發(fā)ARM處理器的中斷源(4ARM處理器的FIFO接口模塊SOPC沒(méi)有提供讀寫(xiě)外部FIFO的組件,為了把FIFO中的數(shù)據(jù)讀進(jìn)ARM處理器,必須設(shè)計(jì)FIFO接口作為外部FIFO和ARM 處理器的總線的中介,由該接口實(shí)現(xiàn)將外部FIFO數(shù)據(jù)送到ARM總線的過(guò)程.FIFO接口的工作流程

53、如下:1ARM響應(yīng)FIFO半滿信號(hào)產(chǎn)生的中斷,通過(guò)總線訪問(wèn)FIFO接口;2ARM拉低chipselect_n和read_n信號(hào),通知FIFO接口讀取數(shù)據(jù);3FIFO接口判斷chipselect_n和read_n信號(hào)為低之后,對(duì)FIFO發(fā)出寫(xiě)請(qǐng)求信號(hào)rd_req,并將FIFO中的數(shù)據(jù)傳給ARM總線,進(jìn)入ARM處理器。ARM處理器通過(guò)驅(qū)動(dòng)程序就可以訪問(wèn)該接口。設(shè)計(jì)完這4個(gè)模塊之后,完成了FPGA_SD接口的定制,利用該接口,就可以非常方便的讀取CS5376A輸出的數(shù)據(jù)。.既使在4KHz采樣率下,利用FPGA硬件邏輯設(shè)計(jì)的SD 接口讀取數(shù)據(jù)FPGA_SD接口產(chǎn)生128個(gè)連續(xù)的時(shí)鐘輸入到SDCLK管腳

54、。這128個(gè)時(shí)鐘中間沒(méi)有了時(shí)間間隔,相對(duì)SDRDY 下降沿的時(shí)間延遲也縮短了很多。SDDAT的128位數(shù)據(jù)被正確讀出后,SDRDY電平變高。經(jīng)測(cè)試,讀數(shù)據(jù)花費(fèi)總時(shí)間只有50微秒,相對(duì)SPI接口復(fù)用方法減少了三分之二的時(shí)間。這樣,即使在4KHz這樣的最高采樣率條件下,FPGA仍有充裕的時(shí)間進(jìn)行數(shù)據(jù)整理和上傳,從根本上解決了遺漏數(shù)據(jù)的問(wèn)題.通過(guò)設(shè)計(jì)FPGA與CS5376的命令接口和數(shù)據(jù)接口,完成了FPGA與CS5376之間的通信。利用這兩個(gè)接口,可以設(shè)置CS5376的工作方式,比如采樣率,濾波方式,輸出的測(cè)試信號(hào)的類型等等,從而實(shí)現(xiàn)了正常的數(shù)據(jù)采集和測(cè)試功能。此外ARM機(jī)的同步串行控制器(SSC也可通過(guò)驅(qū)動(dòng)程序用于接收CS5376 DSP發(fā)送到ARM的數(shù)據(jù),并為應(yīng)用程序提供標(biāo)準(zhǔn)接口。.五 GPS授時(shí)與同步單元GPS授時(shí)與同步電路由GPS OEM板和同步電路組成,GPS OEM板的作用的接收和處理GPS信號(hào),輸出秒脈沖和導(dǎo)航信息;GPS接收器的作用主要是接收和處理GPS信號(hào),輸出秒脈沖。GPS是美國(guó)的衛(wèi)星導(dǎo)航、定位和授時(shí)系統(tǒng)。GPS接收器在任意時(shí)刻能同時(shí)接收其視野范圍那4-8顆衛(wèi)星信號(hào),其內(nèi)部硬件電路和處理軟件通過(guò)對(duì)接收到的信號(hào)進(jìn)行解碼和處理,能從中