數(shù)字電子技術(shù)基礎(chǔ)答案

1、數(shù)字電子技術(shù)基礎(chǔ)答案自測題 1.1填空題1E.41 . 100011.1100110101.0111010111110.012 . 43. 2n4.邏輯代數(shù)卡諾圖5 .F = aB(c D) f、Ab(C d)6 .F = A B(C D)(B C)7 .代數(shù)法卡諾圖 8. 11.2判斷題1. V 2.V 3. X1.3 選擇題1.8 2.C3.C1.9 F1 =AO B F2 = AB F3 =A + B31.10ABL0010101001111.11 L =C1.12 Y = BC ABC AB習(xí)題1.13 當A2AA° = 000 , A7到A3有1個不為0時，就可以被十進制

2、8整除1.14 (a)L = AB + BC + AC (b) L = AB + AB(c) S = A 二 B 二 C C0 = AB BC AC1.15 F 1.16 (1) F1=(C+D)(A+B) F1 =(C+D)(A+B) F_(2) F2 = (A B)(A B)F2 =(A B)(A B)F _ 一(3) f3 = ABcDEf3 " abCDE(4) F4 = (A E)(c AB)(a D)f4 = (a e)(ab C)(A D)1.5 F = A： B 二 C1.6 (1) L = AC BC AB (2) L = A CD BC BD(3) L=AD (4

3、) L=ABCDE (5) L = 03.7 L(A, B,C) = ABC ABC ABC ABC3.8 (1) F1 =C AD ABD (2) F2 = AC AB BC F3 = AB + AB + AC (有多個答案)(4) F4 = CD + AC 十 ABCD 十 ABC(5) F5 = ABD ABCABD ABC(6) F6 = 15.9 (1)F1 = AB BCDAD(2)F2 = ACAB(3) F3 = BC BDAd (4)F4 u CB5.10 (1) F1 -B AC(2)F2- C B(3) F3= C BAD(4) F4 =CDBDABC5.11 F = D

4、 AB Ac5.12 (1) F1 =BCD +ACD+ ABD (多種答案)(2)F2=BD + CD + BCD + BC F3 = CD ACBC(4)F4 = BA(5)F5=BDBD(6) F6 = ACD AD BC (多種答案)(7) F7 = BD AC (多種答案)(8) F8 = BD + BC (多種答案)(9) F9 = CD + B1.13 略第2章自測題2.1 判斷題1. V 2. V 3. X 4. V 5. V 6. V 7. X 8. V 9. X 10，2.2 選擇題1 . A B 2 . C D 3 , A 4 . B 5 . B 6 . A B D 7

5、. C 8 . A C D 9 . A C D 10.B習(xí)題2.1 解：Y1 =ABC2.2 解：(a) IBS =Vcc -Uces =12 _0.3 = 0.234mA RC50三極管處于放大狀態(tài)，uO =VCC -PibRc =1250M0.1M1 = 7(V)。(b) I BS = VCC 廠 U ces =讓03 = 0.029mARC50 3u -V(c)Ub = Ui _J土 Rbi = 0.66(V) RB1RB2三極管處于截止狀態(tài)，uO :、VCC =12(V)2.3 解：NOL =-=10I ILNOL <NOH ,取 NO =NOL =10。2.4 解：NOL &l

6、t; -8- =200.4取 NO =20。2.5 解：均為1.4V。2.6 解：Y1 =A '2.7 解：RLmax = CC OHmin =k Q = 2.63k QRL =住0或 Rl = 2kQNI0H mI1H 2 0.02 9 0.040.35kQ <RL < 2.63kQ ,可以在此范圍內(nèi)選取某一標稱阻值，如選2.8 解：(1) V1: 1.4VV2 : 0.3V(2) V1: 1.4VV2 : 0.3V(3) Vi : 0.3VV2 : 3.6V2.9 解：(1) V : 3.6V, uO = 0.3V(2) V :1.4V, UO =0.3V(3) V :

7、 0V, UO = 0.3V(4) V :1.4V, UO =0.3V2.10 解：(a) V (b) X (c) v (d) x2.11 解：uB =0V2.12 略2.13 略第3章自測題3.1判斷題1 . X 2. V 3. V 4. V 5. X 6. V 7. X 83.2 選擇題 1 . CD 2 , B 3 . C 4 . D 5 . ACD 6 .11 . C 12 . D 13 . AB 14 . A 15 . AB3.3 填空題1 .低電平2 .修改邏輯設(shè)計接入濾波電容加選通脈沖習(xí)題3.1 解:？(1) ?輸出函數(shù)邏輯表達式為：(2)列出真值表，略(3)分析邏輯功能：當A、

8、R C三個變量不一致時，電路輸出為“1”，所以這個電路，稱為“不一致電路”。3.2 解：輸出函數(shù)邏輯表達式為：? (2)列出真值表，略(3)分析邏輯功能 ：該電路是函數(shù)發(fā)生器。3.3 解：(a)輸出函數(shù)邏輯表達式為：Y = AAB *BAB =AB +AB = A3 B,邏輯功能：完成異或運算的邏輯功能。(b)輸出函數(shù)邏輯表達式為：Y = AM *bM = AM bM,邏輯功能：當 M=0時，Y=B ;當M=1時，Y=A。所以它的功能為：完成二選一數(shù)據(jù)選 擇器。3.4 解：(1)列出該組合的真值表如表3-4。?表3-4習(xí)題3.4的真值表ABCDF000010001100101001100100

9、10101001100011111000110010101001011111000110111110111111(2)利用卡諾圖化簡并寫出F的與非-與非表達式，畫出邏輯電路圖邏輯電路圖略。3.5 解：(a)Y=X2, 2位二進制數(shù)的平方最大是1001,輸出用4位二進制數(shù) Y3Y。，真值表如表 3.5 所示。表3.5 (a) Y=X 2的真值表ABY3Y2Y1Y0000000010001100100111001表3.5 ( b) Y=X 3的真值表根據(jù)真值表3.5 (a),寫出最簡表達式，并轉(zhuǎn)化為與非形式。? ?丫3= aE ? ? y 2= A U? ? Y 1=0? ? Y 0=B邏輯電路圖

10、略。(2) 丫 =X3 , 3位二進制數(shù)的立方最大是(27) 1。用5位二進制丫4丫0表示，真值表如表3.5 (b)所示。?ABY4Y3Y2Y1Y00000000010000110010001111011根據(jù)真值表3.5 (b),寫出最簡表達式，并轉(zhuǎn)化為與非 形式，如下所示： ? ? 丫 4=B ? 丫 3=A? 丫 2 = 0? Y1=B ? Y 0=B實現(xiàn)邏輯電路略。3.6解：首先將F1, F2, F3表示成最小項之和的形式，把二片2線一4線譯碼器擴展成 3線一8線譯碼器即可實現(xiàn)該多輸出函數(shù)。 實現(xiàn)邏輯電路略。3.7 解：(1)F1=mO+m2+m5+m6+m?=m0.m?.msm6Q.m

11、? ? 邏輯電路圖略。im3mm15二叱三王F2=mwmn m14 m15 =mw *m11 *m14，色5將二片3線一8線譯碼器擴展為4線一16線譯碼器，實現(xiàn)F1,F2o邏輯電路圖略。3.8 解：(1)將要實現(xiàn)的函數(shù)轉(zhuǎn)換 3變量的最小項的形式，這3個變量要與74151的3個地址端對應(yīng)，不妨取 A、B C這3個變量，整理后的式子為：將本題目要實現(xiàn)的組合邏輯函數(shù)與74151的輸出表達式進行比較。輸入變量ABC將接至數(shù)據(jù)選擇器的輸入端A2A1A0;輸出變量接至數(shù)據(jù)選擇器的輸出端；將邏輯函數(shù)F的最小項表達式與 74151的輸出表達式相比較，F(xiàn)式中沒 有出現(xiàn)的最小項對應(yīng)的 數(shù)據(jù)輸入端應(yīng)接0,即：D0=

12、D3=D5=D6=Q D1=D2=D4=D7=1邏輯電路圖略。?(2)將要實現(xiàn)的函數(shù)轉(zhuǎn)換3變量的最小項的形式，這3個變量要與74151的3個地址端對應(yīng)， 不妨取A、B、C這3個變量，整理后的式子為：F ="mt0,1,2,3a,10,1)l=ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD=m0D+m0D+m1D+mlD+m4D+m4D+m5D+m5D將本=m0 ml m4 m5題目要實現(xiàn)的組合邏輯函數(shù)與74151的輸出表達式進行比較。即可得到如下式子。邏輯電路圖略。(3)將要實現(xiàn)的函數(shù)轉(zhuǎn)換 3變量 Dq =D =1的最小項的形式，這 3個變量要與741

13、51的3個地址端對應(yīng)，不妨取A B、C這3個變量，整理后的式子與 74151的輸出表達式d2 = d3 = d, = d? = o 進行比較。即可得到如下式子，畫出連接電路圖如圖 3.8(c)所示。工 ,邏輯電路圖略。3.9 解：(1)當 T=0 時，ABCD乍為 4 變量的最小項可知：F=Em(8,9,10,11)+匯 d(12,13,14,15)當T=1時，ABCD乍為4變量的最小項可知： F=Em(2,3 , 4, 5)+匯d(12,13,14,15) 利用卡諾圖化簡可得表達式：邏輯電路圖略。/、F =Ta TBC TABC =Tm1 Tm2 Tm6 Tm4 Tm5 Tm6 Tm7(2)

14、_= Tm1 Tm2 m6 Tm4 Tm5 Tm7將要實現(xiàn)的函數(shù)轉(zhuǎn)換 3變量的最小項的形式，這 3個變量要與74151的3個地址端對應(yīng)，不妨取A、B、C這3個變量，整理后的式子與74151的輸出表達式進行比較。即可得到如下式子：邏輯電路圖略。3.10 解：根據(jù)數(shù)據(jù)選擇器的功能，寫出其函數(shù)式：3.11 解：列出真值表如表3.11所示，其中A、B C三個變量表示三個人，Y表示提議是否通過;表 3.11ABCY00000010010001111000101111011111(1)寫出最簡表達式：Y =AB+ BC+CA = ABBCCA 邏輯電路圖略。(2)寫出最小項的表達式：Y=m3+m5+m6+

15、m7=l3m5m6*m7 邏輯電路圖略3.12 解：表 3.12DCBAY3Y2Y1Y000110000010000010101001001100011011101001000010110010110101001111011100011001001(1)利用卡諾圖化簡，寫出輸出的最簡表達式：邏輯電路圖略。(2)根據(jù)真值表可得：Y3Y2Y1Y0=DCBA-0011可用74283表示減法運算， Y3Y2Y1Y0=DCBA-0011= DCBA+1100+1邏輯電路圖略。3.13 解：根據(jù)真值表寫出表達式：把上式表示成 G1G0A這三個變量的最小項的形式，即可得到如下的式子：上式和8選一數(shù)據(jù)選擇器的

16、標準式子相比較，可以得到D0=0D1=D4 = D6 = B D2 = D5=1 D3=D7=B 邏輯電路圖略。解：這實際是利用數(shù)據(jù)選擇器的使能端將若干片4選1擴展為20選1。20選1的地址變量為5個,故高3位作為譯碼器的變量輸入 ，譯碼器的輸出作為 4選1的選片信號，低 2位作為4選1的地址變 量。根據(jù)以上原理用 5片4選1和3線一8線譯碼器及或門組成 20選1。圖 3.14 ?3.15 解：圖 3.153.16 解：該電路完成兩個3位二進制數(shù)是否相同比較功能的電路。3.17 解：將電路分成三個功能塊：加法運算電路及比較器、譯碼電路、顯示電路；分析各個功能塊的邏輯功能：加法器的輸出是 A3A

17、0與B3B0的和；比較器完成的是當加法器輸出的和小于1010時，比較電路的輸出 Ya<b=1。7448是BCD七段顯示譯碼器，輸出是高電平有效，可以直接驅(qū)動七段共陽極數(shù)碼管。顯示電路顯示十進制09。由上述分析可知，該電路實現(xiàn)1位十進制加法器，數(shù)碼管可以顯示相加結(jié)果。當相加的結(jié)果大于1001時，數(shù)碼管不顯示。3.18 解：該電路是一個檢測8421BCD碼并將其進行四舍五入的電路。3.19 解：根據(jù)提示和提議，列出真值表如表3.19所示。用F表示輸出變量，并設(shè) F=1代表"可輸血”；F=0代表“不可輸血”。表 3.19ABCDF000010001100101001110100001

18、01101100011101000010011101011011011000110111110011111根據(jù)真值表，寫出 A、B C三變量的最小項的形式：用74151來實現(xiàn)，則可得到：圖略。3.20 解：構(gòu)成 32地址譯碼系統(tǒng)需要用 4片74LS138譯碼器。32地址對應(yīng) 5位二進制地址碼 A4A3A2A1A0,低三位地址 A2A 1A0為每一片譯碼器提供 8個低位地址，高位地址 A4A3作為譯碼器的 使能信號。3.21 解：分析：在使能條件下74138的每一個輸出都是對應(yīng)最小項的非，在使能條件下74151的輸出是對應(yīng)輸入數(shù)據(jù)。因此將控制變量C2C1C0數(shù)據(jù)選擇器的數(shù)據(jù)選擇信號，則輸入數(shù)據(jù)為

19、輸出函數(shù)，這些函數(shù)由三線/八線譯碼器經(jīng)與非門組合提供。根據(jù)題意，得到 74151各個數(shù)據(jù)輸入端的值為：Do=0,D1=ABC=Y7 ,D2=A+B+C=Y0 ,D3=ABC = Y7 ,D4=A+B+C= Y0D5=A©B®C = Y7Y4Y2Y1 , D6= AB+AC+BC= Y7Y6Y5Y3 , D7=1o得邏輯圖如圖3.21所示。圖 3.213.22 解：(1) F = AB ABC兩個卡諾圈相切，當A=1,C=1時,F=B+ B ,可能出現(xiàn)“ 0”冒險。將F變換為F=AB+A0 C+AC增加冗余項 AC后消除了上述冒險。(2) F =ABCC AABC f=aC

20、Il I Al當 A=1,B=0 時F=C +C會出現(xiàn)“0”冒險(a) ?(b)消除方法增加冗余項 A BF=A C + BC+AC+AB?無冒險。(3)F=A B， Ab當AB由01跳變到10時，由于門延遲不同可能會出現(xiàn)以下冒險：(c)AB? 01 -11 10F? 1 -0-1AB? 01 -0010?F? 1 -0-1? ?消除方法在輸出端加采樣電路，避開冒險 F= AlD E；D?(d)當ABC取111時f= D + D= DID會產(chǎn)生“1”冒險消除方法增加冗余項上=ACD+B)i +ABCf= A CD + BD + ABC = D + D + 1 =0,消除 “1” 冒險(5)F=

21、(+C)(A+C)(e)當C=0時,F=(A+，A+C) = AA會產(chǎn)生1冒險。消除方法：根據(jù)卡諾圖重新化簡。F=C,則無冒險。第4章自測題4.1 判斷題 1. X 2. X 3. V4. V5. X 6. V7X .8. X 9. X 11. X4.2 選擇題 1 A 2C 3B 4 B 5 B 6 A 7 B 8 BC 9 C 10 D 11B , C 12C 13 C 14D 15B 16B 17 ABC 18 ABD 19 BCD4.3 填空題1. RS、D、JK、T、丁 2.基本、同步、主從、邊沿3.特性表、狀態(tài)轉(zhuǎn)換圖、特性方程、波形圖 4. S=0、R=05. 2、Q=1、Q=0,

22、 Q 6.空翻、邊沿觸發(fā)器7. 0、1 8.保持 9.主從、邊沿10.控制電路11.高12.Qn41=JQn+KQn>置0、置1、保持、翻轉(zhuǎn).習(xí)題4.14.24.34.44.5 4.6(b)4.7略4.8n 1n n 八 n 1 八 n4.9 解：Qi=Qi Q2， Q2=Q1n 1n 1_ nn _ n _ n _ n _ n4.10 角牛：Qi=D , Q2= JQ2 + KQ2 =Qi Q2 +Qi Q24.11 解：寫出電路的輸出方程Qn* =X列狀態(tài)轉(zhuǎn)換表如下XZ00000100101011114.12 畫出此觸發(fā)器的狀態(tài)轉(zhuǎn)換圖。第5章自測題5.1 選擇題 ADCDB , AB

23、BBD , DABBA , C5.2 判斷題，X VX , W X VX , V X X V5.3 填空題1數(shù)碼，移位 2組合，時序 3 4個 4同步，異步 習(xí)題5.1(1)需要四個移位脈沖(2)此移位寄存器為右移寄存器11(3) T = 一 = = 20US ,完成該操作需要 20X 4=80us的時間。f 50KHz5.2 此電路為能自啟動的異步五進制計數(shù)器。5.3 此電路為能自啟動同步五進制計數(shù)器。5.4 (1)計數(shù)器最高位觸發(fā)器的輸出脈沖頻率為(2)需要用10個觸發(fā)器構(gòu)成。5.5 此電路為一能自啟動的同步五進制計數(shù)器。5.6 計數(shù)器有六個獨立狀態(tài)，狀態(tài)轉(zhuǎn)換圖如圖T5-6所示。圖 T5-

24、65.7 可以用下降7&觸發(fā)的 JK觸發(fā)器構(gòu)成的一個三進制計數(shù)器來實現(xiàn) 輸出方程和驅(qū)動方程為能自啟動。邏輯圖略5.8 輸出方程及驅(qū)動方程。J2=Q：Qn,K2 =1J1 =Q0, K1 =Q0J0=Qn, K0=1能夠自啟動。電路圖略5.9 輸出方程，驅(qū)動方程J2 =QinK2 =QinJi =Q2Ki =Q；Jo =1, Ko =Q；電路能夠自啟動。邏輯圖略。5.10 (1)按照給定的狀態(tài)轉(zhuǎn)換圖畫出次態(tài)卡諾圖如圖T5-10 (a)所示，求出 An+、Bn+、Cn*狀態(tài)方程，選用 D觸發(fā)器，即得到驅(qū)動方程。(a) 圖 T5-10 (a)A-、Bn+> Cn卡的卡諾圖分別如圖 T5

25、-10 (b) (c) (d)所示。(b)(c)(d)圖 T5-10 (b) (c) ( d)合并1得到(2)檢查自啟動能力n n nn 1 n n將M=o時，ABC =000、111代入狀態(tài)萬程，得到 A B C =111、000。將 M=1 時，AnBnCn=000、111 代入狀態(tài)方程，得到An*Bn*Cn*=111、000o因此電路不能自啟動。(3)改圈Cn卡的卡諾圖即可使電路由不能自啟動變?yōu)樽詥?，Cn*的卡諾圖如圖T5-10 (e)。圖 T5-10 (e)得到 Cn 1 =MAnBn M BnCn MAnCnMAnBn(4)畫出電路圖電路圖略。5.11 (1)狀態(tài)轉(zhuǎn)換如圖 T5-1

26、1 (a)所示：圖 T5-11 (a)(2)選下降沿觸發(fā)的JK觸發(fā)器。求出輸出方程和驅(qū)動方程圖 T5-11 (b)(3)檢查自啟動能自啟動(4)畫出邏輯圖5.12 (a)八進制計數(shù)器(b)七進制計數(shù)器5.13 CT74290 (in)為九進制計數(shù)器，CT74290 (II)為六進制計數(shù)器，因此此電路為 9*6=54進制計數(shù)器。5.14 該圖為六進制計數(shù)器。5.15 解法一：；40=10*4電路如圖T5-15 (a)所示。圖 T5-15 (a)解法二：40=5*8電路如圖T5-15 (b)所示。圖 T5-15 (b)5.16 解：用CT74290構(gòu)成8421BCD碼的24進制計數(shù)器如圖 T5-1

27、6所示。圖 T5-165.17 方案一：電路如圖 T5-17(a)所示。圖 T5-17(a)方案二：電路如圖 T5-17(b)所示。圖 T5-17(b)5.18 CT74160為帶同步預(yù)置端的十進制加法計數(shù)器，由圖可知，當 CO=1時，LD =0, Q：Q；QinQ0n =D3D2DiD0 =y3yzyM ；而 T1147 為二一十進制優(yōu)先權(quán)編碼器，當Ii =0時，同時其余輸入端為i時，y3y2工？0 =1110, D3D2D1D0 =0001,此時CT160為九進制計數(shù)器，其狀態(tài)轉(zhuǎn)換圖如圖T5-18所示.圖 T5-18Z的頻率fz是CP頻率fcp的1/9。用此方法分析可得下表:接彳氐電 平的

28、輸 入端000100100011010001010110011110001001fz ' fcp1/91/81/71/61/51/41/31/20fz0.111f00.125f00.143f00.167f00.2f00.25f00.333f00.5f00f05-19 波形圖如圖T5-19所示。圖 T5-195.20 CT161 (I)為九進制計數(shù)器，CT74161 (II)為四進制計數(shù)器5.21 可采用多種方法構(gòu)成圖 T5-21圖 T5-215.22 方案一，采用反饋歸零法，(100) db,如圖T5-22 (a)所示。圖 T5-22 (a)方案二，采用級連法100=10X10,如圖T

29、5-22 (b)圖 T5-22 (b)5.23 96KHz + 60=1600=16 X 10 X 10其中方案之一如圖T5-23所示。.圖 T5-235-24(1) 該計數(shù)器為六進制計數(shù)器。狀態(tài)轉(zhuǎn)換圖如圖T5-24a所示。圖 T5-24a(2)由狀態(tài)轉(zhuǎn)換圖可以得到次態(tài)卡諾圖如圖5-24bo圖 5-24b(3)選用JK觸發(fā)器，由次態(tài)卡諾圖得到電路的狀態(tài)方程和驅(qū)動方程。(4)檢查自啟動能力將110和111代入電路的狀態(tài)萬程彳#到次態(tài)分別為011和001,因此電路能自啟動。(5)根據(jù)驅(qū)動方程畫出電路圖。電路圖略。5.25(1)CT4194清零后，&&=01,處于右移工作狀態(tài)，為五進

30、制計數(shù)器，圖 b為七進制計數(shù)器(2) T4194構(gòu)成扭環(huán)形計數(shù)器時，從 Q0、Q1、 Q2、Q3取反饋分別構(gòu)成2、4、6、8分頻M=2n)。如果將兩個相鄰觸發(fā)器輸出端加到與非門輸入端共同作為反饋信號來說，就可使計數(shù)器的 模M由2n變?yōu)?n-1.5.26(a)(b)5.27 由表T5-27可知，此電路每隔八個CT74290利用反饋歸零法實現(xiàn)八進制計數(shù)器 出。(1)譯碼真值表如表 T5-27b o表 T5-27bT5-26CP脈沖循環(huán)一次，所以應(yīng)設(shè)計一個八進制計數(shù)器。用,然后再對計數(shù)器的輸出進行譯碼，從而實現(xiàn)需要的輸00000000001100001001000110010100111010100

31、101100100111100（2）寫出邏輯函數(shù)表達式由真值表可得輸出表達式：,k n n n 八 n n _ n - n n n 八 n - n 八 nA （紅）=Q3 Q2 Q1 Q0 +Q3 Q2Q1 Q0 +Q3 Q2Q1 Q0b （綠）= QnQ2nQ；Qn +Q?q2nQ1nQ0n +Q3nQ；Q1nQ0nCH） =QnQ2nQ；Q；+QnQ；Q?Q°n+Q3nQ；Q?Q；（3）化簡利用約束項并用卡諾圖化簡得：A （紅）=QnQ；Qn +Q2Q；Qn +Q2QnQ0B （綠）=Q1nQ? + Q2nQnCH） =Q2Q1n +QnQ：Q0（4）電路圖略 自測題6.1判斷題

32、1.不 2.M 3. * 4. * 5.4 6.M 7. * 8. X6.2 選擇題1.BC 2.B 3.C 4.AB 5.B 6.B 7.B 8.D 9.C 10.D 11.B12.D6.3 填空題1 .TTL、COMS 2.滯后，回差、輸出脈沖寬度3.多諧振蕩器，施密特觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器4石英晶體振蕩器、暫穩(wěn)態(tài) 習(xí)題6.1 略6.2 略6.36.46.5 略6.6 解：(1) 555組成的單穩(wěn)態(tài)觸發(fā)器。(2) 5、Uo波形如圖所示。輸出脈沖寬度由下式求得：TW=RCln3=100 X 103X 3.3 X 10-6 X 1.1=363 (ms)6.7 此電路屬于施密特觸發(fā)器形式。正常工作

33、時，光電管導(dǎo)通，施密特觸發(fā)器輸入為高電平，OUT二“0”。一但出現(xiàn)斷線故障，光電管截止，施密特觸發(fā)器輸入變?yōu)榈碗娖?，OUT= "1”，繼電器使開關(guān)閉合，DL報警。6.8 解（1）(2 )增大R 3(3 )電路中電容C2起濾波作用，電容 C3起隔直、通交流的作用。6.9 解：(1)多諧振蕩器(2)當細銅絲不斷時，555定時器的RD置成低電平，使 Q輸出始終為低電平，喇叭不響。當細銅絲拉斷時， 555定時器的RD置成高電平，Q輸出方波信號，喇叭發(fā)出報警聲。6.10 解：(1)計數(shù)器的狀態(tài)轉(zhuǎn)換圖為：為三進制計數(shù)器。(2) TW=0.7 RextCext=0.7 X 50X 103 X 0.

34、02 X 10-6=0.7ms(3)第7章自測題7.1 判斷題1. V 2. V 3. V 4. X 5. X 6. X 7. X 8. V 9. V 10. V7.2 選擇題1.BD 2.D 3.C 4.C 5.C 6.C 7.A 8.D 9.B 10.A11.D12.C 13.A 14.ACD 15.B7.3 填空題1.存儲容量存取時間2.電容，暫時存儲信息，地址譯碼器，讀 /寫控制，存儲矩陣3.掩膜ROM可編程 ROM可擦除可編程 ROM習(xí)題7.1解：把上述式子轉(zhuǎn)化成最小項的形式:7.27.3Y)=ABC + ABC + ABC + ABC 把上述式子轉(zhuǎn)化成最小項的形式: 用1KB X

35、1位的RAM擴展成1KB X4位的存儲器，7.47.5解:解:測題1.1 解：可編程邏輯器件主要有：PROM 、 PLA、 PAL、 GAL 、 CPLD、 FPGA。可編程邏輯器件是可由用戶編程、配置的一類邏輯器件的泛稱?？删幊踢壿嬈骷嶋H上是一種將不具有特定邏輯功能的基本邏輯單元集成的通用大規(guī)模集成電路，用戶可以根據(jù)需要對其編程，進而實現(xiàn)所需的邏輯功能。1.2 解： PAL 相對于 PROM 而言，使用更靈活，且易于完成多種邏輯功能，同時又比PLA 工藝簡單，易于實現(xiàn)。它采用雙極型工藝制作，熔絲編程方式，工作速度較高。它由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路三部分組成。通過對與邏

36、輯陣列編程，可以獲得不同形式的組合邏輯函數(shù)。另外，在有些型號的PAL 器件中，輸出電路中設(shè)置有觸發(fā)器和從觸發(fā)器輸出到與邏輯陣列的反饋線，利用這種PAL 器件還可以很方便地構(gòu)成各種時序邏輯電路。PAL 器件的輸出電路結(jié)構(gòu)有：專用輸出結(jié)構(gòu)、可編程輸入/輸出結(jié)構(gòu)、寄存器輸出結(jié)構(gòu)、異或輸出結(jié)構(gòu)、運算選通反饋結(jié)構(gòu)等五種類型。1.3 解： PAL 采用雙極型工藝制作，熔絲編程方式，工作速度較高。它由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路三部分組成。通過對與邏輯陣列編程，可以獲得不同形式的組合邏輯函數(shù)。另外，在有些型號的PAL 器件中，輸出電路中設(shè)置有觸發(fā)器和從觸發(fā)器輸出到與邏輯陣列的反饋線，利用這

37、種PAL 器件還可以很方便地構(gòu)成各種時序邏輯電路。GAL 是在 PAL 的基礎(chǔ)上發(fā)展起來的，它繼承了PAL 的與 -或陣列結(jié)構(gòu)，不同的是它采用了電擦除可編程的 E2CMOS 工藝制作，有電擦寫反復(fù)編程的特性。GAL 器件具有靈活的輸出結(jié)構(gòu)，它的輸出端設(shè)置了可編程的輸出邏輯宏單元(OLMC, Output Logic Macro Cell) ，通過編程可以將OLMC 設(shè)置成不同的輸出方式，具有很強的通用性。1.4 解： GAL 采用了電擦除可編程的E2CMOS 工藝制作，有電擦寫反復(fù)編程的特性。GAL 的輸出邏輯宏單元能實現(xiàn)專用輸入、專用組合、輸出反饋組合、輸出時序電路組合輸出、寄存器輸出等邏輯

38、功能。1.5 解：結(jié)構(gòu)差異。CPLD大多是基于乘積項(Product-Term)技術(shù)和E2PROM(或Flash)工藝的； FPGA 一般是基于查找表(LUT) 技術(shù)和 SRAM 工藝的。 延遲可預(yù)測能力。CPLD 的布線結(jié)構(gòu)決定了它的時序延遲是均勻的和可預(yù)測的；FPGA 的布線結(jié)構(gòu)導(dǎo)致了傳輸延遲是不相等的、不可預(yù)測的，這會給設(shè)計工作帶來麻煩，也限制了器件的工作速度。 適合場所。雖然CPLD 和 FPGA 的集成度都可達到數(shù)十萬門，但相比較而言，CPLD 更適合于完成各類算法和組合邏輯；而FPGA 則更適合于完成時序較多的邏輯電路。換句話說，F(xiàn)PGA 更適合于觸發(fā)器豐富的結(jié)構(gòu)，而CPLD 更適

39、合于觸發(fā)器有限而乘積項豐富的結(jié)構(gòu)。 CPLD 比 FPGA 使用起來更方便。CPLD 的編程采用E2PROM 或 Flash 技術(shù)，無需外部存儲器芯片，使用簡單；而FPGA 的編程信息需存放在外部存儲器上，使用方法復(fù)雜，且FPGA 的編程數(shù)據(jù)存放在 EPROM 中，讀出并送到FPGA 的 SRAM 中，不利于保密?；赟RAM 編程的 FPGA 在系統(tǒng)斷電時編程信息會隨之丟失，因此每次開始工作時都要重新裝載編程數(shù)據(jù)。 在編程上，F(xiàn)PGA 比 CPLD 具有更大的靈活性。CPLD 通過修改具有固定內(nèi)連電路的邏輯功能來編程； FPGA 主要通過改變內(nèi)部連線的布線來編程。FPGA 在邏輯門下編程；而CPLD 在邏輯塊下編程。 一般情況下，CPLD 的功耗要比FPGA 的大，且集成度越高越明顯。習(xí)題6.1 解：可編程邏輯器件的發(fā)展經(jīng)歷了以下過程：PROMfPLA -PAL -GAL-CPLDfFPGA。第7章講述的PROM 就是一種PLD 器件， PROM 之后產(chǎn)生了可編程邏輯陣列(PLA, Programmable LogicArray) 、可編程陣列邏輯(PAL, Programmable Array Logic) 、通用陣列邏輯(GAL, Generic ArrayLogic)、復(fù)雜可編程邏輯器件(CPLD, Co