計(jì)算機(jī)組成原理習(xí)題 第五章

1、第五章一填空題1.控制器由于設(shè)計(jì)方法的不同可分為 型、 型和 型控制器。2.控制器在生成各種控制信號(hào)時(shí)，必須按照一定的 進(jìn)行，以便對(duì)各種操作實(shí)施時(shí)間上的控制。3.微程序控制的計(jì)算機(jī)中的控制存儲(chǔ)器CM是用來存放 的。4.在微指令的字段編碼法中，操作控制字段的分段并非是任意的，必須遵循的分段原則中包括：把 性的微命令分在同一段內(nèi)；一般每個(gè)小段要留出一個(gè)狀態(tài)，表示 。5.微指令分為 和 微指令兩類， 微指令可以同時(shí)執(zhí)行若干個(gè)微操作，所以執(zhí)行機(jī)器指令的速度比 微指令快。6.在CPU中，指令寄存器的作用是 ，其位數(shù)取決于 ；程序計(jì)數(shù)器的作用是 ，其位數(shù)取決于 。7.指令周期是 ，最基本的指令周期包括 和

2、 。8.根據(jù)CPU訪存的性質(zhì)不同，可將CPU的工作周期分為 、 、 和 。9.在CPU中保存當(dāng)前正在執(zhí)行的指令的寄存器是 ，保存下一條指令地址的寄存器是 ，保存CPU訪存地址的寄存器是 。10.中斷判優(yōu)可通過 和 實(shí)現(xiàn)，前者速度更快。11.中斷服務(wù)程序的入口地址可通過 和 尋找。12.在硬件向量法中，可通過兩種方式找到服務(wù)程序的入口地址，一種是 ，另一種是 。13.CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫做 ，它常常用若干個(gè) 來表示，而后者又包含有若干個(gè) 。14.程序順序執(zhí)行時(shí)，后繼指令的地址由 形成，遇到轉(zhuǎn)移指令和調(diào)用指令時(shí)，后繼指令的地址從 獲得。15.控制器在生成各種控制信號(hào)時(shí)，必須

3、按照一定的 進(jìn)行，以便對(duì)各種操作實(shí)施時(shí)間上的控制。16.機(jī)器X和Y的主頻分別是8MHz和12MHz，則X機(jī)的時(shí)鐘周期為 µs。若X機(jī)的平均指令執(zhí)行速度為0.4MIPS，則X機(jī)得平均指令周期為 µs。若兩個(gè)機(jī)器的機(jī)器周期內(nèi)時(shí)鐘周期數(shù)相等，則Y機(jī)得平均執(zhí)行速度為 MIPS。17.一個(gè)主頻為25MHz的CPU，平均每條指令包含2個(gè)機(jī)器周期，每個(gè)機(jī)器周期包含2個(gè)時(shí)鐘周期，則計(jì)算機(jī)的平均速度是 。如果每?jī)蓚€(gè)機(jī)器周期中有一個(gè)用于訪存，而存儲(chǔ)器速度較慢，需再插入2個(gè)時(shí)鐘周期，此時(shí)指令周期為 µs。18.微指令格式可分為 型和 型兩類，其中 型微指令用較長的微程序結(jié)構(gòu)換取較短的微

4、指令結(jié)構(gòu)。19.在用微程序?qū)崿F(xiàn)的控制器中，一條機(jī)器指令對(duì)應(yīng)若干條 ，它又包含若干 。微指令格式分成 型和 型兩類， 型微指令可同時(shí)執(zhí)行若干個(gè)微操作，所以執(zhí)行指令的速度比 快。20.實(shí)現(xiàn)機(jī)器指令的微程序一般存放在 中，而用戶程序存放在 中，前者的速度比后者 。若采用水平型微指令，則微指令長度一般比機(jī)器指令 。21.某計(jì)算機(jī)采用微程序控制，微指令字中操作控制字段共16位，若采用直接控制，則可以定義 種微操作，此時(shí)一條微指令最多可同時(shí)啟動(dòng) 個(gè)微操作。若采用編碼控制，并要求一條微指令需同時(shí)啟動(dòng)4個(gè)微操作，則微指令字中的操作控制字段應(yīng)分 段，若每個(gè)字段的微命令數(shù)相同，這樣的微指令格式最多可包含 個(gè)微操作

5、命令。22.在微程序控制器中，一次能夠定義并執(zhí)行多個(gè)并行操作命令的微指令叫做 型微指令。若采用微操作碼方式，一次只能執(zhí)行一個(gè)操作命令的微指令（例如，控制信息從某個(gè)源部件到某個(gè)目標(biāo)部件）叫做 型微指令，后者實(shí)現(xiàn)一條機(jī)器指令的微程序要比前者編寫的微程序 。23.在串行微程序控制器中，執(zhí)行現(xiàn)行微指令的操作與取下一條微指令的操作在時(shí)間上是 進(jìn)行的，所以微指令周期等于 。在并行為程序控制器中，執(zhí)行現(xiàn)行微指令的操作與取下一條微指令的操作是 進(jìn)行的，所以微指令周期等于 。二選擇題1.在CPU中跟蹤指令后繼地址的寄存器是 。A. 主存地址寄存器 B程序計(jì)數(shù)器C指令寄存器 D狀態(tài)標(biāo)志寄存器2.指令寄存器的位數(shù)取

6、決于 。A. 存儲(chǔ)器的容量 B指令字長C機(jī)器字長 D存儲(chǔ)字長3.在計(jì)算機(jī)系統(tǒng)中，表征系統(tǒng)運(yùn)行狀態(tài)的部件是 。A. 程序計(jì)數(shù)器 B累加寄存器C中斷寄存器 D程序狀態(tài)字4.通用寄存器是 。A. 可存放指令的寄存器 B可存放程序狀態(tài)字的寄存器C本身具有計(jì)數(shù)邏輯與移位邏輯的寄存器 D可編程制定多種功能的寄存器5.指令譯碼器是對(duì) 進(jìn)行譯碼。A. 整條指令 B指令的操作碼字段C指令的地址 D指令的操作數(shù)字段6.微操作信號(hào)發(fā)生器的作用是 。A. 從主存中取出指令 B完成指令操作碼的分析功能C產(chǎn)生控制時(shí)序 D產(chǎn)生各種微操作控制信號(hào)7.下列說法中 是正確的。A. 指令周期等于機(jī)器周期 B指令周期小于機(jī)器周期C指

7、令周期大于機(jī)器周期 D指令周期是機(jī)器周期的兩倍8.三級(jí)時(shí)序系統(tǒng)提供的三級(jí)時(shí)序信號(hào)是 。A. 指令周期、機(jī)器周期。節(jié)拍 B指令周期、機(jī)器周期、時(shí)鐘周期C機(jī)器周期、節(jié)拍、脈沖 D指令周期、微指令周期、時(shí)鐘周期9.采用同步控制的目的是 。A. 提高執(zhí)行速度 B簡(jiǎn)化控制時(shí)序C滿足不同操作對(duì)時(shí)間安排的需要 D滿足不同設(shè)備對(duì)時(shí)間安排的需要10.異步控制常用于 。A. CPU訪問外圍設(shè)備中 B微程序控制器中CCPU的內(nèi)部控制中 D主存的內(nèi)部控制中11.下列敘述正確的是 。A. 同一CPU周期中，可以并行執(zhí)行的操作稱為兼容性微操作 B同一CPU周期中，不可以并行執(zhí)行的操作稱為兼容性微操作C同一CPU周期中，可

8、以并行執(zhí)行的操作稱為互斥性微操作 D同一CPU周期中，不可以并行執(zhí)行的操作稱為互斥性微操作12.下列說法中正確的是 。A. 微程序控制方式與硬布線控制方式相比較，前者可以使指令的執(zhí)行速度更快 B若采用微程序控制方式，則可用PC取代PCC控制存儲(chǔ)器可以用掩膜ROM、EPROM或閃速存儲(chǔ)器實(shí)現(xiàn) D指令周期也稱為CPU周期13.微程序控制器的速度比硬布線控制器慢，主要是因?yàn)?。A. 增加了從磁盤存儲(chǔ)器讀取微指令的時(shí)間 B增加了從主存儲(chǔ)器讀取微指令的時(shí)間C增加了從指令寄存器讀取微指令的時(shí)間 D增加了從控制存儲(chǔ)器讀取微指令的時(shí)間14.硬布線控制器與微程序控制器相比 。A. 硬布線控制器的時(shí)序系統(tǒng)比較簡(jiǎn)單

9、 B微程序控制器的時(shí)序系統(tǒng)比較簡(jiǎn)單C兩者的時(shí)序系統(tǒng)復(fù)雜程度相同 D可能是硬布線控制器的時(shí)序系統(tǒng)簡(jiǎn)單，也可能是微程序控制器的時(shí)序系統(tǒng)簡(jiǎn)單15.微程序控制器中，機(jī)器指令與微指令的關(guān)系是 。A. 每一條機(jī)器指令由一條微指令來執(zhí)行 B一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行C一段機(jī)器指令組成的程序可由一個(gè)微程序來執(zhí)行 D每一條微指令由一條機(jī)器指令來解釋執(zhí)行16.微程序控制器中，微程序的入口地址是由 形成的。A. 機(jī)器指令的地址碼字段 B微指令的微地址碼字段C機(jī)器指令的操作碼字段 D微指令的微操作碼字段17.微指令執(zhí)行的順序控制問題，實(shí)際上是如何確定下一條微指令的地址問題。通常采用的一種方法是斷

10、定方式。其基本思想是 。A. 用程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址 B用微程序計(jì)數(shù)器PC來產(chǎn)生后繼微指令地址C通過微指令順序控制字段由設(shè)計(jì)者制定或者由判斷字段控制產(chǎn)生后繼微指令地址 D通過指令中制定一個(gè)專門字段來控制產(chǎn)生后繼微指令地址18.下列不符合RISC特點(diǎn)的是 。A. 指令長度固定，指令種類少 B尋址方式種類豐富，指令功能盡量增強(qiáng)C設(shè)置大量通用寄存器，訪問存儲(chǔ)器指令簡(jiǎn)單 D選取使用頻率較高的一些簡(jiǎn)單指令19.以下關(guān)于CISC/RISC計(jì)算機(jī)的敘述中，錯(cuò)誤的是 。A. RISC中機(jī)器指令比CISC機(jī)器指令簡(jiǎn)單 BRISC種通用寄存器比CISC多CCISC機(jī)器采用微碼比RISC多 DCISC

11、 比RISC機(jī)器可以更好地支持高級(jí)語言20.指令周期是 。A.CPU執(zhí)行一條指令的時(shí)間B.CPU從主存取出一條指令的時(shí)間C.CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間21.CPU響應(yīng)中斷的時(shí)間是 。A.一條指令執(zhí)行結(jié)束B.外設(shè)提出中斷C.取指周期結(jié)束22.向量中斷是 。A.外設(shè)提出中斷B.由硬件形成中斷服務(wù)程序入口地址C.由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址23.程序計(jì)數(shù)器的位數(shù)取決于 。A.存儲(chǔ)器的容量 B.機(jī)器字長 C.指令字長24.響應(yīng)中斷請(qǐng)求的條件是 。A.外設(shè)提出中斷B.外設(shè)工作完成和系統(tǒng)允許時(shí)C.外設(shè)工作完成和中斷標(biāo)記觸發(fā)器為“1”時(shí)25.指令寄存器的位數(shù)取

12、決于 。A.存儲(chǔ)器的容量 B.機(jī)器字長 C.指令字長26.中斷周期前是 ，中斷周期后是 。A.取指周期，執(zhí)行周期B.執(zhí)行周期，取指周期C.間指周期，執(zhí)行周期27.同步控制是 。A.只適用于CPU控制的方式B.由統(tǒng)一時(shí)序信號(hào)控制的方式C.所有指令執(zhí)行時(shí)間都相同的方式28.異步控制常用于 。A.CPU訪問外圍設(shè)備時(shí)B.微程序控制器中C.微型機(jī)的CPU控制中29.在下列說法中 是錯(cuò)誤的。A.計(jì)算機(jī)的速度完全取決于主頻B.計(jì)算機(jī)的速度不完全取決于主頻C.計(jì)算機(jī)的速度與主頻、機(jī)器周期內(nèi)平均含時(shí)鐘周期數(shù)及機(jī)器的平均指令執(zhí)行速度有關(guān)30.在控制器的控制方式中，局部控制 。A.和異步控制相同，都不存在基準(zhǔn)時(shí)標(biāo)

13、系統(tǒng)B.屬于同步控制，它與中央控制的基準(zhǔn)時(shí)標(biāo)是保持同步的C.屬于同步控制并有獨(dú)立的時(shí)標(biāo)系統(tǒng)，與中央控制的基準(zhǔn)時(shí)標(biāo)系統(tǒng)無關(guān)31.計(jì)算機(jī)操作的最小單位時(shí)間是 。A.時(shí)鐘周期 B.指令周期 C.CPU周期32.計(jì)算機(jī)主頻的周期是指 。A.指令周期 B.機(jī)器周期 C.存取周期33.一個(gè)節(jié)拍信號(hào)的寬度是指 。A.指令周期 B.機(jī)器周期 C.時(shí)鐘周期34.由于CPU內(nèi)部操作的速度較快，而CPU訪問一次存儲(chǔ)器的時(shí)間較長，因此機(jī)器周期通常由 。A.指令周期 B.存取周期 C.間址周期35.在取指令操作之后，程序計(jì)數(shù)器中存放的是 。A.當(dāng)前指令的地址B.程序中指令的數(shù)量C.下一條指令的地址36.以下敘述中是錯(cuò)誤

14、的 。A.取指令操作是控制器固有的功能，不需要在操作碼控制下完成 B.所有指令的取指令操作都是相同的 C.在指令長度相同的情況下，所有指令的取指操作都是相同的37.在中斷周期中，將允許中斷觸發(fā)器置“0”的操作由 完成。A.硬件 B.關(guān)中斷指令 C.開中斷指令38.計(jì)算機(jī)執(zhí)行乘法指令時(shí)，由于其操作數(shù)較復(fù)雜，需要更多的時(shí)間，通常采用 控制方式。A.延長機(jī)器周期內(nèi)節(jié)拍數(shù)的 B.異步 C.中央與局部控制相結(jié)合的39.在微程序控制器中，機(jī)器指令與微指令的關(guān)系是 。A.每一條機(jī)器指令由一條微指令來執(zhí)行 B.每一條機(jī)器指令由若干條微指令組成的微程序來解釋執(zhí)行 C.若干條機(jī)器指令組成的程序可由一個(gè)微程序來執(zhí)行

15、40.在微指令的控制方式中，若微指令命令個(gè)數(shù)已確定，則 。A.直接控制方式和編碼控制方式不影響微指令的長度 B.直接控制方式的微指令字長比編碼控制方式的微指令字長短 C.編碼控制方式的微指令字長比直接控制方式的微指令字長短41.在微程序控制器中，微指令的控制方式可采用直接控制和編碼控制兩種，在微操作命令個(gè)數(shù)相同的前提下， 。A.兩種控制方式的微指令位數(shù)一樣 B.隱式編碼的微指令位數(shù)多于顯式編碼的微指令位數(shù) C.直接控制方式的微指令位數(shù)最長42.下列敘述中 是正確的。A.水平型微指令能充分利用數(shù)據(jù)通路的并行結(jié)構(gòu) B.微處理器的程序稱為微程序 C.多字節(jié)指令可加快取指令的速度43. 下列敘述中 是

16、正確的。A.只有直接編碼的微指令是水平型微指令 B.采用微操作碼字段的微指令是水平型微指令 C.直接編碼、字段直接編碼、字段間接編碼以及直接和字段混合編碼都屬于水平型微指令44.垂直型微指令的特點(diǎn)是 。A.微指令格式垂直表示B.控制信號(hào)經(jīng)過編碼產(chǎn)生C.采用微操作碼45.水平型微指令的特點(diǎn)是 。A.一次可以完成多個(gè)操作B.微指令的操作控制字段不進(jìn)行編碼C.微指令的格式簡(jiǎn)短46.以硬件連線方式構(gòu)成的控制器又稱為 控制器。A.組合邏輯型 B.存儲(chǔ)邏輯型 C.微程序型47.微程序放在 中。A.存儲(chǔ)器控制器 B.控制存儲(chǔ)器 C.主存儲(chǔ)器48.機(jī)器指令（除轉(zhuǎn)移類指令外）代碼中的地址字段用于 ，微指令代碼中

17、的地址字段用于 。A.確定執(zhí)行順序 B.存取地址 C.存取數(shù)據(jù)49.計(jì)算機(jī)存放微指令的存儲(chǔ)器包含在 中A.主存儲(chǔ)器 B.高速緩沖存儲(chǔ)器 C.CPU50.下列敘述中正確的是 。A.微程序控制方式和硬連線控制方式相同，前者可以使指令的執(zhí)行速度更快B.采用微程序控制方式，可用µPC代替PCC.控制存儲(chǔ)器可用掩膜ROM、ERPOM實(shí)現(xiàn)51.下列 不屬于設(shè)計(jì)微指令結(jié)構(gòu)時(shí)所追求的目標(biāo)。A.增大控制存儲(chǔ)器的容量B.提高微程序的執(zhí)行速度C.縮短微指令的長度三問答題1.微程序控制和組合邏輯控制哪一種速度更快？為什么？2.什么是指令周期、機(jī)器周期（CPU周期）和T周期？3 CPU有哪些功能？畫出其內(nèi)部組

18、成框圖，并說明圖中每個(gè)部件的作用。4 根據(jù)CPU訪存的性質(zhì)不同，可將CPU的工作周期分為哪幾類？5中斷周期前和中斷周期后各是CPU的什么工作周期？中斷周期完成什么操作？6 CPU在處理中斷過程中，有幾種方法找到中斷服務(wù)程序的入口地址？舉例說明。7. 中斷處理工程中為什么要中斷判優(yōu)？有幾種方法實(shí)現(xiàn)？若想改變?cè)ǖ膬?yōu)先級(jí)順序，可采取什么措施？8.中斷處理工程中保護(hù)現(xiàn)場(chǎng)需完成哪些操作？如何實(shí)現(xiàn)？9.CPU響應(yīng)3中斷的條件是什么？CPU什么時(shí)間響應(yīng)中斷？10.畫出終端服務(wù)程序的處理流程，若想改變優(yōu)先級(jí)可采取什么措施？11.什么是計(jì)算機(jī)的主頻，主額和機(jī)器周期有什么關(guān)系？12.控制器中常采用哪些控制方式，

19、各有何特點(diǎn)？13.設(shè)機(jī)器 A 的主頻為8 MHz，機(jī)器周期含4個(gè)時(shí)鐘周期，且該機(jī)的平均指令執(zhí)行速度是0.4 MIPS，試求該機(jī)的平均指令周期和機(jī)器周期。每個(gè)指令用期包含幾個(gè)機(jī)器周期？ 如果機(jī)器 B的主頻為 12 MHz，且機(jī)器周期也含4 個(gè)時(shí)鐘周期，試問B機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?14. 若某機(jī)主頻為100 MHz，每個(gè)指令周期平均包含2個(gè)機(jī)器周期，每個(gè)機(jī)器周期包含2個(gè)時(shí)鐘周期。（1）該機(jī)平均指令執(zhí)行進(jìn)度。（2）若頻率不變，但每條指令平均包合5個(gè)機(jī)器周期，每個(gè)機(jī)器周期包含4 個(gè)時(shí)鐘周期，求平均指令執(zhí)行速度。15.什么是水平型微指令？什么是垂直型微指令？各有何特點(diǎn)？16.微指令字中操作

20、控制字段有哪些控制方法？各有何特點(diǎn)？17.說明微程序控制器中微指令的地址有幾種形成方式。四設(shè)計(jì)題1.某機(jī)采用微程序控制方式，微指令字長24位，采用水平型編碼控制的微指令格式，斷定方式。共有微命令30個(gè)，構(gòu)成4個(gè)互斥類，各包含5個(gè)、8個(gè)、14個(gè)和3個(gè)微命令，外部條件共3個(gè)。（1）控制存儲(chǔ)器的容量應(yīng)為多少？（2）設(shè)計(jì)出微指令的具體格式。2.一個(gè)假想機(jī)的數(shù)據(jù)通路如圖5-1所示，它的控制存儲(chǔ)器容量為256個(gè)單元。ALU可完成算術(shù)加、減和邏輯與、或運(yùn)算，ALU有標(biāo)志位Z和N，微指令要完成有條件和無條件轉(zhuǎn)移功能。圖5-1 假想機(jī)的數(shù)據(jù)通路設(shè)計(jì)微指令格式，使之能完成上述要求的功能，表明微指令中每一位的符號(hào)及

21、其功能。如微指令為多個(gè)子周期，有幾個(gè)子周期？每個(gè)子周期完成什么操作（提示：可考慮寄存器運(yùn)算微指令和訪問主存微指令兩種類型微指令，并假定在一個(gè)微指令周期內(nèi)就可以完成MDR與主存間的數(shù)據(jù)傳送）？3.一CPU數(shù)據(jù)通路為雙總線結(jié)構(gòu)，如圖5-2所示。IR為指令寄存器；PC為程序計(jì)數(shù)器（具有自增1功能），M為主存（受R/M信號(hào)控制），MAR為主存地址寄存器，MDR為主存數(shù)據(jù)寄存器，ALU由+、-控制信號(hào)決定可完成何種操作，G控制一個(gè)門電路，除MAR、X、Y的輸出端為直通線不受控之外，其余寄存器均有in、out控制信號(hào)。圖5-2 未標(biāo)出控制信號(hào)的雙總線結(jié)構(gòu)圖（1）標(biāo)出各寄存器的in、out控制信號(hào)。（2）設(shè)

22、計(jì)微指令格式，并說明各字段意義。（3）SUB R2，R0指令完成（R0）-（R2）R0的功能操作，寫出該指令從取指令開始的執(zhí)行過程。（4）寫出取指令的各條微指令的代碼。4.圖5-3所示是雙總線結(jié)構(gòu)的機(jī)器。圖中IR為指令寄存器，PC為程序計(jì)數(shù)器，MAR為存儲(chǔ)器地址寄存器，M為主存(受R信號(hào)控制)，MDR為存儲(chǔ)器數(shù)據(jù)寄存器R0、R1、R2、R3、X、Y均為寄存器，AIU由正、負(fù)控制信號(hào)決定完成何種操作，挖制信號(hào)G控制一個(gè)門電路。此外，線上標(biāo)注有控制信號(hào)，如Yi袁示寄存器Y的輸入控制信號(hào)，R1O表示寄存器R1的輸出控制信號(hào)，未標(biāo)字符的線為直通線，不受控制。 ADD R2，R0指令完成(R2)十(R0

23、) R2的操作，畫出其指令周期信息流程圖（假設(shè)指令的地址已放在PC中，并列出相應(yīng)的微操作控制信號(hào)序列。5 在第4題給出的條件下，SUB R1，R3指令完成(R1)-(R3) R1的操作，畫出其指令周期信息流程圖(假設(shè)指令的地址已放在PC中)，并列出相應(yīng)的微操作控制信號(hào)序列。圖5-3 雙總線結(jié)構(gòu)示意6. 在第4題給出的條件下，寫出完成下述四條單字長的操作流程及響應(yīng)的控制信號(hào)。（1）MOV R1，R0 (R0) R1 R1、R0寄存器尋址（2）MOV R1，R0 (R0) （R1） R1寄存器間址、R0寄存器尋址（3） MOV R3，R2， （(R0)） R3 R3寄存器尋址、R2寄存器間址（4）

24、 MOV R3，R2， （(R0)） （R3） R3、R2寄存器間址 指令格式如下，其中XD和XS分別為目的操作數(shù)和源操作數(shù)的尋址模式。7. 在第4題給出的條件下，寫出完成下述雙字長指令的操作流程及相應(yīng)的控制信號(hào)。（1）MOV R0，#N N R0 #N為立即數(shù)（2） MOV R1，#N N（R1） R1為寄存器間接尋址（3） MOV R2，N （N）R2 N為存儲(chǔ)器地址（4） MOV R3，N， （N） R3 為寄存器間接尋址特征指令格式如下，其中其中XD和XS分別為目的操作數(shù)和源操作數(shù)的尋址模式。 8.已知單總線計(jì)算機(jī)結(jié)構(gòu)如圖5-4所示，其中XR為變址寄存器，EAR為有效地址寄存器，LAT

25、CH為寄存器。假設(shè)指令地址已存于PC中，畫出ADD*D指令周期信息流程圖，并列出相應(yīng)的控制信號(hào)序列。圖5-4 單總線計(jì)算機(jī)結(jié)構(gòu)示意圖說明：（1） ADD *D 指令字中*表示相對(duì)尋址，D為相對(duì)應(yīng)位移量。（2） 寄存器的輸入和輸出均受控制信號(hào)控制，如PCi表示PC的輸入控制信號(hào)，又如MDRo表示MDR的輸出控制信號(hào)。（3） 凡是需要經(jīng)過總線實(shí)現(xiàn)寄存器之間的傳送，需在流程圖中注明，如PC Bus MAR，相應(yīng)的控制信號(hào)為PCo和MARi。9. 某假想機(jī)主要部件如圖5-5所示，其中：LA ALU的A輸入端選擇器 LB ALU的B輸入端選擇器M 主存 MDR 主存數(shù)據(jù)寄存器IR 指令寄存器 MAR 主存地址寄存器