對摩爾定律的發(fā)展,現(xiàn)在面臨的挑戰(zhàn)以及可能的解決方案的簡述

1、對摩爾定律的發(fā)展，現(xiàn)在面臨的挑戰(zhàn)以及可能的解決方案的簡述作者：曹陽 171250556 軟件工程摘要：簡述了摩爾定律的發(fā)展，現(xiàn)在面臨的挑戰(zhàn)以及可能的解決方案，同時討論了“超摩爾定律”的可能的發(fā)展方向。關(guān)鍵詞：摩爾定律；超越摩爾定律；正文：1965年，摩爾在電子學(xué)雜志上所發(fā)表的讓集成電路填滿更多的組件中首次提出了著名的摩爾定律，預(yù)言芯片中的晶體管數(shù)量將每年增加一倍。隨后在1975年，摩爾又在IEEE國際電子組件大會上提交了一篇論文，將摩爾定律由“每一年增加一倍”修改為“每兩年增加一倍”。而最為流傳廣范的版本“每18個月增加一遍”卻在1997年被摩爾本人所否認(rèn)。這種趨勢已經(jīng)持續(xù)了超過半個世紀(jì)，然而

2、摩爾定律仍然應(yīng)該被認(rèn)為是觀測或推測，而非物理或自然法。 1959年，半導(dǎo)體廠商仙童公司推出了平面型晶體管，又在1961年推出了平面型集成電路。這種平面制造工藝是用光刻技術(shù)來刻蝕出半導(dǎo)體的元器件，如二極管、三極管、電阻和電容等。光刻"的精度不斷提高是元器件的密度提高的關(guān)鍵，因而具有極大的發(fā)展?jié)摿ΑＲ虼似矫婀に嚤徽J(rèn)為是"整個半導(dǎo)體的工業(yè)鍵"，也是摩爾定律問世的技術(shù)基礎(chǔ)。 摩爾定律在后來的發(fā)展中得到了很好的驗證。1975 年，在一種新出現(xiàn)的電荷前荷器件存儲器芯片中，的確含有將近65000 個元件，與1965 年摩爾的預(yù)言一致。另據(jù)Intel公司公布的統(tǒng)計結(jié)果，單個芯片上

3、的晶體管數(shù)，從1971 年4004 處理器上的2300 個，增長到1997 年P(guān)entium II處理器上的7.5 百萬個，26年內(nèi)增加了3200 倍。如果按 " 每兩年翻一番" 的預(yù)測，26 年中應(yīng)包括13 個翻番周期，每經(jīng)過一個周期，芯片上集成的元件數(shù)應(yīng)提高2n倍(0 n 12)，因此到第13 個周期即26 年后元件數(shù)與實際的增長倍數(shù)3200 倍可以算是相當(dāng)接近了。 1994 年初，美國LSI公司研制成功集成度達(dá)900萬個晶體管的邏輯芯片；1997 年，Intel推出了包含750 萬個晶體管的奔騰處理器，這款新產(chǎn)品集成了Intel MMX媒體增強(qiáng)技術(shù)，專門為高效處理視頻

4、、音頻和圖形數(shù)據(jù)而設(shè)計。1998 年3 月，英特爾公司制成包含702 億個晶體管的集成電路芯片，這表明集成度這一微電子技術(shù)的重要指標(biāo)在不到40 年內(nèi)便提高了7000 萬倍；2003 年單位芯片的晶體管數(shù)目與1963 年相比增加了10 億倍；2004 年，Intel推出在新的直徑為300 mm的晶圓片(晶圓片尺寸一般十年翻一番)上能夠刻出容納5 億個晶體管的芯片；2005 年，芯片所含晶體管數(shù)高達(dá)幾十億只，頻率也高達(dá)幾千兆；2007年11 月，英特爾共發(fā)布了16 款Penryn處理器，主要面向服務(wù)器和高端PC。這些產(chǎn)品采用了更先進(jìn)的45 nm生產(chǎn)工藝，其中最復(fù)雜的一款擁有8.2 億個晶體管。英特

5、爾上一代產(chǎn)品主要采用65 nm生產(chǎn)工藝，最復(fù)雜的一款處理器擁有5.82 億個晶體管； 2010 年，三星公司實現(xiàn)了30 nm制程內(nèi)存芯片量產(chǎn)；Intel于2011年推出了含有10 億個晶體管、每秒可執(zhí)行1 千億條指令的芯片；2015 年，三星公司為蘋果公司大規(guī)模量產(chǎn)14 nm的A9 移動處理器。2015 年7 月，IBM做出了7 nm芯片，利用的材料是硅鍺而不是硅。該項突破性成果，具備了在指甲蓋大小的芯片上放置200 億只晶體管的能力。 定律的預(yù)測能力來源于生產(chǎn)技術(shù)的常數(shù)速度改進(jìn)，而生產(chǎn)技術(shù)的發(fā)展，由半導(dǎo)體行業(yè)的“全球半導(dǎo)體路線圖”，或由半導(dǎo)體行業(yè)“全球半導(dǎo)體路線圖”來驅(qū)動。該路線圖描述了保持

6、摩爾定律所有的技術(shù)發(fā)展要求。這種技術(shù)革新的周期從第一塊半導(dǎo)體電路的生產(chǎn)就已經(jīng)開始，隨后在20世紀(jì)70年代引入凈化廠房生產(chǎn)技術(shù)以后得到加速的發(fā)展。體現(xiàn)摩爾定律的這種技術(shù)革新周期的持續(xù)高速發(fā)展，使得今天的半導(dǎo)體制造工廠及生產(chǎn)技術(shù)，被認(rèn)為是迄今為止人類所建造的最高級、最復(fù)雜、最為先進(jìn)的產(chǎn)品生產(chǎn)設(shè)施。 半導(dǎo)體行業(yè)對摩爾定律的持續(xù)堅持，使得半導(dǎo)體產(chǎn)品價格持續(xù)數(shù)十年走低。例如，在過去的數(shù)十年中，動態(tài)存儲器每位的價格每年降低多達(dá)30%35%。所以，在過去的數(shù)十年間，摩爾定律裹挾著大部分的當(dāng)代世界經(jīng)濟(jì)和生活領(lǐng)域隨著半導(dǎo)體行業(yè)一同發(fā)展。有些經(jīng)濟(jì)分析估計，在最近的20年里，由于半導(dǎo)體產(chǎn)品的性能和價格雙雙持續(xù)以常數(shù)

7、速度提升，使信息和通信技術(shù)的持續(xù)擴(kuò)張成為現(xiàn)實，全球范圍內(nèi)取得的生產(chǎn)力增長，有40% 以上可以歸功于摩爾定律。 應(yīng)該說“摩爾定律”對于集成電路發(fā)展的預(yù)測是相當(dāng)準(zhǔn)確的，然而，隨著晶體管電路逐漸接近性能極限，摩爾定律也面臨著重大的挑戰(zhàn)。 摩爾定律未來是否繼續(xù)適用于半導(dǎo)體行業(yè), 取決于半導(dǎo)體產(chǎn)業(yè)相關(guān)技術(shù)的發(fā)展與革新。其中最為艱難的領(lǐng)域是光刻機(jī)的技術(shù)革新,尤其是EUV光刻機(jī)技術(shù)。EUV光刻使用更短的波長,可以將特征尺寸縮小到10 nm以下。但是,光刻并不是半導(dǎo)體制造生產(chǎn)效率提高的唯一潛在要素;其他的可以節(jié)省成本和提高性能的方法同樣在使用。一些公司在大半導(dǎo)體晶圓方面和芯片設(shè)計中引入新材料方面開展研究工作。

8、從技術(shù)的角度來看,這些革新都是基于摩爾定律對技術(shù)要求的革新,即:更小的特征尺寸和持續(xù)提高的產(chǎn)品性能,至少在未來5到10年內(nèi),這是比較實際的假設(shè)。從市場需求的角度來看,我們對前沿芯片產(chǎn)品的技術(shù)分析支持摩爾定律的繼續(xù)持續(xù)適用。McKinsey相關(guān)的研究顯示,前沿領(lǐng)先產(chǎn)品的細(xì)分市場領(lǐng)域的數(shù)量將減少,保留下來的如移動應(yīng)用等市場領(lǐng)域?qū)?qiáng)勢增長,將為高端技術(shù)的持續(xù)發(fā)展革新提供充足的需求。 現(xiàn)有的硅芯片在未來5幾年內(nèi)將可能達(dá)到材料的物理極限，單個晶體管的大小將達(dá)原子級，這將是一個真正的物理極限。目前，大規(guī)模芯片生產(chǎn)已普遍達(dá)到14nm工藝，7nm工藝已被Intel、臺積電、三星掌握，三星也已有在2020年達(dá)到

9、4nm的計劃，我們已經(jīng)逐步逼近原子極限。如果芯片生產(chǎn)仍然能以3年翻一番的速度發(fā)展，那么在幾年之后，就必然會面臨硅芯片技術(shù)的物理極限。 另外還有漏電流的問題，當(dāng) “ 柵極” 的長度小于5nm時，將會產(chǎn)生隧道效應(yīng)，即由于源極和柵極很近，電子會自行穿越通道，從而造成 “0”、“1” 判斷失敗而產(chǎn)生的邏輯錯誤。Intel的研究結(jié)果證明，隧道效應(yīng)不管晶體管材質(zhì)的化學(xué)特性怎樣都會發(fā)生，當(dāng)縮小晶體管尺寸到了一定程度時，隧道效應(yīng)是無法避免的。 還有功耗與散熱的問題，繼續(xù)縮小晶體管顯然會造成功耗的大幅度上升以及產(chǎn)熱的大量提高。毫無疑問，處理器的功耗密度不可能無限地提高。盡管可能通過諸多方式來降低功耗，但都不可能

10、從根本上解決這一問題。 而越發(fā)高昂的研發(fā)成本使得大多數(shù)公司都無法繼續(xù)生存。 基于摩爾定律面臨的困境與挑戰(zhàn)，業(yè)界提出了“More-Than-Moore”(簡稱MTM，即“超越摩爾定律”)，試圖通過更多的途徑來維護(hù)摩爾定律的發(fā)展趨勢，并且從摩爾定律的“更多更快”，發(fā)展到MTM的“更好更全面”。 “超越摩爾定律”支撐技術(shù)，包括建模，設(shè)計技術(shù)、制造技術(shù)和測試技術(shù)，以及3D集成、 新器件、納米技術(shù)。 “超越摩爾定律”可以分為晶圓制造集成(例如 SoC、芯片/晶圓堆疊等前、中端工藝)和封裝(例如SiP、混合組裝等后端工藝)兩 個 分 領(lǐng) 域 。 用戶定制、多品種、小批量是“超越摩爾定律”面臨的主要問題。

11、“超越摩爾定律”設(shè)計和制造技術(shù)有:1)包括芯片封裝協(xié)同設(shè)計的設(shè)計、模擬工具和方法學(xué)2）由SoC和嵌入式混合信號帶動的設(shè)計技術(shù)(IDM 式設(shè) 計 和 無 加 工 廠 式 設(shè) 計 );3)3D 集 成 和 封 裝 工 藝，eWLB、WLP、TSV 等 晶 圓 級 封 裝 ;4)在 SoC 上 集 成 傳感器、智能電源等新功能的制造技術(shù);5)3D 集成、碳基電子器件、磁材料 器件技術(shù)，將建成“類-CMOS”的技術(shù)平臺;6 )生產(chǎn)效率提高技術(shù)和凈化間物流技術(shù);7)MEMS器件制作技術(shù)，這里，采用專門的深反應(yīng)離子刻蝕(RIE)和釋放工藝是至關(guān)重要的。 異質(zhì)集成是“超越摩爾定律”的主要技術(shù)之一?！俺侥?/p>

12、定律”的異質(zhì)集成是以更低的成本在硅上 實現(xiàn)先進(jìn)的、新穎的功能。器件級異質(zhì)集成和系統(tǒng)級異質(zhì)集成將成為 ULSI的前沿。3D 異質(zhì)集成技術(shù)是一種能夠集成無源和有源器件的概念。3D 集 成采用通孔、非硅材料淀積、刻蝕、厚膠、晶圓鍵合、堆疊、微組裝等微制造技術(shù)，可以將控制、保護(hù)和集成柵驅(qū)動電源、隔離、存儲等功能與功率器件集成在 一起。為了降低制造成本，需要在晶圓級使用不同 的工藝和設(shè)備。磁材料、壓電材料、介質(zhì)等材料與硅材料的結(jié)合，以及通孔技術(shù)、對硅體的加工技術(shù)是 3D集成技術(shù)的主要內(nèi)容。 摩爾定律在Logic類和Memory類集成電路的發(fā)展中提出并得到驗證，而MTM則適用于更多類型的集成電路，如Ana

13、log、RF、Image Sensor、Embedded DRAM、Embedded FLASH、MEMS、High Voltage等，通過改變基礎(chǔ)的晶體管結(jié)構(gòu)(SOI、FIN-FET)、各類型電路兼容工藝、先進(jìn)封裝(晶圓級封裝、Si P、3D多芯片封裝)等技術(shù)，使一個系統(tǒng)級芯片能支持越來越多的功能，同樣可以降低芯片的成本、提高電路的等效集成度。2014年，通富微電公司率先在國內(nèi)實施了305 mm、28 nm先進(jìn)封裝量產(chǎn)全制程，大幅降低芯片封裝的成本。 “More-Than-Moore” 延續(xù)CMOS的整體思路，在器件結(jié)構(gòu)、溝道材料、連接導(dǎo)線、高介質(zhì)金屬柵、架構(gòu)系統(tǒng)、制造工藝等方面進(jìn)行創(chuàng)新研發(fā)

14、，沿著摩爾定律一路scaling(每兩年左右晶體管的數(shù)目翻倍)。 而實現(xiàn)MTM的一個方法就是三維集成封裝。三維集成封裝的一般優(yōu)勢包括:采用不同的技術(shù) (如CMOS、MEMS、SiGe、GaAs等) 實現(xiàn)器件集成， 即“混合集成”， 通常采用較短的垂直互連取代很長的二維互連， 從而降低了系統(tǒng)寄生效應(yīng)和功耗。因此，三維系統(tǒng)集成技術(shù)在性能、功能和形狀因素等方面都具有較大的優(yōu)勢。最新的3D疊層芯片技術(shù)采用FC互連或直接穿過有源電路的多層互連結(jié)構(gòu)， 從而能顯著提高系統(tǒng)性能。目前正由二維向三維封裝技術(shù)過渡， 包括通過硅通孔 (TSV) 技術(shù)的晶圓級， 或者芯片級的堆疊式封裝。即便芯片和封裝級堆疊技術(shù)才剛開

15、始幾年， 但從制造工藝角度， Po P堆疊式芯片或者TSV等己成為二維封裝向三維封裝技術(shù)過渡的主流形式。 3D集成實際上是一種系統(tǒng)級集成結(jié)構(gòu)， 其中的TSV技術(shù)， 是芯片制造與封裝技術(shù)相融合的集成技術(shù)。未來的三維封裝將采用更多的晶圓到晶圓堆疊以及芯片到晶圓堆疊， 以提高封裝的成本效益、可靠性并改進(jìn)外形因子。使用TSV技術(shù)實現(xiàn)3D集成目前已經(jīng)成為半導(dǎo)體行業(yè)較為關(guān)注的最先進(jìn)的互連技術(shù)之一。通過使用TSV可以實現(xiàn)較短的互連， 使芯片上的信息傳遞距離大大縮短 (縮小1000倍) 。采用TSV互連還可以增添大量的溝道或通道 (比2D芯片多100倍) ， 用于信息的傳遞。TSV與目前應(yīng)用于多層互連的通孔有

16、所不同， 一方面是尺寸的差異 (直徑1100m， 深度10400m) ， 另一方面， 它們不僅需要穿透組成疊層電路的各種材料， 還需要穿透很厚的硅襯底。目前制造商們正在考慮的多種三維集成方案， 也需要多種尺寸的TSV與之配合。等離子刻蝕技術(shù)已經(jīng)廣泛應(yīng)用于存儲器和MEMS生產(chǎn)的深硅刻蝕工藝， 同樣也非常適合于制造TSV。 目前有許多種基于堆疊方法的3D封裝， 主要包括:以芯片內(nèi)功能層基礎(chǔ)、逐層內(nèi)建連接的片上3D集成， 由芯片到芯片 (die-to-die) 堆疊所形成的3D疊層封裝、或由封裝到封裝 (package-to-package) 堆疊 (package-on-package或packa

17、ge-in-package) 所形成的3D疊層封裝，以及通過硅通孔技術(shù)實現(xiàn)裸片到裸片互連的3D IC (IC的3D集成) 等。在所有的3D封裝技術(shù)中， TSV能實現(xiàn)最短、最豐富的z方向互連。 TSV是通過在芯片和芯片之間， 晶圓和晶圓之間制造垂直通孔， 實現(xiàn)芯片之間互連的最新技術(shù)。與以往的IC封裝鍵合和使用凸點的疊加技術(shù)不同，TSV能夠在三維方向使得堆疊密度最大， 而外形尺寸最小， 大大改善了芯片速度和低功耗性能。因此， 業(yè)內(nèi)人士將TSV稱為繼引線鍵合 (Wire Bonding) 、TAB和倒裝芯片 (FC) 之后的第四代封裝互連技術(shù)。 TSV作為新一代封裝互連技術(shù)， 是通過在芯片和芯片之間

18、， 晶圓和晶圓之間制造垂直通孔， 通過z方向通孔實現(xiàn)互連， 極大程度地縮短了芯片互連的長度， 實現(xiàn)芯片之間互連的最新技術(shù)。與以往的IC封裝鍵合和使用凸點的疊加技術(shù)不同， TSV能夠在三維方向使得堆疊密度最大， 而外形尺寸最小， 大大改善了芯片速度和低功耗性能。 材料是“超越摩爾定律”關(guān)注的焦點，是關(guān)鍵支撐技術(shù)之一。硅材料是“異質(zhì)集成”的基礎(chǔ)材料。 “超越摩爾定律”可以選擇是否通過尺寸縮小來發(fā)展微電子技術(shù)，但必定要通過在芯片(或封裝)中加入新的元器件、新的層和新的功能來提高產(chǎn)品價值，例 如，可以加入無源RF元器件、生物傳感器和運(yùn)用3D技術(shù)等?！俺侥柖伞奔夹g(shù)的發(fā)展為新材料 的出現(xiàn)提供了舞臺。

19、現(xiàn)在，傳統(tǒng)硅IC生產(chǎn)線已開始 接納新材料。加工后的硅晶圓芯片可以從標(biāo)準(zhǔn)生產(chǎn) 線上轉(zhuǎn)移到其他潔凈室，進(jìn)一步對芯片進(jìn)行層生長、 添加功能等后續(xù)加工。加入不同材料和器件使材料 科學(xué)在材料特性和表征方面面臨重大挑戰(zhàn)。同時， 封裝材料也在快速地發(fā)展和變化著。材料在滿足性 能要求的同時，還應(yīng)有可以接受的成本。先進(jìn)材料的發(fā)展應(yīng)包括Ge、III-V高遷移率 溝道、高k介質(zhì)、磁性材料、多孔硅、含腔SOI、集成厚聚合物、兼容生物材料，熱耗散材料等。 而新材料其中就包括了石墨烯。這種2004年重新發(fā)現(xiàn)的神奇材料以及其他許多二維材料正在半導(dǎo)體制造領(lǐng)域取得進(jìn)展, 這一切源于硅的適用價值開始逐漸消失。雖然已經(jīng)有很多砷化鎵、氮化鎵和碳化硅等化合物在應(yīng)用中, 但是這些材料通常只能在局部市場的特定領(lǐng)域上應(yīng)用。 二維層狀過渡金屬硫?qū)倩?(Transition metal dichalcogenides-TMDCs) 是一類由基本元素 (主要是碲, 硒, 硫和氧) 衍生而來的二維材料, 被研究人員廣泛研究, 用作半導(dǎo)體材料。其中包括在芯片中使用的二硫化鉬 (MOS2) , 二硒化鉬 (MOSe2) , 二碲化鉬和碲化鉬 (MOTe2) , 二硫化鎢 (WS2) 和二硒化鎢 (WSe2) 。 TMDCs是以石墨烯 (碳的同素異構(gòu)體) 構(gòu)成導(dǎo)電體, 單層六