計(jì)算機(jī)組織與系統(tǒng)結(jié)構(gòu)第七章習(xí)題答案

1、習(xí)題1 給出以下概念的解釋說(shuō)明。指令流水線（Instruction pipelining）流水線深度（Pipeline Depth）指令吞吐量（Instruction throughput）流水線冒險(xiǎn)（Hazard）結(jié)構(gòu)冒險(xiǎn)（Structural hazard）控制冒險(xiǎn)（Control hazard）數(shù)據(jù)冒險(xiǎn)（Data hazard）流水線阻塞（Pipeline stall）氣泡（Bubble）空操作（nop）分支條件滿足（Branch taken）分支預(yù)測(cè)（Branch predict）靜態(tài)分支預(yù)測(cè)（Static predict）動(dòng)態(tài)分支預(yù)測(cè)（Dynamic predict）延遲分支（Del

2、ayed branch） 分支延遲槽（Delayed branch slot）轉(zhuǎn)發(fā)（Forwarding）旁路（Bypassing）流水段寄存器（Pipeline register）IPC（Instructions Per Cycle）靜態(tài)多發(fā)射（Static multiple issue）動(dòng)態(tài)多發(fā)射（Dynamic multiple issue）超流水線（Superpipelining）超長(zhǎng)指令字VLIW超標(biāo)量流水線（Superscalar）動(dòng)態(tài)流水線（Dynamic pipelining）指令預(yù)?。↖nstruction prefetch）指令分發(fā)（Instruction dispatch

3、）按序發(fā)射（in-order issue）無(wú)序發(fā)射（out-of-order issue）存儲(chǔ)站（Reservation station）重排序緩沖（Reorder buffer）指令提交單元（Instruction commit unit）亂序執(zhí)行（out-of-order execution）按序完成（in-order completion）無(wú)序完成（out-of-order completion）2. 簡(jiǎn)單回答下列問(wèn)題。 （1）流水線方式下，一條指令的執(zhí)行時(shí)間縮短了還是加長(zhǎng)了？程序的執(zhí)行時(shí)間縮短了還是加長(zhǎng)了？為什么？ （2）具有什么特征的指令集易于實(shí)現(xiàn)指令流水線？（3）流水線處理器中時(shí)鐘

4、周期如何確定？單條流水線處理器的CPI為多少？每個(gè)時(shí)鐘周期一定有一條指令完成嗎？為什么？（4）流水線處理器的控制器實(shí)現(xiàn)方式更類(lèi)似于單周期控制器還是多周期控制器？（5）為什么要在各流水段之間加寄存器？各流水段寄存器的寬度是否都一樣？為什么？（6）你能列出哪幾種流水線被阻塞的情況？你知道硬件和軟件是如何處理它們的嗎？（7）超流水線和多發(fā)射流水線的主要區(qū)別是什么？（8）靜態(tài)多發(fā)射流水線和動(dòng)態(tài)多發(fā)射流水線的主要區(qū)別是什么？（9）為什么說(shuō)Pentium 4是“CISC殼、RISC核”的體系結(jié)構(gòu)？3. 假定在一個(gè)五級(jí)流水線（如圖7.5所示）處理器中，各主要功能單元的操作時(shí)間為：存儲(chǔ)單元：200ps；ALU

5、和加法器：150ps；寄存器堆讀口或?qū)懣冢?0ps。請(qǐng)問(wèn)：（1）若執(zhí)行階段EX所用的ALU操作時(shí)間縮短20%，則能否加快流水線執(zhí)行速度？如果能的話，能加快多少？如果不能的話，為什么？（2）若ALU操作時(shí)間增加20%，對(duì)流水線的性能有何影響？（3）若ALU操作時(shí)間增加40%，對(duì)流水線的性能有何影響？參考答案：a. ALU操作時(shí)間縮短20%不能加快流水線指令速度。因?yàn)榇鎯?chǔ)單元的時(shí)間為200ps，所以流水線的時(shí)鐘周期不會(huì)因?yàn)锳LU操作時(shí)間的縮短而變短。b. ALU操作時(shí)間延長(zhǎng)20%時(shí)，變?yōu)?80ps，比200ps小，對(duì)流水線性能沒(méi)有影響；c. ALU操作時(shí)間延長(zhǎng)40%時(shí)，變?yōu)?10ps，比200ps

6、大，所以，流水線的時(shí)鐘周期將變?yōu)?10，其效率降低了（210-200)/200=5%。4. 假定某計(jì)算機(jī)工程師想設(shè)計(jì)一個(gè)新CPU，一個(gè)典型程序的核心模塊有一百萬(wàn)條指令，每條指令執(zhí)行時(shí)間為100ps。請(qǐng)問(wèn)：（1）在非流水線處理器上執(zhí)行該程序需要花多長(zhǎng)時(shí)間？（2）若新CPU是一個(gè)20級(jí)流水線處理器，執(zhí)行上述同樣的程序，理想情況下，它比非流水線處理器快多少？（3）實(shí)際流水線并不是理想的，流水段間數(shù)據(jù)傳送會(huì)有額外開(kāi)銷(xiāo)。這些開(kāi)銷(xiāo)是否會(huì)影響指令執(zhí)行時(shí)間（Instruction latency）和指令吞吐率（Instruction throughput）？參考答案：（1）非流水線處理器上執(zhí)行該程序的時(shí)間為：

7、100ps x 106=100µs.（2）若在一個(gè)20級(jí)流水線的處理器上執(zhí)行，理想情況下，每個(gè)時(shí)鐘周期為：100/20=5ps，所以，程序執(zhí)行時(shí)間約為5 x 106=5µs. 快100/5=20倍。（3）流水線段之間數(shù)據(jù)的傳遞產(chǎn)生的額外開(kāi)銷(xiāo)，使得一條指令的執(zhí)行時(shí)間被延長(zhǎng)，即影響 Instruction latency；同時(shí)也拉長(zhǎng)了每個(gè)流水段的執(zhí)行時(shí)間，即影響 Instruction throughput。還有什么不理想的因素？時(shí)鐘周期不會(huì)是5us可能發(fā)生阻塞等5. 假定最復(fù)雜的一條指令所用的組合邏輯分成6塊，依次為AF，其延遲分別為80ps、30ps、60ps、50ps、7

8、0ps、10ps。在這些組合邏輯塊之間插入必要的流水段寄存器就可實(shí)現(xiàn)相應(yīng)的指令流水線，寄存器延遲為20ps。理想情況下，以下各種方式所得到的時(shí)鐘周期、指令吞吐率和指令執(zhí)行時(shí)間各是多少？應(yīng)該在哪里插入流水線寄存器？ （1）插入一個(gè)流水段寄存器，得到一個(gè)兩級(jí)流水線 （2）插入兩個(gè)流水段寄存器，得到一個(gè)三級(jí)流水線（3）插入三個(gè)流水段寄存器，得到一個(gè)四級(jí)流水線 （4）吞吐量最大的流水線參考答案： （1）兩級(jí)流水線的平衡點(diǎn)在C和D之間，其前面一個(gè)流水段的組合邏輯延時(shí)為80+30+60=170ps，后面一個(gè)流水段的組合邏輯延時(shí)為50+70+10=130ps。這樣每個(gè)流水段都以最長(zhǎng)延時(shí)調(diào)整為170+20=1

9、90ps，故時(shí)鐘周期為190ps，指令吞吐率為1/190ps=5.26GOPS，每條指令的執(zhí)行時(shí)間為2x190=380ps。（2）兩個(gè)流水段寄存器分別插在B和C、D和E之間，這樣第一個(gè)流水段的組合邏輯延時(shí)為80+30=110ps，中間第二段的時(shí)延為60+50=110ps，最后一個(gè)段延時(shí)為70+10=80ps。這樣每個(gè)流水段都以最長(zhǎng)延時(shí)調(diào)整為110+20=130ps，故時(shí)鐘周期為130ps，指令吞吐率為1/130ps=7.69GOPS，每條指令的執(zhí)行時(shí)間為3x130=390ps。（3）三個(gè)流水段寄存器分別插在A和B、C和D、D和E之間，這樣第一個(gè)流水段的組合邏輯延時(shí)為80ps，第二段時(shí)延為30+

10、60=90ps，第三段時(shí)延為50ps，最后一段延時(shí)為70+10=80ps。這樣每個(gè)流水段都以最長(zhǎng)延時(shí)調(diào)整為90+20=110ps，故時(shí)鐘周期為110ps，指令吞吐率為1/110ps=9.09GOPS，每條指令的執(zhí)行時(shí)間為4x110=440ps。（4）因?yàn)樗薪M合邏輯塊中最長(zhǎng)延時(shí)為80ps，所以，達(dá)到最大可能吞吐率的劃分應(yīng)該是以一個(gè)流水段延時(shí)為80ps+20ps來(lái)進(jìn)行，因此，至少按五段來(lái)劃分，分別把流水段寄存器插在A和B、B和C、C和D、D和E之間，這樣第一段的組合邏輯延時(shí)為80ps，第二段為30ps，第三段為60ps，第四段為50ps，最后一段為70+10=80ps。這樣每個(gè)流水段都以最長(zhǎng)延時(shí)

11、調(diào)整為80+20=100ps，故時(shí)鐘周期為100ps，指令吞吐率為1/100ps=10GOPS，每條指令的執(zhí)行時(shí)間為5x100=500ps。吞吐率的提高，單條指令執(zhí)行時(shí)間的延長(zhǎng)6. 以下指令序列中，哪些指令對(duì)發(fā)生數(shù)據(jù)相關(guān)？假定采用“取指、譯碼/取數(shù)、執(zhí)行、訪存、寫(xiě)回”五段流水線方式，那么不用“轉(zhuǎn)發(fā)”技術(shù)的話，需要在發(fā)生數(shù)據(jù)相關(guān)的指令前加入幾條nop指令才能使這段程序避免數(shù)據(jù)冒險(xiǎn)？如果采用“轉(zhuǎn)發(fā)”是否可以完全解決數(shù)據(jù)冒險(xiǎn)？不行的話，需要在發(fā)生數(shù)據(jù)相關(guān)的指令前加入幾條nop指令才能使這段程序不發(fā)生數(shù)據(jù)冒險(xiǎn)？ add $s3, $s1, $s0sub $t2, $s0, $s3lw $t1, 0($

12、t2)add $t1, $t1, $t2參考答案：發(fā)生數(shù)據(jù)相關(guān)的有：第1和2間關(guān)于$s3、第2和3間關(guān)于$t2、第2和4間關(guān)于$t2、第3和4間關(guān)于$t1。不進(jìn)行“轉(zhuǎn)發(fā)”處理的話，需要分別在第2、3、4條指令前加三條nop指令才能避免數(shù)據(jù)冒險(xiǎn)。而通過(guò)“轉(zhuǎn)發(fā)”可以避免1和2、2和3、2和4間的數(shù)據(jù)相關(guān)；但第3和4間是load-use數(shù)據(jù)相關(guān)，所以無(wú)法用“轉(zhuǎn)發(fā)”消除冒險(xiǎn)，因此，需在第4條指令前加入一條nop指令。寄存器寫(xiě)口和寄存器讀口分別安排在一個(gè)時(shí)鐘周期的前、后半個(gè)周期內(nèi)獨(dú)立工作呢？2、3、4條之前分別插入2條nop就可以7. 假定以下MIPS指令序列在圖7.18所示的流水線數(shù)據(jù)通路中執(zhí)行：ad

13、du $s3, $s1, $s0subu $t2, $s0, $s3lw $t1, 0($t2)add $t3, $t1, $t2add $t1, $s4, $s5請(qǐng)問(wèn)：（1）上述指令序列中，哪些指令的哪個(gè)寄存器需要轉(zhuǎn)發(fā)，轉(zhuǎn)發(fā)到何處？（2）上述指令序列中，是否存在load-use數(shù)據(jù)冒險(xiǎn)？（3）第5周期結(jié)束時(shí)，各指令執(zhí)行狀態(tài)是什么？哪些寄存器的數(shù)據(jù)正被讀出？哪些寄存器將被寫(xiě)入？ 參考答案：（1）發(fā)生數(shù)據(jù)相關(guān)的有：第1和2間關(guān)于$s3、第2和3間關(guān)于$t2、第2和4間關(guān)于$t2、第3和4間關(guān)于$t1。通過(guò)“轉(zhuǎn)發(fā)”可以避免1和2、2和3、2和4間的數(shù)據(jù)相關(guān)；（2）第3和4間是load-use數(shù)據(jù)相

14、關(guān)，所以無(wú)法用“轉(zhuǎn)發(fā)”消除冒險(xiǎn)。（3）第五個(gè)時(shí)鐘內(nèi)各條指令的執(zhí)行情況如下：指令1在“WB”階段，控制信息等在MEM/WB.Reg中，$s3正在被寫(xiě)，結(jié)束時(shí)寫(xiě)完指令2在“MEM”階段，控制信息等在EX/MEM.Reg中。sub指令在該階段進(jìn)行的是空操作；在轉(zhuǎn)發(fā)檢測(cè)單元中，因?yàn)榱魉渭拇嫫鱁x/Mem中的目的寄存器RegRd為$t2，流水段寄存器ID/Ex中的源寄存器Rs也為$t2，同時(shí)，流水段寄存器Ex/Mem中的RegWr控制信號(hào)為1，所以檢測(cè)到轉(zhuǎn)發(fā)條件滿足，因而，此時(shí)，sub指令在上一個(gè)時(shí)鐘周期中的執(zhí)行結(jié)果（在流水段寄存器Ex/Mem中的ALU輸出結(jié)果）正被回送到ALU的輸入端；結(jié)束時(shí)轉(zhuǎn)發(fā)完

15、成指令3在“EXE”階段，ALU正在執(zhí)行“add”操作，進(jìn)行地址運(yùn)算，ALU輸出結(jié)果將被寫(xiě)入流水段寄存器Ex/Mem中；結(jié)束時(shí)運(yùn)算完成?？刂菩畔⒌仍贗D/EX.Reg中,正在檢測(cè)是否loaduse冒險(xiǎn)指令4在“ID/REG”階段，指令在IF/ID.Reg中，$t1和$t2正在被讀出。在load-use冒險(xiǎn)檢測(cè)單元中，因?yàn)榱魉渭拇嫫鱅F/ID中源操作數(shù)寄存器Rs為$t1，流水段寄存器ID/Ex中目的操作數(shù)寄存器Rt也為$t1，同時(shí)，因?yàn)樯蠗l指令是lw，故流水段寄存器ID/Ex中的MemRead控制信號(hào)為1，所以在該階段檢測(cè)到load-use冒險(xiǎn)條件滿足，此時(shí)，需要進(jìn)行l(wèi)oad-use冒險(xiǎn)處理，

16、在流水線中插入一個(gè)“氣泡”，將指令的執(zhí)行阻塞一個(gè)時(shí)鐘周期。包括以下三個(gè)步驟： 將流水段寄存器ID/Ex中的控制信號(hào)全部清0，以保證第4條指令被阻塞一個(gè)時(shí)鐘周期執(zhí)行； 將流水段寄存器IF/ID中的指令維持不變，以保證第4條指令重新譯碼后執(zhí)行； 將PC的值維持不變，以保證根據(jù)PC的值重新取出第5條指令。結(jié)束時(shí)完成上述工作。指令5在“IF”階段，指令正被讀出。結(jié)束時(shí)已送到流水段寄存器IF/ID的輸入端。因?yàn)橹鞍l(fā)生了load-use數(shù)據(jù)冒險(xiǎn)，所以該指令將在隨后的第6個(gè)時(shí)鐘周期內(nèi)重新被讀出。8. 假定有一個(gè)程序的指令序列為“l(fā)w, add, lw, add, ”。add指令僅依賴它前面的lw指令，而l

17、w指令也僅依賴它前面的add指令，寄存器寫(xiě)口和寄存器讀口分別在一個(gè)時(shí)鐘周期的前、后半個(gè)周期內(nèi)獨(dú)立工作。請(qǐng)問(wèn)：（1）在帶轉(zhuǎn)發(fā)的五段流水線中執(zhí)行該程序，其CPI為多少？（2）在不帶轉(zhuǎn)發(fā)的五段流水線中執(zhí)行該程序，其CPI為多少？參考答案：（1）因?yàn)閘w指令和add指令之間存在一個(gè)load- use數(shù)據(jù)冒險(xiǎn)，所以每個(gè)lw指令和add指令之間要有一次流水線阻塞。而add指令和lw指令之間的數(shù)據(jù)冒險(xiǎn)可通過(guò)數(shù)據(jù)轉(zhuǎn)發(fā)解決。即：CPI為1.5（2）如果沒(méi)有轉(zhuǎn)發(fā)，而寄存器寫(xiě)口和寄存器讀口分別在一個(gè)時(shí)鐘周期的前、后半個(gè)周期內(nèi)工作，則在每條lw指令和add指令之間將會(huì)有兩個(gè)阻塞，這樣每條指令相當(dāng)于都要有三個(gè)時(shí)鐘才能完

18、成。即：CPI為39. 假定在一個(gè)帶轉(zhuǎn)發(fā)功能的五段流水線中執(zhí)行以下程序段，則可以怎樣調(diào)整以下指令序列使其性能達(dá)到最好？參考答案：1lw $2, 100($6)2add $2, $2, $33lw $3, 200($7)4add $6, $4, $75sub $3, $4, $66lw $2, 300($8)7beq $2, $8, Loop因?yàn)椴捎谩稗D(zhuǎn)發(fā)”技術(shù)，所以，只要對(duì)load-use數(shù)據(jù)冒險(xiǎn)進(jìn)行指令序列調(diào)整。從上述指令序列來(lái)看，第1和第2條指令、第6和第7條指令之間存在load-use數(shù)據(jù)冒險(xiǎn)，所以，可將與第2和第3條指令無(wú)關(guān)的第4條指令插入第2條指令之前；將無(wú)關(guān)的第5條指令插入第7條指

19、令之前。調(diào)整順序后的指令序列如下（粗體部分為變換了位置的指令）。lw $2, 100($6)add $6, $4, $7add $2, $2, $3lw $3, 200($7)lw $2, 300($8)sub $3, $4, $6beq $2, $8, Loop10. 在一個(gè)采用“取指、譯碼/取數(shù)、執(zhí)行、訪存、寫(xiě)回”的五段流水線中，若檢測(cè)結(jié)果是否為“零”的操作在執(zhí)行階段進(jìn)行，則分支延遲損失時(shí)間片（即分支延遲槽）為多少？以下一段MIPS指令序列中，在考慮數(shù)據(jù)轉(zhuǎn)發(fā)的情況下，哪些指令執(zhí)行時(shí)會(huì)發(fā)生流水線阻塞？各需要阻塞幾個(gè)時(shí)鐘周期？ 1 loop:add $t1, $s3, $s32add $t1,

20、 $t1, $t13add $t1, $t1, $s64lw $t0, 0($t1)5bne $t0, $s5, exit6add $s3, $s3, $s47jloop8exit:參考答案：若檢測(cè)操作在執(zhí)行階段進(jìn)行，則分支延遲損失時(shí)間片（即分支延遲槽）為2。分析：發(fā)生數(shù)據(jù)相關(guān)的是：第1和第2條指令之間關(guān)于$t1，第2和第3條指令之間關(guān)于$t1，第3和第4條指令之間關(guān)于$t1，第4和第5條指令之間關(guān)于$t0，以及第6和第1條指令之間關(guān)于$s3。此外，第5和第7條指令的執(zhí)行都會(huì)發(fā)生控制相關(guān)。對(duì)于數(shù)據(jù)冒險(xiǎn)，如果不采用“轉(zhuǎn)發(fā)”，而是簡(jiǎn)單地通過(guò)加入nop指令來(lái)避免冒險(xiǎn)的話，那么應(yīng)該在第2、3、4、5條

21、指令前各加兩條nop指令，以消除數(shù)據(jù)相關(guān)；對(duì)于第6條和第1條指令之間的數(shù)據(jù)相關(guān)，則可通過(guò)在第7條“j loop”指令后面加一條或兩條nop指令消除（這樣同時(shí)還能解決第7條“j loop”指令的控制冒險(xiǎn)）；此處，第2、3、4條指令所需的操作數(shù)可通過(guò)“轉(zhuǎn)發(fā)”得到，無(wú)需加nop指令。第5條bne指令所需的操作數(shù)$t0是load-use冒險(xiǎn)，不能用“轉(zhuǎn)發(fā)”解決問(wèn)題，需要在第5條指令前加一條nop指令，或通過(guò)硬件將第5條指令的執(zhí)行阻塞一個(gè)時(shí)鐘周期。j指令如果在譯碼階段就根據(jù)譯碼結(jié)果計(jì)算跳轉(zhuǎn)目標(biāo)地址，那么j指令后面指令會(huì)被阻塞1個(gè)時(shí)鐘周期，若在執(zhí)行階段計(jì)算，則要阻塞2個(gè)時(shí)鐘周期。- 其它11. 假設(shè)數(shù)據(jù)通

22、路中各主要功能單元的操作時(shí)間為：存儲(chǔ)單元：200ps；ALU和加法器：100ps；寄存器堆讀口或?qū)懣冢?0ps。程序中指令的組成比例為：取數(shù)25%、存數(shù)10%、ALU52%、分支11%、跳轉(zhuǎn)2%。假設(shè)時(shí)鐘周期取存儲(chǔ)器存取時(shí)間的一半，MUX、控制單元、PC、擴(kuò)展器和傳輸線路等的延遲都忽略不計(jì)，則下面的實(shí)現(xiàn)方式中，哪個(gè)更快？快多少？（1）單周期方式：每條指令在一個(gè)固定長(zhǎng)度的時(shí)鐘周期內(nèi)完成；（2）多周期方式：每類(lèi)指令時(shí)鐘數(shù)：取數(shù)-7，存數(shù)-6，ALU-5，分支-4，跳轉(zhuǎn)-4；（3）流水線方式：取指1、取指2、取數(shù)/譯碼、執(zhí)行、存取1、存取2、寫(xiě)回7段流水線；沒(méi)有結(jié)構(gòu)冒險(xiǎn)；數(shù)據(jù)冒險(xiǎn)采用“轉(zhuǎn)發(fā)”技術(shù)處理

23、；load指令與后續(xù)各指令之間存在依賴關(guān)系的概率分別1/2、1/4、1/8、；分支延遲損失時(shí)間片為2，預(yù)測(cè)準(zhǔn)確率為75%；不考慮異常、中斷和訪問(wèn)失效引起的流水線冒險(xiǎn)。參考答案：?jiǎn)沃芷冢捍鎯?chǔ)器操作變?yōu)閮蓚€(gè)時(shí)鐘周期后，其數(shù)據(jù)通路的時(shí)鐘周期不變，為600ps多周期：CPI=0.25x7+0.10x6+0.52x5+0.11x4+0.02x4 = 5.47 存儲(chǔ)器操作變?yōu)閮蓚€(gè)時(shí)鐘周期后，多周期數(shù)據(jù)通路的時(shí)鐘周期為100ps， 故一條指令的執(zhí)行時(shí)間為100x5.47=547ps 流水線：存儲(chǔ)器操作變?yōu)閮蓚€(gè)時(shí)鐘周期后，其流水線包含了7個(gè)階段.對(duì)于ALU指令，隨后的數(shù)據(jù)相關(guān)指令都可通過(guò)轉(zhuǎn)發(fā)解決，故CPI=1對(duì)于Store指令，不會(huì)發(fā)生數(shù)據(jù)冒險(xiǎn)，故CPI=1對(duì)于Jump指令，總要等到譯碼結(jié)束才能確定轉(zhuǎn)移地址，故CPI=3（取指1,2，譯碼） 對(duì)于beq，若預(yù)測(cè)正確，則為1個(gè)周期，若預(yù)測(cè)錯(cuò)誤，則為3個(gè)周期，故CPI=1/4x3+3/4x1=1.5 對(duì)于load，隨后第一條則為3個(gè)（阻塞2個(gè)）周期；隨后第二條則為2個(gè)（阻塞1個(gè)）周期，以后的指令都不需要阻塞，故CPI=1/2x3+1/4x2+2/8x1=2.25 平均CPI為：2.25x25%+1x10%+1x52%+1.5x11%+3x2%=1.41 所以， 1條指令的執(zhí)行時(shí)間為1.41x100=141(ps)12.假設(shè)有一段程