第1章 數(shù)字電路和集成邏輯門電路習(xí)題解答

1、思考題與習(xí)題1-1 填空題 1）三極管截止的條件是 UBE 0V 。三極管飽和導(dǎo)通的條件是 IBIBS 。三極管飽和導(dǎo)通的IBS是 IBS（VCCUCES）/Rc 。2）門電路輸出為 高 電平時的負(fù)載為拉電流負(fù)載，輸出為 低 電平時的負(fù)載為灌電流負(fù)載。3）晶體三極管作為電子開關(guān)時，其工作狀態(tài)必須為 飽和 狀態(tài)或 截止 狀態(tài)。4） 74LSTTL電路的電源電壓值和輸出電壓的高、低電平值依次約為 5V、2.7V、0.5V 。74TTL電路的電源電壓值和輸出電壓的高、低電平值依次約為 5V、2.4V、0.4V 。5）OC門稱為 集電極開路門 門，多個OC門輸出端并聯(lián)到一起可實現(xiàn) 線與 功能。6） C

2、MOS 門電路的輸入電流始終為零。7） CMOS 門電路的閑置輸入端不能 懸空 ，對于與門應(yīng)當(dāng)接到 高 電平，對于或門應(yīng)當(dāng)接到 低 電平。 1-2 選擇題1） 以下電路中常用于總線應(yīng)用的有 abc 。A.TSL門 B.OC門 C.漏極開路門 D.CMOS與非門 2）TTL與非門帶同類門的個數(shù)為N，其低電平輸入電流為1.5mA，高電平輸入電流為10uA，最大灌電流為15mA，最大拉電流為400uA，選擇正確答案N最大為 B 。A.N=5 B.N=10 C.N=20 D.N=40 3）CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是 ACD 。A.微功耗 B.高速度 C.高抗干擾能力 D.

3、電源范圍寬 4）三極管作為開關(guān)使用時，要提高開關(guān)速度，可 D 。A.降低飽和深度 B.增加飽和深度 C.采用有源泄放回路 D.采用抗飽和三極管 5）對于TTL與非門閑置輸入端的處理，可以 ABD 。A.接電源 B.通過電阻3k接電源C.接地 D.與有用輸入端并聯(lián)6）以下電路中可以實現(xiàn)“線與”功能的有 CD 。A.與非門 B.三態(tài)輸出門 C.集電極開路門 D.漏極開路門 7）三態(tài)門輸出高阻狀態(tài)時， ABD 是正確的說法。A.用電壓表測量指針不動 B.相當(dāng)于懸空 C.電壓不高不低 D.測量電阻指針不動 8）已知發(fā)光二極管的正向壓降UD = 1.7V，參考工作電流ID = 10mA， 某TTL 門輸

4、出的高低電平分別為UOH = 3.6V，UOL = 0.3V，允許的灌電流和拉電流分別為 IOL = 15mA，IOH = 4mA。則電阻R應(yīng)選擇 D 。A.100 B. 510 C.2.2 k D.300 圖1-60 題1.17 圖9）74HC×××系列集成電路與TTL74系列相兼容是因為 C 。A.引腳兼容 B.邏輯功能相同 C.以上兩種因素共同存在 10）74HC電路的最高電源電壓值和這時它的輸出電壓的高、低電平值依次為 C 。A.5V、3.6V、0.3V B.6V、3.6V、0.3V C.6V、5.8V、0.1V 1-3 判斷題 1）普通的邏輯門電路的輸出

5、端不可以并聯(lián)在一起，否則可能會損壞器件。（ ）2）集成與非門的扇出系數(shù)反映了該與非門帶同類負(fù)載的能力。（ ）3）將二個或二個以上的普通 TTL 與非門的輸出端直接相連，可實現(xiàn)線與。（ × ）4）三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ × ）5）TTL OC門（集電極開路門）的輸出端可以直接相連，實現(xiàn)線與。（ ）6） 當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為邏輯1。（ ）7）TTL集電極開路門輸出為時由外接電源和電阻提供輸出電流。（ ）8） CMOS OD門（漏極開路門）的輸出端可以直接相連，實現(xiàn)線與。（ ）9） CMOS或非門與TTL或非門的邏輯功能完全

6、相同。（ ）1-4 試判斷圖1-50所示各電路中三極管工作處在什么狀態(tài)，分別求出它們的基極電流、集電極電流，并求出。圖1-50 題1-4圖解：假設(shè)三極管集電極-發(fā)射極飽和壓降（a），飽和電流所以三極管處于放大狀態(tài)，則，(b) ，飽和電流所以三極管處于飽和狀態(tài)，則，（c）等效輸入電壓，等效輸入電阻，則，飽和電流所以三極管處于放大狀態(tài)，則，（d），（e）假設(shè)三極管處于放大狀態(tài)，飽和電流所以三極管處于放大狀態(tài)，則，1-5 為什么TTL與非門電路的輸入端懸空時，可視為輸入高電平？對與非門和或非門而言，不用的輸入端有幾種處理方法？ 答：從TTL與非門的輸入端負(fù)載特性可知，當(dāng)其輸入端所接電阻大于其開門電阻

7、時，相當(dāng)于輸入端為高電平，輸入端懸空時，其輸入端所接電阻相當(dāng)于無窮大，大于其開門電阻，所以可視為輸入高電平。對與非門而言，不用的輸入端有三種處理方法：懸空、接高電平或和其它輸入端并聯(lián)使用；對或非門而言，不用的輸入端有兩種處理方法：接低電平或和其它輸入端并聯(lián)使用。1-6 電路如圖1-51所示，其中與非門、或非門為CMOS門電路。試分別寫出圖中、的邏輯表達(dá)式，并判斷如圖所示的連接方式能否用于TTL電路。圖1-51 題1-6圖解：，。，1-7 圖1-52所示的TTL門電路中，輸入端1、2、3為多余輸入端，試問哪些接法是正確的？圖1-52 題1.7圖答：圖a、b、d、e、g是正確的。1-8 電路如圖1

8、-53所示，試寫出各電路的邏輯表達(dá)式。 a) b) c) d)圖1-53 題1.8圖答：，1-9 圖1-54所示電路是用TTL反相器74LS04來驅(qū)動發(fā)光二極管的電路，試分析哪幾個電路圖的接法是正確的，為什么？設(shè)LED的正向壓降為1.7，電流大于1m時發(fā)光，試求正確接法電路中流過LED的電流。圖1-54 題1.9圖解：b圖和d圖的接法是正確的，因為其它兩種接法的工作電流不滿足要求。b圖，當(dāng)輸出為高電平時，流過LED的電流大于；d圖，當(dāng)輸出為低電平時，流過LED的電流大于。1-10 電路如圖1-55所示，測得各引腳的邏輯電平如表1-15所示，試分析該電路是否有問題？如果有問題，則分析哪一個門電路

9、發(fā)生了故障？圖1-55 題1.10圖表1-15 各引腳的邏輯電平引腳邏輯電平1高2低3低4低5低6高7低8高9低10低11低12低13高14高答：第2、5個非門發(fā)生故障。1-11 圖1-56所示，在測試TTL與非門的輸出低電平時，如果輸出端不是接相當(dāng)于8個與非門的負(fù)載電阻，而是接，會出現(xiàn)什么情況，為什么？圖1-56 題1-11圖 答：此時，輸出低電平會超過允許值，因為，當(dāng)負(fù)載電流太大時，與非門輸出級的驅(qū)動管（發(fā)射極接地的三極管）的飽和條件將不再滿足，管子會處于放大狀態(tài)，集電極電位會上升，即輸出電平上升。1-12 具有推拉輸出級的TTL與非門輸出端是否可以直接連接在一起？為什么？答：不可以直接連

10、接在一起。如果一個門導(dǎo)通，另一個門截止，其輸出級工作電流很大，可能會損壞器件。1-13 如圖1-57圖所示為TTL與非門組成的電路，試計算門G1能驅(qū)動多少同樣的與非門電路。要求G1輸出高、低電平滿足VOH3.2V，VOL0.4V。與非門的輸入電流為IIL-1.6mA, IIH40A。VOL0.4V時輸出電流最大值為IOL(max)16mA, VOH3.2V時輸出電流最大值為IOH(max)0.4mA。G1的輸出電阻忽略不計。圖1-57 題1-13圖解：當(dāng)一個TTL與非門的所有輸入端并聯(lián)起來時，總的高電平輸入電流為nIIH，而低電平電流則為IIL。當(dāng)輸出低電平時，N個負(fù)載門灌入的電流不得超過IO

11、L(max)，即也就是說當(dāng)輸出高電平時，N個負(fù)載門拉出的電流不得超過，即也就是說，故門G1能驅(qū)動5個同樣的與非門電路1-14 電路如圖1-58a、b、c所示，已知、波形如圖1-58 d)所示，試畫出相應(yīng)的Y輸出波形。 a） b) c) d)圖1-58 題1-14 圖答：a)與非門的功能 b)輸出始終為高阻 c)輸出為高阻1-15 如圖1-59 a)所示電路，是用門驅(qū)動發(fā)光二極管的典型接法。設(shè)該發(fā)光二極管的正向壓降為1.7，發(fā)光時的工作電流為10m，非門7405和74LS05的輸出低電平電流分別為16m和8m。試問： 1）應(yīng)選用哪一型號的門？2）求出限流電阻的數(shù)值。3）圖1-59 b)錯在哪里？

12、為什么？圖1-59 題1-15圖解：1）應(yīng)選用7405。 2），R應(yīng)選用300歐姆的電阻。 3）OC門在使用時，輸出端必須接上拉電阻到電源正極，否則，其輸出的兩種狀態(tài)則分別為低電平和高阻態(tài)。b圖中輸出端與電源正極之間沒有接上拉電阻，所以，所接的發(fā)光二極管不管是什么情況均不會發(fā)光。1-16 如圖1-60所示電路，試寫出輸出與輸入的邏輯表達(dá)式。圖1-60 題1-16圖答：1-17 畫出圖1-61所示三態(tài)門的輸出波形。圖1-61 題1-17圖 a) 電路 b)輸入波形b)1-18 如圖1-62所示為一繼電器線圈驅(qū)動電路。要求在vIVIH時三極管V截止，而vI0時三極管飽和導(dǎo)通。已知OC門輸出管截止時

13、的漏電流IOH100A，導(dǎo)通時允許流過的最大電流IOL(max)10mA，管壓降小于0.1V，導(dǎo)通內(nèi)阻小于20。三極管50，飽和導(dǎo)通內(nèi)阻RCE(sat)= 20。繼電器線圈內(nèi)阻240，電源電壓VCC12V、VEE=8V，R2=3.2k，R3=18k，試求R3的取值范圍。圖1-62 題1-18圖解：時，OC門輸出低電平，使三極管T截止，設(shè)IR1方向自上而下，設(shè)IR2方向自左而右，OC門的負(fù)載電流IOL方向自右而左，則于是時，OC門輸出高電平，使三極管T飽和導(dǎo)通，設(shè)其飽和壓降，三極管的集電極電流其基極電流應(yīng)滿足設(shè)的方向從右到左，的方向自上而下，則由得綜上所述1-19 電路如圖1-63所示。1）無論

14、開關(guān)接于“1”還是“0”，或非門的輸出端引腳1始終輸出低電平。該電路是否存在問題，如有問題，問題是出在反相器還是出在或非門上？2）當(dāng)開關(guān)接于“0”時，如果或非門的引腳2和引腳3狀態(tài)均為低電平，則電路是否正常？如不正常，故障出現(xiàn)在哪里？圖1-63 題1-19圖答：1）沒有問題 2）反相器1-20 電路如圖1-64所示。試分析電路，寫出輸出函數(shù)F1、F2的邏輯表達(dá)式。圖1-64 題1-20圖思考題與習(xí)題題解2-1 將下列二進(jìn)制數(shù)分別轉(zhuǎn)換成十六進(jìn)制數(shù)和十進(jìn)制數(shù)（1）100110 （2）100101101（3） （4）解：（1） (2) (3) (4) 2-2 將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù) (1) 1

15、2 (2) 51 (3) 105 (4) 136解：（1） （2）（3） （4）2-3 將下列十六進(jìn)制數(shù)轉(zhuǎn)換成等效的二進(jìn)制數(shù)和十進(jìn)制數(shù)（1）(BCD) H （2）(F7) H （3）(1001) H （4）(8F) H解：（1） (2) (3) (4) 2-4 寫出下列十進(jìn)制數(shù)的8421BCD碼（1）2003 （2）99 （3）48 （4）12解：（1）（2003）(10)=（0010 0000 0000 0011）8421BCD （2）（99）(10)=（1001 1001）8421BCD （3）（48）(10)=（0100 1000）8421BCD （4）（12）(10)=（0001 00

16、10）8421BCD2-5 寫出習(xí)題2.5圖（a）所示開關(guān)電路中和、之間的邏輯關(guān)系的真值表、函數(shù)式和邏輯電路圖。若已知變化波形如習(xí)題2.5圖（b）所示，畫出、的波形。（a）電路圖（b）A、B、C變化波形（c）F1、F2輸出波形習(xí)題2.5圖解：設(shè)輸入變量、表示開關(guān)的狀態(tài)，開個閉合用邏輯1表示，開個斷開用邏輯0表示。輸出變量表示燈的狀態(tài)，燈亮用邏輯1表示，燈滅用邏輯0表示。由此可列出開關(guān)電路的真值表如習(xí)題2.5表所示。習(xí)題2.5表 開關(guān)電路的真值表 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10000011100011111根據(jù)真值表可得函數(shù)的表達(dá)式最后根據(jù)、波

17、形，畫出、的波形如習(xí)題2.5（c）所示。2-6 用邏輯代數(shù)的基本公式和常用公式證明下列各等式（1）(2) (3) (4) 解：（1）(2)根據(jù)上題的結(jié)果(3) (4)根據(jù)吸收律2-7 試畫出用與非門和反相器實現(xiàn)下列函數(shù)的邏輯圖 （1）（2）（3）（4） 解：習(xí)題2-7通過公式轉(zhuǎn)換，得出下列形式：（1）對應(yīng)習(xí)題2-7圖（a）；（2）對應(yīng)習(xí)題2-7圖（b）；（3）對應(yīng)習(xí)題2-7圖（c）；（4）對應(yīng)習(xí)題2-7圖（d）。（1）（2）（3）（4） （a） （b）（c） （d）習(xí)題2-7圖2-8 用真值表驗證下列等式（1) （2） 解：（1）ABCA+BC(A+B)(A+C)000000010001000

18、0111110011101111101111111（2）AB00110100100011112-9 試根據(jù)邏輯函數(shù)的真值表（見表2.9），分別寫出它們的最簡與或表達(dá)式表2.9 題2-9表 0 0 0010 0 1000 1 0100 1 1011 0 0111 0 1001 1 0011 1 110解： 2-10 將下列函數(shù)展開為最小項表達(dá)式 (1) (2) 解：(1) (2) 2-11 將以下邏輯函數(shù)分別化成與非-與非式和或非-或非式(1) (2) (3) (4) 解：(1)與非-與非式或非-或非式(2)與非-與非式或非-或非式(3)與非-與非式或非-或非式(4)與非-與非式或非-或非式2-

19、12 用卡諾圖表示以下邏輯函數(shù)并寫成最小項之和的形式 (1) (2) (3) (4) 解：(1) 卡諾圖如圖2.12(a)所示。圖2.12(a)函數(shù)的最小項之和形式：(2) 卡諾圖如圖2.12(b)所示。圖2.12(b)函數(shù)的最小項之和形式：(3) 卡諾圖如圖2.12(c)所示。 圖2.12(c)函數(shù)的最小項之和形式：(4) 卡諾圖如圖2.12(d)所示。 圖2.12(d)函數(shù)的最小項之和形式：2-13 用公式化簡法化簡以下邏輯函數(shù)(1) (2) (3) (4) 解：(1) （含項多余） （據(jù)） (2) （非因子余） （據(jù)）(3) （2次求反） （狄·摩根定律） （據(jù)） （狄

20、3;摩根定律）(4) （配項） （展開） （含項多余） （據(jù)）2-14 用卡諾圖化簡法化簡以下邏輯函數(shù)(1)(2) (3) (4) (5) (6) (7) 約束條件 (8) 約束條件 解：(1)、(2) (3)、(4) (5)、(6) (7)、(8) 2-15 試用二進(jìn)制補(bǔ)碼運(yùn)算方法計算下列各式 (1) 5+7 (2) 14-9 (3) -14+9 (4) -14-9解：（1） +5 0 00101 +7 0 00111 +12 0 01100（2） +14 0 01110 - 9 1 10111 +5 0 00101 （3） -14 1 10010 + 9 0 01001 -5 1 1101

21、1（4） -14 1 10010 - 9 1 10111 -23 1 01001思考題與習(xí)題與題解3-1 填空題1.若要實現(xiàn)邏輯函數(shù)，可以用一個 1 與或 門；或者用 三 個與非門；或者用 四 個或非門。 2.半加器有 2 個輸入端， 2 個輸出端；全加器有 3 個輸入端， 2 個輸出端。3. 半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共 陰極 接法和共 陽極 接法。4. 對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用 低 電平驅(qū)動的七段顯示譯碼器。3-2 單項選擇題 1.組合邏輯電路的輸出取決于（ A ）。 A輸入信號的現(xiàn)態(tài) B輸出信號的現(xiàn)態(tài) C輸入信號的現(xiàn)態(tài)和輸出信號變化前的狀態(tài) 2.編碼器譯碼器

22、電路中，（ A ）電路的輸出是二進(jìn)制代碼。 A編碼 B譯碼 C編碼和譯碼 3.全加器是指（ C ）。 A兩個同位的二進(jìn)制數(shù)相加 B不帶進(jìn)位的兩個同位的二進(jìn)制數(shù)相加 C兩個不同位的二進(jìn)制數(shù)及來自低位的進(jìn)位三者相加 4.二-十進(jìn)制的編碼器是指（ B ）。 A將二進(jìn)制代碼轉(zhuǎn)換成09十個數(shù)字 B將09十個數(shù)字轉(zhuǎn)換成二進(jìn)制代碼電路 C二進(jìn)制和十進(jìn)制電路5.二進(jìn)制譯碼器指（ A ）。A將二進(jìn)制代碼轉(zhuǎn)換成某個特定的控制信息 B將某個特定的控制信息轉(zhuǎn)換成二進(jìn)制數(shù) C具有以上兩種功能6. 組合電路的競爭冒險是指（ B ）。A輸入信號有干擾時，在輸出端產(chǎn)生了干擾脈沖 B輸入信號改變狀態(tài)時，輸出端可能出現(xiàn)的虛假信號

23、 C輸入信號不變時，輸出端可能出現(xiàn)的虛假信號3-3 組合電路如圖圖3.45所示，分析該電路的邏輯功能。圖3.45 題3-3圖解：（1）由邏輯圖寫出邏輯表達(dá)式： 圖(a) 圖(b) （2）由表達(dá)式列出真值表，見表3-1 (a)、(b)。表3-1(a) 表3-1(b) （3）分析邏輯功能：由真值表(a)可知，當(dāng)三個變量不一致時，電路輸出為“1”，所以該電路稱為“不一致電路”。由真值表(b) 可知，在輸入四個變量中，有奇數(shù)個時，輸出為“”，否則為“”。因此該電路為四位判奇電路，又稱為奇校驗器。3-4 組合電路如圖圖3.46所示，分析該電路的邏輯功能。圖3.46 題3-4圖解：（1）由邏輯圖寫出邏輯表

24、達(dá)式： 圖(a) 圖(b) （2）雖然，這兩個電路的邏輯圖是有區(qū)別的，但由表達(dá)式可知，其實這兩個電路的邏輯功能是相同的，列真值表如下，見表3-2。表3-2 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1（3）分析邏輯功能：由真值表可知，該電路為全加器，為全加器的和，而是進(jìn)位信號。3-5 已知輸入信號a、b、c、d的波形如圖3.47所示，選擇集成邏輯門設(shè)計實現(xiàn)產(chǎn)生輸出波形的組合電路。圖3.47 題3-5圖解：根據(jù)波形圖，列出真值表如表3-3所示。表3-3 a b c da b c d012345670 0 0 00

25、 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 100110010891011121314151 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 111111110將邏輯函數(shù)填入卡若圖，如圖3-5(a)所示，經(jīng)簡化可得，畫出電路圖如圖3-5(b)所示。 圖3-5(a) 圖3-5(b)3-6 是設(shè)計一個4輸入、4輸出邏輯電路。當(dāng)控制信號時，輸出狀態(tài)與輸入狀態(tài)相反；時，輸出狀態(tài)與輸入狀態(tài)相同。解：設(shè)為輸入變量，為對應(yīng)的輸出變量，為控制信號。根據(jù)已知條件：時，,時，,（） 于是，可得： 既有 由于

26、一般多用異或門，所以改寫上式于是可以得到邏輯電路圖如圖3-6所示。圖3-63-7 利用兩片8線-3線優(yōu)先編碼器74HC148集成電路構(gòu)成的邏輯圖如圖3.48所示。圖3.48 題3-7圖（1）試分析電路所實現(xiàn)的邏輯功能。（2）指出當(dāng)輸入端處于下述幾種情況時，電路的輸出代碼。 (a) 當(dāng)輸入端為0，其余各端均為1時；(b) 當(dāng)輸入端為0，其余各端均為1時；(c) 當(dāng)輸入端和為0，其余各端均為1時。（3）試說明當(dāng)輸入端全為高電平1時和當(dāng)而其余各端為高電平1時，電路輸出狀態(tài)的區(qū)別。解：（1）由圖分析， 電路構(gòu)成16線-4線優(yōu)先編碼器，輸出端為優(yōu)先編碼標(biāo)志，當(dāng)時表明輸出代碼為優(yōu)先編碼輸出。（2）不同輸入

27、時，電路輸出狀態(tài)分析：(a) ，低位片工作，該片，總編碼輸出，即。(b) ，高位片工作，該片，總編碼輸出，即。(c) ，則優(yōu)先編碼，高位片工作，該片，總編碼輸出，即。（3）輸入端全為高電平1時和僅，電路輸出狀態(tài)分析如下：在這兩種輸入條件下，高位片與低位片輸出，不同的是：當(dāng)輸入端全為高電平1時，兩片均為1，總編碼輸出，即，且，表明兩片均無鍵操作，輸出代碼無效；當(dāng)僅，低位片工作，該片，總編碼輸出，即，但，表明有鍵操作，輸出代碼有效。3-8 試寫出圖3.49電路所示輸出的邏輯函數(shù)式。圖3.49 題3-8圖解：由圖直接可以寫出表達(dá)式如下： 3-9 電路如圖3.50所示，問圖中哪個發(fā)光二極管發(fā)光。圖3.

28、50 題3-9圖解：由圖可知，74HC283為加法器，運(yùn)算結(jié)果為1001，74HC85為4位數(shù)據(jù)比較器，比較結(jié)果，所以輸出端，故LED3發(fā)光二極管發(fā)光。3-10 某雷達(dá)站有3部雷達(dá)，其中和功率消耗相等，的功率是的兩倍。這些雷達(dá)由兩臺發(fā)電機(jī)和供電，發(fā)電機(jī)的最大輸出功率等于雷達(dá)的功率消耗，發(fā)電機(jī)的最大輸出功率是的3倍。要求設(shè)計一個邏輯電路，能夠根據(jù)各雷達(dá)的啟動和關(guān)閉信號，以最節(jié)約電能的方式啟、停發(fā)電機(jī)。解：根據(jù)題意分析可知，。列表3-10：表3-10 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 11 00 11 00 10 11 1根據(jù)真值表，可得卡諾

29、圖如3-10(a)(b)。圖題解3-10由卡諾圖(a)、(b)可得、的邏輯表達(dá)式： 所以，邏輯電路圖如圖解3-10(c)所示。圖3-10(c)3-11 某化學(xué)實驗室有化學(xué)試劑24種，編號為124號，在配方時，必須遵守下列規(guī)定：（1）第1號不能與第15號同時用；（2）第2號不能與第10號同時用；（3）第5、9、12號不能同時用；（4）用第7號時必須同時配用第18號；（5）用第10、12號時必須同時配用第24號。請設(shè)計一個邏輯電路，能在違反上述任何一個規(guī)定時，發(fā)出報警指示信號。解：設(shè)24種化學(xué)試劑的代號分別為，并設(shè)有某號試劑時邏輯為1，反之為邏輯0，則由題意可得：由（1）得，由（2）得；由（3）得

30、，由（4）得；由（5）得；則發(fā)出報警信號為：，得電路圖如圖題解3-11所示。圖3-113-12 設(shè)計一個如圖3.51所示五段LED數(shù)碼管顯示電路。輸入為、，要求能顯示英文Error中的三個字母、r、o（并要求=1時全暗），列出真值表，用與非門畫出邏輯圖。圖3.50 題3-12圖解：設(shè)、為輸入變量，根據(jù)題意，列出真值表如表3-12所示。表3-12 字母形狀輸 入輸 出 a b c d eEro暗0 00 11 01 11 0 1 1 11 0 0 1 01 1 1 1 00 0 0 0 0由真值表寫出各輸出端的邏輯表達(dá)式如下：， ， ， 。電路圖如圖3-12所示。圖3-123-13 4位數(shù)值比較

31、器74HC85集成電路應(yīng)用。（1）試用一片74HC85器件和必要的門電路實現(xiàn)2個5位二進(jìn)制數(shù)的并行比較電路。（2）試用兩片74HC85器件和必要的門電路實現(xiàn)3個4位二進(jìn)制數(shù)的比較電路，并能判別：3個數(shù)是否相等；若不等，數(shù)是否最大或最小。解：（1）根據(jù)題意，將2個5位二進(jìn)制數(shù)中的高四位，即和分別接入比較器的兩參比數(shù)據(jù)輸入端，而將和分別與的結(jié)果相或非后接至比較器級聯(lián)輸入端和上，并將接至比較器級聯(lián)輸入端上。電路圖如圖3-13(a)所示。圖3-13(a)（2）根據(jù)題意，為了實現(xiàn)3個4位二進(jìn)制數(shù)的比較，并按要求進(jìn)行判別，可將A與B，A與C分別在兩片74HC85器件中進(jìn)行比較，并用門電路將兩片比較器的輸出

32、組合成3種結(jié)果，即，。若且，則有，；若且，則A為最大，；若且，則A為最小，。電路圖如圖3-13(b)所示。圖3-13(b)3-14 試用74HC153組成八選一數(shù)據(jù)選擇器。解：在八選一數(shù)據(jù)選擇器中，需要三個地址碼，而四選一數(shù)據(jù)選擇器只有兩個地址碼，于是需要用使能段端作為第三位地址碼的輸入端。其邏輯圖如圖3-14所示。圖3-14 3-15 試用3線-8線譯碼器74HC138和與非門分別實現(xiàn)下列邏輯函數(shù)。（1）（2）解：（1） （2）電路如圖3-15(a)(b)所示。圖3-153-16 試用八選一數(shù)據(jù)選擇器74HC151分別實現(xiàn)下列邏輯函數(shù)： 1） 2）解：（1） （2）電路如圖3-16(a)(b

33、)所示。圖3-163-17 試用3線-8線譯碼器74HC138和與非門實現(xiàn)如下多輸出邏輯函數(shù)： 解：電路如圖3-17所示。圖3-173-18 試設(shè)計一個能實現(xiàn)兩個1位二進(jìn)制全加運(yùn)算和全減運(yùn)算的組合邏輯電路。要求用以下器件分別構(gòu)成電路。 （1）用適當(dāng)?shù)拈T電路； （2）用3線8線譯碼器74HC138及必要的門電路； （3）用雙4選1數(shù)據(jù)選擇器74HC153及必要的門電路。解：根據(jù)題意可列出1位全加器和全減器的真值表如表3-18所示。全加和全減兩種運(yùn)算必須設(shè)置1控制信號，記為，并設(shè)作全加運(yùn)算，作全減運(yùn)算。表3-18 全加/全減器真值表M A B CICO SM A B CICO S0 0 0 00

34、0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 00 10 11 00 11 01 01 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 01 11 11 00 10 00 01 1將加/減控制信號作為一個輸入變量，可得出一位全加、全減器的輸出函數(shù)如下：， （1）利用門電路設(shè)計，將給定的輸出函數(shù)，利用卡諾圖等方式化簡，并進(jìn)行邏輯變換，得到：利用異或門及與或門構(gòu)成的1位全加、全減運(yùn)算電路，如圖3-18(a)所示。圖3-18(a)（2）用3線8線譯碼器74HC138及必要的門電路

35、設(shè)計；，電路如圖3-18(b)所示。圖題解3-18(b)（3）用雙4選1數(shù)據(jù)選擇器74HC153及必要的門電路設(shè)計： 電路如圖3-18(c)所示。圖3-18(c)3-19 判斷圖3.52所示電路是否存在險象。如果存在險象，如何克服？圖3.52解：對電路圖3.52(a)，其邏輯表達(dá)式為：，當(dāng)，所以存在靜態(tài)1險象。在函數(shù)中增加冗余項項使函數(shù)變?yōu)榧纯?，如圖3-19所示。圖3-19對電路圖3.52(b)，邏輯表達(dá)式為：，電路有險象?？梢圆捎梅怄i脈沖消除。r思考題與習(xí)題題解4-1 判斷題 1. 由兩個TTL或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時，觸發(fā)器的狀態(tài)為不定。（ × ）2. RS觸發(fā)

36、器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（ ）3. 對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（× ）4. 同步觸發(fā)器存在空翻現(xiàn)象，而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻。（ ）5. D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（ × ）4-2 多項選擇題 1. 欲使JK觸發(fā)器按=工作，可使JK觸發(fā)器的輸入端（ACD ）。A.J=1,K=Q B.J=Q,K= C.J=,K=Q D.J=,K=1 2. 對于T觸發(fā)器，若原態(tài)=1，欲使次態(tài)=1，應(yīng)使輸入T=（ AD ）。A.0 B.1 C.Q D. 3. 欲使JK觸發(fā)器按

37、=0工作，可使JK觸發(fā)器的輸入端（ BCD ）。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 4. 欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端（ ABD ）。A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=Q,K=0 5. 對于T觸發(fā)器，若原態(tài)=0，欲使次態(tài)=1，應(yīng)使輸入T=（ BD ）。A.0 B.1 C.Q D. 6. 欲使JK觸發(fā)器按=1工作，可使JK觸發(fā)器的輸入端 （BCD）。A.J=K=1 B.J=1,K=0 C.J=K= D.J=,K=0 4-3 單項選擇題 1. 為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（ A ）。A.J=D

38、,K= B.K=D,J= C.J=K=D D.J=K= 2. 對于JK觸發(fā)器，若J=K，則可完成（ C ）觸發(fā)器的邏輯功能。A.RS B.D C.T D.T 3. 欲使D觸發(fā)器按=工作，應(yīng)使輸入D=（D ）。A.0 B.1 C.Q D. 4. 對于D觸發(fā)器，欲使=，應(yīng)使輸入D=（ C ）。A.0 B.1 C.Q D.4-4 畫出圖4- 15所示由與非門組成的基本RS觸發(fā)器輸出端、的電壓波形，輸入端、的電壓波形如圖中所示。圖4-15 題4-4圖解：見圖題解4-4圖題解4-44-5 畫出圖4-16由或非門組成的基本R-S觸發(fā)器輸出端、的電壓波形，輸出入端，的電壓波形如圖中所示。圖4-16 題4-5

39、圖解：見圖題解4-5圖題解4-54-6 圖4-17所示為一個防抖動輸出的開關(guān)電路。當(dāng)撥動開關(guān)S時，由于開關(guān)觸點接觸瞬間發(fā)生振顫，和的電壓波形如圖中所示，試畫出Q、端對應(yīng)的電壓波形。圖4-17 題4-6圖解：見圖題解4-6圖題解4-64-7 由TTL與非門構(gòu)成的同步RS觸發(fā)器，已知輸入R、S波形如圖4-18所示，畫出輸出Q端的波形。圖4-18 題4-7圖解：見圖題解4-7圖題解4-74-8 由兩個邊沿JK觸發(fā)器組成如圖所示的電路，若CP、A 的波形如圖(b)所示，試畫出Q1、Q2 的波形。設(shè)觸發(fā)器的初始狀態(tài)均為零。 (a) (b)圖4-19 題4-8圖解：見圖題解4-8圖題解4-84-9 圖4-

40、20電路是由D觸發(fā)器和與門組成的移相電路，在時鐘脈沖作用下，其輸出端A、B 輸出2個頻率相同，相位差為900 的脈沖信號。試畫出、A、B 端的時序圖。圖4-20 題4-9圖解：見圖題解4-9圖題解4-94-10 某同學(xué)用圖所給器件構(gòu)成電路，并在示波器上觀察到圖所示波形。試問電路是如何連接的?（只需畫出邏輯電路圖）圖4-21 題4-10圖解：見圖題解4-10圖題解4-104-11 電路如圖4-22所示，設(shè)觸發(fā)器初始狀態(tài)均為零，試畫出在CP 作用下Q1 和Q2 的波形。圖4-22 題4-11圖 解：見圖題解4-11圖題解4-114-12 已知CMOS邊沿觸發(fā)結(jié)構(gòu)JK觸發(fā)器各輸入端的電壓波形如圖4-

41、23所示，試畫出、端對應(yīng)的電壓波形。圖4-23 題4-12圖解:見圖題解4-12圖題解4-124-13 所示各觸發(fā)器的CP 波形如圖4-24所示，試畫出各觸發(fā)器輸出端Q 波形。設(shè)各觸發(fā)器的初態(tài)為0。圖4-24 題4-13圖解:見圖題解4-13圖題解4-134-14 圖4-25所示是用CMOS邊沿觸發(fā)器和或非門組成的脈沖分頻電路。試畫出在一系列CP脈沖作用下，Q1、Q2和Z端對應(yīng)的輸出電壓波形。設(shè)觸發(fā)器的初始狀態(tài)皆為Q = 0。圖4-25 題4-14圖解: 見圖題解4-14圖題解4-144-15 圖4-26所示是用維持阻塞結(jié)構(gòu)D觸發(fā)器組成的脈沖分頻電路。試畫出在一系列CP脈沖作用下輸出端Y對應(yīng)的

42、電壓波形。設(shè)觸發(fā)器的初始狀態(tài)均為Q = 0。圖4-26 題4-15圖解: 見圖題解4-15圖題解4-154-16 試畫出圖4-27電路輸出Y、Z的電壓波形，輸入信號A和時鐘CP的電壓波形如圖中所示，設(shè)觸發(fā)器的初始狀態(tài)均為Q = 0。 圖4-27 題4-16圖解 :； 波形見圖題解4-16圖題解4-164-17 試畫出圖4-28電路在一系列CP信號作用下Q1、Q2、Q3端輸出電壓的波形，觸發(fā)器為邊沿觸發(fā)結(jié)構(gòu)，初始狀態(tài)為Q = 0。圖4-28 題4-17圖解：波形見圖題解4-17 圖題解4-174-18試畫出圖4-29電路在圖中所示CP、信號作用下Q1、Q2、Q3的輸出電壓波形，并說明Q1、Q2、

43、Q3輸出信號的頻率與CP信號頻率之間的關(guān)系。圖4-29 題4-18圖解：波形見圖題解4-18 圖題解4-18若CP的頻率為，則Q1、Q2、Q3的頻率分別為、。思考題與習(xí)題題解5-1 填空題（1）組合邏輯電路任何時刻的輸出信號，與該時刻的輸入信號有關(guān) ；與電路原來所處的狀態(tài) 無關(guān) ；時序邏輯電路任何時刻的輸出信號，與該時刻的輸入信號有關(guān) ；與信號作用前電路原來所處的狀態(tài) 有關(guān) 。（2）構(gòu)成一異步進(jìn)制加法計數(shù)器需要 n 個觸發(fā)器，一般將每個觸發(fā)器接成 計數(shù)或T 型觸發(fā)器。計數(shù)脈沖輸入端相連，高位觸發(fā)器的 CP 端與 鄰低位端 相連。（3） 一個4位移位寄存器，經(jīng)過 4 個時鐘脈沖CP后，4位串行輸入數(shù)碼全部存入寄存器；再經(jīng)過 4 個時鐘脈沖CP后可串行輸出4位數(shù)