簡易頻率特性測試儀 陳碩組報告

1、簡易頻率特性測試儀摘要：本系統(tǒng)以MSP430單片機為核心，由DDS頻率合成器及其調(diào)理電路 、RLC被測網(wǎng)絡、高速乘法器、低通濾波、高精度ADC及顯示電路等構(gòu)成。高速DDS頻率合成器AD9854產(chǎn)生兩路正交信號，其中一路通過RLC諧振網(wǎng)絡，其輸出的信號與原始兩路正交信號分別通過乘法器形成兩路帶有直流分量的混頻信號，通過低通濾波提取出該直流信號進入數(shù)模轉(zhuǎn)換器，根據(jù)公式AMP=和Ang=即可得出原始信號通過諧振網(wǎng)絡后得到的幅度與相位值，通過掃頻測試即可得到幅頻與相頻曲線。經(jīng)測試，本設計滿足題目所有基礎部分和部分發(fā)揮部分要求。關鍵字：DDS、待測網(wǎng)絡、高速乘法器、MSP430f1691、 系統(tǒng)方案1、

2、 總體方案設計本系統(tǒng)設計由DDS頻率合成器AD9854實現(xiàn)兩路正交信號的產(chǎn)生，其中一路信號經(jīng)過被測網(wǎng)絡產(chǎn)生待測信號，待測信號與原始的兩路正交信號都通過比較器形成方波，再將該待測信號與原始正交信號通過鎖相放大電路產(chǎn)生兩路帶有直流分量的待測信號信號，經(jīng)過低通濾波形成純正直流信號后根據(jù)AMP=得到幅度，Ang=得到相角。系統(tǒng)框圖： 圖1-1 系統(tǒng)框圖2、DDS方案的論證與選擇方案一：模擬器件實現(xiàn)。采用AD公司AD9854高速DDS模擬器件，通過單片機編程，寫入頻率控制字和相位控制器，實現(xiàn)不同頻率相位的波形輸出。方案二：線上可編程邏輯器件構(gòu)成。通過FPGA，構(gòu)建內(nèi)部DDS模塊 ，編程控制頻率及通過DA

3、輸出產(chǎn)生相應的波形。方案一通過單片機控制，程序簡單，AD9854內(nèi)部時鐘速率最高為300MHz，且該芯片輸出誤差及輸出失調(diào)都較小，完全可以滿足題目要求。方案二中若想輸出高頻波形，則需將FPGA時鐘進行倍頻，這樣會導致輸出的頻率值不能滿足本題0.0001的誤差范圍，同時對DA的要求非常高，綜上所述，我們采用方案一。3、乘法器方案的論證與選擇方案一：利用運放、比較器、電子開關等搭建乘法器。采用兩路同相和反向輸入放大器做為輸入放大，經(jīng)過比較器將參考信號轉(zhuǎn)為方波信號。電子開關用作相敏解調(diào)，最后通過輸出放大和低通濾波得到乘法輸出。方案二：采用集成的模擬乘法器芯片AD835，它作為一款電壓輸出型四象限模擬

4、乘法器，帶寬高達250MHz，其外圍電路非常少，配置簡單 。方案一理論很容易但是電路結(jié)構(gòu)較復雜，本題要求信號達到40M，搭建的電路很難滿足要求。而集成的乘法器IC外圍電路簡單，且足以帶寬也完全滿足要求。綜上，我們采用方案二做為乘法器的設計方案。4、 低通濾波方案的論證與選擇方案一：使用有源低通濾波器，用TI公司的OPA227運放搭建一個有源低通濾波器，設計截止頻率為1Hz,盡可能保留直流分量。方案二：使用巴特沃茲無源低通濾波器，通過RC網(wǎng)絡構(gòu)成地通過濾波，濾去交流成分，保留直流分量。因為本系統(tǒng)中沒有低頻噪聲，交流分量較為固定，不須設計高階濾波器。方案一雖然有源濾波搭建較為麻煩，但可保證通帶內(nèi)直

5、流信號沒有衰減，且OPA227運放輸入失調(diào)電壓很小，基本可以保證輸入直流信號沒有變化，而方案二用RLC網(wǎng)絡雖然電路搭建簡單，但通帶會有衰減，對信號的保真度低，會造成明顯的誤差，綜合考慮, 本系統(tǒng)選用方案一。二、系統(tǒng)理論分析與計算1、整體方案分析及計算該系統(tǒng)設計目的是檢測RLC網(wǎng)絡的幅頻特性及相頻特性。為實現(xiàn)該目的，先用AD9854DDS信號合成器發(fā)出兩路正交的初始信號（Acosx、Asinx），該信號頻率從1M到40M可調(diào)，由Acosx一路通過待測的RLC諧振網(wǎng)絡產(chǎn)生諧振信號，該信號分別與原始的兩路正交信號通過乘法器相乘形成兩路混頻信號進行鎖相放大再濾波，提取出兩路直流電壓，根據(jù)公式AMP=與

6、Ang=分別得到待測網(wǎng)絡的幅頻與相頻特性。2、鎖相放大器分析鎖相放大提取信號利用相關檢測技術，根據(jù)相關性原理，通過自相關或互相關運算，以最大限度地壓縮帶寬、抑制噪聲，完成微弱信號的檢測，主要由相敏檢波部分和低通濾波部分構(gòu)成。若鎖相放大器輸入信號為：參考信號為：其中，和分別為輸入信號和參考信號的頻率，和為對應相位角，和為對應幅值。兩路信號進入相敏檢波后進行乘法，輸出為：上式表明，相敏檢波器的輸出包括兩部分，前者為Us 與Ur的差頻分量，后者為和頻分量。當被測的有用信號與參考信號同步時，即f1 = f2 時，差頻為零，這時差頻分量變成相敏直流電壓分量,而和頻分量為倍頻。通過低通濾波濾除倍頻分量，從

7、而使輸出變?yōu)椋核?，當被測有用信號與參考信號頻率f2 = f1 時，則上式中存在直流分量，即鎖相放大器的直流輸出：2、 濾波器設計 在本系統(tǒng)中，信號從乘法器輸出之后是一個帶有直流分量的混頻信號，為了使后級AD采樣時采得準確的諧振信號電壓，需要對該諧振信號進行濾波，因為本系統(tǒng)沒有低頻噪聲，直流信號中混雜的交流分量也較為固定，故利用TI公司的高精度低噪聲運放OPA227設計二階有源低通濾波器，截止頻率為1Hz即可滿足要求。由截止頻率計算公式=1=，取R=16K，C=10uF。實踐證明設計兩個串聯(lián)的一階低通濾波其效果要好于單獨用一個運放設計兩階低通濾波，故本次設計采用如圖3.2.1電路圖。圖3.2.

8、1 二階1Hz低通濾波電路圖3、 ADC設計本題目要求幅頻測量誤差的絕對值0.5dB；掃頻測量的頻率數(shù)據(jù)顯示的分辨率為100kHz。2s內(nèi)數(shù)據(jù)從在1M變化到40M，最小步進為100K，數(shù)據(jù)變化率最為0.05s。系統(tǒng)幅度絕對誤差0.5dB，根據(jù)實際測試計算我們所需最小分辨率為2.8mv以內(nèi)。故我們采用TI公司具有16位分辨率的高精度數(shù)模轉(zhuǎn)換器ADS115，其能夠以每秒860個采樣數(shù)據(jù)的速率執(zhí)行轉(zhuǎn)換操作，最小分辨率為30.5µv，且能支持4路單端輸入和兩路差分輸入。5、被測網(wǎng)絡設計該題目要求設計中心頻率為20MHz，有載品質(zhì)因素為4，最大電壓增益為-1dB。RLC串聯(lián)諧振網(wǎng)絡的中心頻率即

9、諧振頻率,=20MHz,推得LC=6.333*10-17。串聯(lián)電路的總阻抗，諧振時L=，所以諧振電路中心頻率時的總阻抗為R。為了保證中心頻率時增益為-1dB即0.89，即當即可，即R12.2，取R=1。品質(zhì)因數(shù)=4。當R固定，聯(lián)立LC=6.333*10-17和=4可得L與C的值，考慮到標稱值，取L=3.3uH,C=20pF?？紤]到電感與電容實際值與標記值的誤差，經(jīng)檢測此時品質(zhì)因數(shù)為4.06， 中心頻率為20.2MHz，滿足題目要求。5、 特性曲線顯示 根據(jù)題目要求，掃頻范圍從1M到40M, 同時最小步進大于100KHz，在額定時間范圍內(nèi)最多需要采集數(shù)據(jù)390個，也就是在顯示裝置上面最多只需要顯

10、示390個點，故采用128*64的點陣液晶即可滿足要求。本設計采用 帶中文字庫的12864液晶，其是一種具有4位/8位并行、2線或3線串行多種接口方式，內(nèi)部含有國標一級、二級簡體中文字庫的點陣圖形液晶顯示模塊；其顯示分辨率為128×64, 內(nèi)置8192個16*16點漢字，和128個16*8點ASCII字符集.利用該模塊靈活的接口方式和簡單、方便的操作指令，可方便構(gòu)成本題所需中文人機交互圖形界面以及特性曲線繪制界面。3、 電路與程序設計1、 DDS及后級調(diào)理電路設計本系統(tǒng)采用AD9854DDS信號合成器制作兩路正交信號發(fā)生器，設計實踐中發(fā)現(xiàn)當AD9854輸出高頻時，

11、輸出信號會伴隨較為明顯的噪聲和偏置所以要在AD9854輸出級添加調(diào)偏與低通濾波電路；為了滿足輸出電壓1V，要在輸出級添加同相比例放大電路。因為輸出最大頻率為40MHz，所以設置低通濾波的截止頻率為60MHz。本設計選用ST公司的寬頻帶運放LF351設計兩階有源低通濾波器，電路如圖3.1.1所示。放大模塊選用TI公司的寬帶寬FET輸入運放OPA656，經(jīng)實際測量由DDS直接輸出的信號峰峰值為500mV，故設計兩階同向比例放大器，電路如圖3.1.2所示。圖3.1.1 60MHz低通濾波電路圖3.1.1 AD9854電路2、 被測網(wǎng)絡設計被測網(wǎng)絡為純RLC電路，為了保證輸入電壓穩(wěn)定，在輸入級前段用T

12、I公司的高帶寬電流反饋型運放THS3001做一級跟隨器作為緩沖，同樣后級同樣用THS3001做一級緩沖來保持輸出電壓。在前級緩沖器輸出端串聯(lián)一個50電阻，因為THS3001做同相跟隨器時輸出阻抗非常小所以該50電阻即可為RLC待測網(wǎng)絡的輸入阻抗。在RLC網(wǎng)絡的輸出端加一個50電阻接地，該電阻即為輸出阻抗，根據(jù)系統(tǒng)理論分析與計算中對待測網(wǎng)絡進行的計算（R=1，L=3.3uH, C=20pF）設計出如圖3.2.1所示被測網(wǎng)絡電路圖。圖3.2.1 RLC諧振網(wǎng)絡電路3、乘法器電路設計本系統(tǒng)利用高速乘法器AD835，其外圍電路簡單，本設計中利用Z端調(diào)節(jié)輸出偏置，輸出僅由X,Y決定，調(diào)節(jié)電位器可實現(xiàn)增益

13、微調(diào)，如圖所示。4、 與相關模塊設計 本設計利用MSP430f16做為主控芯片，在IAR軟件平臺上進行程序開發(fā)和模塊驅(qū)動，程序流程圖如圖所示。四、 系統(tǒng)測試1、測試儀器（1）、數(shù)字示波器 Tektronix TDS1002(60MHz 1GS)（2）、DDS函數(shù)信號發(fā)生器 瑞特 SG1060A（3） 、數(shù)字萬用表 UNI-T UT56（4）、線性電源 SG17322、測試方案（1） DDS輸出信號測試FPGA產(chǎn)生m序列作為白噪聲通入5MHz低通濾波器，用示波器觀察濾波器的輸出。調(diào)出示波器FFT功能，觀測白噪聲頻譜及均方根。判定頻譜是否平坦，帶寬是否不大于10MHz，有效值不小于0.2V。進一步

14、提高噪聲有效值，判定是否達到題目發(fā)揮部分要求，噪聲有效值不小于2V。（2） RLC諧振網(wǎng)絡測試（3） 測量速度測試改變DDS輸出頻率，觀測系統(tǒng)刷屏速度是否滿足題目要求。3、測試結(jié)果及分析（1） DDS輸出信號測試根據(jù)測試方案，測試結(jié)果如表4.3.1所示。表4.3.1DDS輸出信號頻率（）幅度頻率幅度頻率幅度頻率幅度頻率幅度（2） 鎖相放大器測試結(jié)果根據(jù)測試方案，測試結(jié)果如表4.1所示。表4.1 鎖相放大器測試結(jié)果測試條件輸入信號：Vp=1V,f=5kHz噪聲有效值500mV2V被測電阻1k1.5k2k1k1.5k2k測試阻值1.05k1.5k2.05k1.1k1.45k1.9k誤差5%0%2.

15、5%10%3.3%5%測試結(jié)果分析：系統(tǒng)采用查表的方式實現(xiàn)電阻阻值測量功能，1k2k間以50進行分段存儲。由測試結(jié)果可以看出，在噪聲有效值為2V、電阻為1k時，系統(tǒng)誤差最大，誤差來源主要是由于信噪比降低，AD采集到直流電壓不穩(wěn)定，夾雜較多噪聲，導致結(jié)果偏差較大。（3） 測量速度測試結(jié)果根據(jù)測試方案，可以看出系統(tǒng)在測試中可以很快的刷新屏幕，測試阻值。完全達到題目2次/s要求。（4） 電容測量測試結(jié)果根據(jù)測試方案描述，系統(tǒng)可以自動識別出電容。容值測試結(jié)果如表4.2所示。表4.2 鎖相放大器測試結(jié)果測試條件輸入信號：Vp=1V,f=5kHz噪聲有效值500mV2V被測電容10nF15nF20nF10nF15nF20n