數(shù)電課后標準答案康華光第五版(完整)(20210124051426)

1、第一章數(shù)字邏輯習(xí)題1) 1數(shù)字電路與數(shù)字信號1.1.2圖形代表的二進制數(shù)0101101001. 1. 4 一周期性數(shù)字波形如圖題所示，試計算：(1)周期；(2)頻率；(3)占空比例MSBLSB0 1211 12(ms)解：因為圖題所示為周期性數(shù)字波，所以兩個相鄰的上升沿之間持續(xù)的時間為周期，T=10ms頻率為周期的倒數(shù)，f=1/T=1/0.01s=100HZ占空比為高電平脈沖寬度與周期的百分比，q=1ms/10ms*100%=10%1.2數(shù)制41.2.2將下列十進制數(shù)轉(zhuǎn)換為二進制數(shù)，八進制數(shù)和十六進制數(shù)(要求轉(zhuǎn)換誤差不大于2 2) ) 127 (4) 2.718解：(2) (127) D= 2

2、7-1= (10000000) B-1= (1111111) B= (177) O= (7F) H(4) (2.718) D=(10.1011)B=(2.54)O=(2.B)H1.4二進制代碼1.4.1 將下列十進制數(shù)轉(zhuǎn)換為8421BCD碼：(1) 43(3) 254.25解：(43) D= (01000011) BCD1.4.3試用十六進制寫書下列字符繁榮ASC n碼的表示：P28(1) +(2) (3) you (4)43解：首先查出每個字符所對應(yīng)的二進制表示的ASCH碼，然后將二進制碼轉(zhuǎn)換為十六進制數(shù)表示。(2) “ + ” 的 ASCH 碼為 0101011 ,則(00101011)

3、B= (2B) H(3) 的 ASCH 碼為 1000000,(01000000)B=(40)H(3)you的ASCH碼為本1111001,1101111,1110101對應(yīng)的十六進制數(shù)分另為79,6F,75(4)43的ASC n碼為0110100,0110011,對應(yīng)的十六緊弓數(shù)分別為34,331.6邏輯函數(shù)及其表示方法1.6.1 在圖題1.6.1中，已知輸入信號 A, B'的波形，畫出各門電路輸出L的波形。第二章邏輯代數(shù)習(xí)題解答2.1.1用真值表證明下列恒等式(4) AB=AB+AB (A B) =AB+AB解：真值表如下ABABABABA出BAB +AB0001011011000

4、010100001100111由最右邊2欄可知，A6 B與AB +AB的真值表完全相同。2.1.3用邏輯代數(shù)定律證明下列等式(3) A ABC ACD (C D)E =A CD E解：A ABC ACD (C D)EA(1 BC) ACD CDE=A ACD CDE=A CD CDE=A CD E2.1.4用代數(shù)法化簡下列各式 Abc(b C)解：ABC(B C)二(AB C)(BC)ABACBBBC CBC=ABC(ABB1)=AB C(6) (AB)(AB)(AB)(AB)解：(A B) (A B) (AB)(AB)=A B A B (A B)(A B)=B AB AB=AB B=A B=

5、AB(9) ABCD ABD BCD ABCBD BC解：ABCD ABD BCD ABCBD BC=ABC(D D) ABD BC(D C)=B(AC AD C D)=B(A C A D)=B(A C D)=AB BC BD2.1.7畫出實現(xiàn)下列邏輯表達式的邏輯電路圖，限使用非門和二輸入與非門(1) L =AB AC7 / 33(2) L =D(A C) L =(A B)(C D)-LL的最簡與或表達式2.2.2 已知函數(shù)L (A, B, C, D)的卡諾圖如圖所示，試寫出函數(shù)解：L(A,B,C,D) =BCD_ BCD BCD ABD2.2.3 用卡諾圖化簡下列個式(1) ABCD + A

6、BCD +AB+AD + ABC 解：ABCD ABCD AB AD ABC =ABCD ABCD AB(C C)(D D) AD(B B)(C C) ABC(D D) =ABCD ABCD ABCD ABCD ABCD ABCD ABCD(6) L(A,B,C,D)=£ m(0, 2,4,6,9,13) +£ d(1,3,5,7,11,15)解：(7) L(A,B,C,D" m(0,13,14,15) +Z d(1,2,3,9,10,11)解：L = AD AC AB2.2.4 已知邏輯函數(shù)L =AB +BC +CA，試用真值表，卡諾圖和邏輯圖（限用非門和與非門

7、）表不解:1由邏輯函數(shù)寫出真值表ABCL000000110101011110011011110111103由卡諾圖，得邏輯表達式l = aB + bC + Ac用摩根定理將與或化為與非表達式L = AB BC AC = AB BC AC4由已知函數(shù)的與非-與非表達式畫出邏輯圖第三章習(xí)題3.1 MOS邏輯門電路3.1.1根據(jù)表題3.1.1所列的三種邏輯門電路的技術(shù)參數(shù)，試選擇一種最合適工作在高噪聲環(huán)境下的門電路。表題3.1.1邏輯門電路的技術(shù)參數(shù)表VOH (min) /VVoL(max)/VVIH (min) /VVL(max)/V邏輯門A2.40.420.8邏輯門B3.50.22.50.6邏輯

8、門C4.20.23.20.8解：根據(jù)表題3.1.1所示邏輯門的參數(shù)，以及式(3.1.1)和式(3.1.2),計算出邏輯門A的高電平和低電平噪聲容限分別為：VNHA =V0H (min) VIH (min) =2.4V 2V=0.4V/NLA (max) = VIL (max)/oL (max) =0.8V0.4V=0.4V同理分別求出邏輯門 B和C的噪聲容限分別為：V NHB =1VV nlb =0.4VV nhc =1VV nlc =0.6V電路的噪聲容限愈大，其抗干擾能力愈強，綜合考慮選擇邏輯門C3.1.3根據(jù)表題3.1.3所列的三種門電路的技術(shù)參數(shù)，計算出它們的延時-功耗積，并確定哪一種

9、邏輯門性能最好表題3.1.3邏輯門電路的技術(shù)參數(shù)表tpLH / nstpHL / nsPd / mW邏輯門B568邏輯門C10101解:延時-功耗積為傳輸延長時間與功耗的乘積，即DP=tpdPD根據(jù)上式可以計算出各邏輯門的延時-功耗分別為tpLH Tphl(1 1.2)nsj2DPa = Pd = *16mw=17.6* 10 J=17.6PJ22同理得出：DPb=44PJDPc=10PJ,邏輯門的DP值愈小，表明它的特性愈好，所以邏輯門C的性 能最好.3.1.5為什么說74HC系列CMOS與非門在+5V電源工作時，輸入端在以下四種接法下都屬 于邏輯0: (1)輸入端接地。(2)輸入端接低于1

10、.5V的電源。(3)輸入端接同類與非門的輸出低電壓0.1V。 (4)輸入端接10k的電阻到地.解:對于74HC系列CMOS門電路來說，輸出和輸入低電平的標準電壓值為：Vol =0.1V,Vil =1.5V,因此有:(1) Vi =0<Vl =1.5V,屬于邏輯門 0(2) Vi <1.5V= Vil ,屬于邏輯門 0 Vi <0.1<Vil =1.5V,屬于邏輯門0(4)由于CMOS管的柵極電流非常小，通常小于1uA,在10k 電阻上產(chǎn)生的壓降小于10mV即Vi <0.01V< Vil =1.5V,故亦屬于邏輯 0.3.1.7求圖題3.1.7所示電路的輸出邏

11、輯表達式.解:圖解3.1.7所示電路中 L1= AB ,L2= BC ,L3= D ,L4實現(xiàn)與功能，即L4=L1 L2 L3,而L= L4JE ,所以輸出邏輯表達式為 L= abLbc_D.e3.1.9圖題3.1.9表示三態(tài)門作總線傳輸?shù)氖疽鈭D，圖中n個三態(tài)門的輸出接到數(shù)據(jù)傳輸總線，D1, D2,Dn為數(shù)據(jù)輸入端，CS1, CS2CSn為片選信號輸入端.試問：CS信號如何進行控制，以便數(shù)據(jù)D1,D2,Dn通過該總線進行正常傳輸。(2)CS信號能否有兩個或兩個以上同時有效 ？如果出現(xiàn)兩個或兩個以上有效 ，可能發(fā)生彳f么情況？ (3)如 果所有CS信號均無效，總線處在什么狀態(tài)？DICS1解：(1

12、)根據(jù)圖解3.1.9可知，片選信號CS1, CS2CSn為高電平有效，當CSi=1時第i個三態(tài)門被選中，其輸入數(shù)據(jù)被送到數(shù)據(jù)傳輸總線上，根據(jù)數(shù)據(jù)傳輸?shù)乃俣龋謺r地給 CS1,CS2CSn端以正脈沖信號，使其相應(yīng)的三態(tài)門的輸出數(shù)據(jù)能分時地到達總線上(2)CS信號不能有兩個或兩個以上同時有效，否則兩個不同的信號將在總線上發(fā)生沖突，即總線不能同時既為0又為1.(3)如果所有CS信號均無效，總線處于高阻狀態(tài).3.1.12試分析3.1.12所示的CMOS電路，說明它們的邏輯功能鞏口pu U35 / 33(C)(D)解：對于圖題3.1.12 (a)所示的CMOS電路，當EN =0時，Tp2和Tn2均導(dǎo)通，

13、丁口和Tn1構(gòu)成的反相器正常工作，L=同，當EN=1時，TP2和TN2均截止，無論 A為高電平還是低電平，輸出端均為高阻狀態(tài)，其真值表如表題解3.1.12所示，該電路是低電平使能三態(tài)非門，其表示符號如圖題解3.1.12 (a)所示。TP1和TN1構(gòu)成反圖題3.1.12 (b)所示CMOS電路，EN =0時，Tp2導(dǎo)通，或非門打開,相器正常工作，L=A;當EN =1時，TP2截止，或非門輸出低電平，使TN1截止，輸出端處于高阻狀態(tài)，該電路是低電平使能三態(tài)緩沖器，其表示符號如圖題解 3.1.12 (b)所示。同理可以分析圖題 3.1.12 (c)和圖題3.1.12 (d)所示的CMOS電路，它們分

14、別為高 電平使能三態(tài)緩沖器和低電平使能三態(tài)非門，其表示符號分別如圖題3.1.12 (c)和圖題3.1.12 (d)所示。EH,AL00101010高阻113.1.12 (a)而一AL00001110高阻11高阻3.1.12 (b)ENAL00高阻01高阻1001113.1.12 (cEH,AL00101010:高阻11高阻3.1.12 (d)3.2.2為什么說TTL與非門的輸入端在以下四種接法下，都屬于邏輯1: (1)輸入端懸空；(2)輸入端接高于2V的電源；(3)輸入端接同類與非門的輸出高電壓3.6V; (4)輸入端接10kQ的電阻到地。解：(1)參見教材圖3.2.4電路，當輸入端懸空時，T

15、i管的集電結(jié)處于正偏，Vcc作用于Ti的集電結(jié)和T2 , T3管的發(fā)射結(jié)，使T2 , T3飽和，使T2管的集電極電位 Vc2=VcEs2+VBE3=0.2+0.7=0.9V ,而 T4管若要導(dǎo)通 VB2=Vc2HBE4+VD=0.7+0.7=1.4V ,故 T4 截止。又因T3飽和導(dǎo)通，故與非門輸出為低電平，由上分析，與非門輸入懸空時相當于輸 入邏輯1。(2)當與非門輸入端接高于 2V的電源時，若T1管的發(fā)射結(jié)導(dǎo)通，則 VBE1涮.5V, T1管的基極電位VB或+ C1=2.5V。而VB1或.1V時，將會使 T1的集電結(jié)處于正偏，T2, T3處于飽和狀態(tài)，使T4截止，與非門輸出為低電平。故與非

16、門輸出端接高于2V的電源時，相當于輸入邏輯1。(3)與非門的輸入端接同類與非門的輸出高電平3.6V輸出時，若 Ti管導(dǎo)通，則Vbi=3.6+0.5=4.1 。而若Vbi>2.1V時，將使的集電結(jié)正偏，T2, T3處于飽和狀態(tài)，這時VB1被鉗位在2.4V,即T1的發(fā)射結(jié)不可能處于導(dǎo)通狀態(tài)，而是處于反偏截止。由(1) (2),當VB1段.1V ,與非門輸出為低電平。(4)與非門輸入端接 10k的電阻到地時，教材圖 3.2.8的與非門輸入端相當于解3.2.2圖R工所示。這時輸入電壓為Vk RI+Rb (Vcc-VBE)=10 (5-0.7) / (10+4) =3.07V。若導(dǎo)通，則 Vbi=

17、3.07+ Vbe=3.07+0.5=3.57 V 。但 Vbi 是個不可能大于 2.1V 的。當 Vbi=2.1V 時，將使管的集電結(jié)正偏，T2, T3處于飽和，使 Vbi被鉗位在2.1V,因此，當 Ri=10kQ時，T1 將處于截止狀態(tài)，由(1)這時相當于輸入端輸入高電平。- 工3.2.3 設(shè)有一個74LS04反相器驅(qū)動兩個74ALs04反相器和四個74LS04反相器。(1)問 驅(qū)動門是否超載？ ( 2)若超載，試提出一改進方案；若未超載，問還可增加幾個74LS04門？解：(1)根據(jù)題意，74LS04為驅(qū)動門，同時它有時負載門，負載門中還有 74LS04。 從主教材附錄 A查出74LS04

18、和74ALS04的參數(shù)如下(不考慮符號)74LS04 : IOL(max) =8mA, I OH (max) =0.4mA。 11H (max) =0.02mA.4 個 74LS04 的輸入電流為：4 Iil(max) =4 * 0.4mA=1.6mA,4 I ih (max) =40.02mA=0.08mA2 個 74ALs04 的輸入電流為：2 IiL(max)=2 M 0.1mA=0.2mA,2 I ih (max) =2 m 0.02mA=0.04mA 。3.2.3 (a74LS044 個74ALS04 的高電平輸入電流的最大值 4 Iih (max) =0.08mA 電流之和為 0.

19、08mA+0.04mA=0.12mA.而74LS04能提供0.4mA的拉電流，并不超載。 灌電流負載情況如圖題解3.2.3 (b)所示，驅(qū)動門的總灌電流為 1.6mA+0.2mA=1.8mA.而74LS04能提供8mA的灌電流，也未超載。(2)從上面分析計算可知，74LS04所驅(qū)動的兩類負載無論書灌電流還是拉電流均未超3.2.4圖題3.2.4所示為集電極門74LS03驅(qū)動5個CMOS邏輯門，已知OC門輸管截止時的漏電流=0.2mA ;負載門的參數(shù)為：=4V,=1V,=1A試計算上拉電阻的值。從主教材附錄 A 查得 74LS03 的參數(shù)為：VoH(min) =2.7V , VoL(max)=0.

20、5V, loL(max) =8mA.根據(jù)3.2.4 (a)所示,式(3.1.6)形式(3.1.7)可以計算出上拉電阻的值。灌電流情況如圖題解74LS03 輸出為低電平， IiL(totai) =5 Iil =5 M 0.001mA=0.005mA,有VDD -VoL(max)(5 - 4)VRp(min) = = - 0.56KJIOL (max) _ I IL(total )(8 -0.005) mA拉電流情況如圖題解3.2.4 (b)所示，74LS03輸出為高電平,Iih (total) =5 Iih =50.001mA=0.005mA由于Voh (min) <VlH (min)為了

21、保證負載門的輸入高電平，取 Voh (min) =4V有Rp (max)=Vdd -Voh (min)(5 - 4)V.=4.9K 1lOL(total) I IH (total) (0.2 -0.005)mA綜上所述，Rp的取值范圍為0.56建、4.9建3.6.7設(shè)計一發(fā)光二極管(LED)驅(qū)動電路，設(shè)LED的參數(shù)為Vf =2.5V, Id =4.5Ma。若Vcc=5V,當 LED發(fā)亮?xí)r，電路的輸出為低電平，選出集成門電路的型號，并畫出電路圖.解:設(shè)驅(qū)動電路如圖題解3.6.7所示，選用74LSO4作為驅(qū)動器件，它的輸出低電平電流I OL (max) =8mA, Vol (max) =0.5V,

22、電路中的限流電阻Vcc Vf VoLg)(5 -2.5 -0.5)vR=4 444 QId4.5mAVcc第四章 組合邏輯 習(xí)題解答4. 1. 2組合邏輯電路及輸入波形（A.B）如圖題4.1.2所示，試寫出輸出端的邏輯表達式 并畫出輸出波形。_nu解：由邏輯電路寫出邏輯表達式L = AB AB = AL B首先將輸入波形分段，然后逐段畫出輸出波形。當A.B信號相同時，輸出為 1,不同時，輸出為 0,得到輸出波形。_nTLnJ如圖所示4.2.1試用2輸入與非門設(shè)計一個 3輸入的組合邏輯電路。 當輸入的二進制碼小于 3時, 輸出為0；輸入大于等于3時，輸出為1。解：根據(jù)組合邏輯的設(shè)計過程，首先要確

23、定輸入輸出變量，列出真值表。由卡諾圖化簡得到最簡與或式，然后根據(jù)要求對表達式進行變換，畫出邏輯圖1）設(shè)入變量為A.B.C輸出變量為L,根據(jù)題意列真值表A B C L000000100100011110011011110111112）由卡諾圖化簡，經(jīng)過變換得到邏輯表達式L = A BC = A* BC3）用2輸入與非門實現(xiàn)上述邏輯表達式A -| & 力4. 2. 7 某足球評委會由一位教練和三位球迷組成，對裁判員的判罰進行表決。當滿足以下條件時表示同意； 有三人或三人以上同意， 或者有兩人同意，但其中一人是叫教練。 試用 2輸入與非門設(shè)計該表決電路。解：1 ）設(shè)一位教練和三位球迷分別用

24、A和B.C.D表示，并且這些輸入變量為 1時表示同 意，為0時表示不同意，輸出L表示表決結(jié)果。L為1時表示同意判罰，為0時表示不同意。由此列出真值表輸入輸出AB CD L000000001000100001100100001010011000111110000100111010110111110011101111101111112）由真值表畫卡諾圖由卡諾圖化簡得 L=AB+AC+AD+BCD由于規(guī)定只能用2輸入與非門，將上式變換為兩變量的與非一一與非運算式L =AB* AC*AD* BCD =AB* AC*AD* B*CD3）根據(jù)L的邏輯表達式畫出由2輸入與非門組成的邏輯電路4. 3. 3判斷

25、圖所示電路在什么條件下產(chǎn)生競爭冒險，怎樣修改電路能消除競爭冒險解：根據(jù)電路圖寫出邏輯表達式并化簡得L = A*B + BC當A=0, C=1時，L=B+B有可能產(chǎn)生競爭冒險，為消除可能產(chǎn)生的競爭冒險,增加乘積項使 Ac ，使l=A*B + bc+Ac，修改后的電路如圖4.4.4 試用74HC147設(shè)計鍵盤編碼電路，十個按鍵分別對應(yīng)十進制數(shù)09,編碼器的輸出為8421BC加。要求按鍵9的優(yōu)先級別最高， 并且有工作狀態(tài)標志， 以說明沒有按鍵按下和 按鍵0按下兩種情況。解：真值表電路圖尸0c1 kflxio>->>->->應(yīng)r04.4.6用譯碼器74HC138和適當?shù)倪?/p>

26、輯門實現(xiàn)函數(shù)F=. AEC+ABC+ABC+ABC解：將函數(shù)式變換為最小項之和的形式F=二._-7T”二. -r-. +> +.n將輸入變量A、B、C分別接入A?、At、A心端,并將使能端接有效電平。由于 74HC138 是低電平有效輸出，所以將最小項變換為反函數(shù)的形式L = I - .1 I .,'在譯碼器的輸出端加一個與非門，實現(xiàn)給定的組合函數(shù)。LI wEi74HC13BAoAi抬Yo Y. Y己 Ya Y4Ys Ys Y?4.4.14 七段顯示譯碼電路如圖題4. 4. 14 (a)所示，又應(yīng)圖題 4. 4, 14 (b)所示輸人波形，試確定顯示器顯示的字符序列解：當LE=0

27、時，圖題4, 4。14 (a)所示譯碼器能正常工作。所顯示的字符即為 A2A2A1A 所表示的十進制數(shù)，顯示的字符序列為 0、1、6、9、4。當LE由0跳變1時，數(shù)字4被鎖 存，所以持續(xù)顯示 4。4.4.19試用4選1數(shù)據(jù)選擇器74HC15染生邏書茸函數(shù)L(A,B,C)=£ m(1,2,6,7).解：74HC15的功能表如教材中表解4.4.19所示。根據(jù)表達式列出真值表如下。將變量A、B分別接入地址選擇輸入端Si、So,變量C接入輸入端。從表中可以 看出輸出L與變量C之間的關(guān)系，當AB=00時，L= C,因此數(shù)據(jù)端I。接C;當AB=01時，L=C, Ii接C；當AB為10和11時，L

28、分別為0和1,數(shù)據(jù)輸入端I2和I3分 別接0和1。由此可得邏輯函數(shù)產(chǎn)生器，如圖解 4.4.19所示。輸入輸出ABCL001 00L=C001101：01L =C01110100001010110111111圖解4 4 194.4.21 應(yīng)用74HC151實現(xiàn)如下邏輯函數(shù)。解：1. F =aBC ABC ABC =m4 m5 m1D1=D4=D5=俱他=0 2.Y =AQBOC (AB -AB)QC AB + ABC + (ABAB)C=(AB +4 B)C+4BC +A5C -AB CA BC ABC +ABC=nij +/n4 + m7 .4 =d3 也= a =o q =o2 =p4 =n

29、774HC151YEN+即"1 A必以"員斗cfL-AlCUBCHBCY74HC151Y1(N4, 4. 26試用數(shù)值比較器74HC85設(shè)計一個8421BC則有效性測試電路，當輸人為8421BC則時，/U出為1,否則為00解：測試電路如圖題解4. 4. 26所示，當輸人的08421BC駟小于1010時，F(xiàn)A<B輸出為1,否則0為0。1BCD碼輸入4. 4. 31由4位數(shù)加法器74HC283勾成的邏輯電路如圖題 4。4. 31所示，M和 N為控制端，試分析該電路的功能。解：分析圖題4. 4, 31所示電路，根據(jù)MN的不同取值，確定加法器 74HC283 的輸入端B3B2

30、B1B0勺值。當MN= 00時，力口法器74HC283勺輸人端B3B2B1B0 0000,則加法器的輸出為 S= I。當MN= 01時，輸入端B3B2B1B00010,加法器 的輸出S=I+2。同理，可 分析其他情況，如表題解4. 4. 31所示。霆髓解4*4.3】MN瓦-MftfS00a0001 + 0100Q111 + 301001Q1 + 2)1«1011 + 5該電路為可控制的加法電路M第六章習(xí)題答案N6.1.6已知某時序電路的狀態(tài)表如表題6. 1, 6所示，輸人為 A,試畫出它的狀態(tài)圖。如果電路的初始狀態(tài)在 b,輸人信號A依次是0、1、0、1、1、1、1,試求其相應(yīng)的輸出。

31、衰題6.1.6現(xiàn)態(tài)次態(tài)/輸出(5*"/外4=0A = 1就a/05/0ba/1d/lCb/1e/1dd/6c/0bAa/l6 (a)6,解：根據(jù)表題6。1. 6所示的狀態(tài)表，可直接畫出與其對應(yīng)的狀態(tài)圖， 如圖題解6. 1。 所示。當從初態(tài)b開始，依次輸人 0、1、0、1、1、1、1信號時，該時序電路將按圖題解 1. 6 (b)所示的順序改變狀態(tài)，因而其相應(yīng)的輸出為 1、0、1、0、1、0、1。6.2.1試分析圖題6。2. 1 (a)所示時序電路，畫出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài) 為0,試畫出在圖題 6. 2. 1 (b)所示波形作用下，Q和z的波形圖。戶-rLrLrLnTLrL

32、rLTLrL/ LJLJ解：狀態(tài)方程和輸出方程:“ jirLrLTLnrLrLrLrL,-ULJ 1_nnTL/ "LJLJLJ(b)般地解6,2. 16.2.4 分析圖題6. 2。4所示電路，寫出它的激勵方程組、狀態(tài)方程組和輸出方程，畫出狀 態(tài)表和狀態(tài)圖。解：激勵方程3 = && =1狀態(tài)方程輸出方程Z=AQ1Q0根據(jù)狀態(tài)方程組和輸出方程可列出狀態(tài)表，如表題解6. 2. 4所示，狀態(tài)圖如圖題解6。2.所示。Q：Q；A = 0A =10001/D01/。0110/0n/o1000/000/01100/000/1衰愿解6,烈4圖題解&246.2.5分析圖題6.

33、2. 5所示同步時序電路，寫出各觸發(fā)器的激勵方程、電路的狀態(tài)方程組 和輸出方程，畫出狀態(tài)表和狀態(tài)圖。圖題6. £5解：激勵方程A 匚 aQqQi狀態(tài)方程。廣=初典。，=收何十奴：="。；+。；）Q：“ 二砥春Q：Q（Q：*：）輸出方程Z =秘根據(jù)狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表，如表題解6, 2, 5所示，狀態(tài)圖如圖題解6。2. 5所示。隸題解& X50；。該AA-1A =0A = 100D000/0001/0100(HMJ/1001/o001(HM/0010/0101ow/«010011/0110040/1011/0011100/0011/0m/i

34、on/o圖題解6. 2.56.3.1用JK觸發(fā)器設(shè)計一個同步時序電路，狀態(tài)表如下震題6. 3,1Q；Q；A =0(w01/011/00110/000/01011/tt01/0HM/lW1解：所要設(shè)計的電路有 4個狀態(tài)，需要用兩個 JK觸發(fā)器實現(xiàn)。(1)列狀態(tài)轉(zhuǎn)換真值表和激勵表由表題6。3. 1所示的狀態(tài)表和JK觸發(fā)器的激勵表，可列出狀態(tài)轉(zhuǎn)換真值表和對各觸發(fā)器 的激勵信號，如表題解 6. 3。1所示。(2)求激勵方程組和輸出方程由表題解6. 3. 1畫出各觸發(fā)器J、K端和電路輸出端 y的卡諾圖，如圖題解 6. 3. 1 (a) 所示。從而，得到化簡的激勵方程組= Kd = 17i = &

35、 SQ。輸出方程Y=Q1Q0Q1Q0A由輸出方程和激勵方程話電路圖題解6. 3.6.3.4試用下降沿出發(fā)的 D觸發(fā)器設(shè)計一同步時序電路，狀態(tài)圖如 6.3.4 (a) , S0S1S2的編 碼如 6.3.4 (a)解：圖題6. 3。4 (b)以卡諾圖方式表達出所要求的狀態(tài)編碼方案，即 S0= 00, Si=01, S2= 10, S3為無效狀態(tài)。電路需要兩個下降沿觸發(fā)的D觸發(fā)器實現(xiàn)，設(shè)兩個觸發(fā)器的輸出為Q1、Q0 ,輸人信號為 A ,輸出信號為 Y0/圖題3.4(1)由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表，如表題解6。3. 4所示。無效狀態(tài)的次態(tài)可用無關(guān)項x表不。(2)畫出激勵信號和輸出信號的卡諾圖。

36、根據(jù) D觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表 直接畫出2個卡諾圖，如圖題解 6. 3。4 (a)所示。|賽摩解6.3.4*AY0Q0«o00010i0010I0O01!«g1004001010fti110XXX111XXX(3)由卡諾圖得激勵方程由 1 二 AQo，& =4Qi輸出方程Y=AQ1(4)根據(jù)激勵方程組和輸出方程畫出邏輯電路圖，如圖題解 6. 3. 4 (b)所示。4 (b)(5)檢查電路是否能自啟動。 由D觸發(fā)器的特性方程 QA-l=D，可得圖題解6.3, 所示電路的狀態(tài)方程組為。產(chǎn)UQ；代入無效狀態(tài)11,可得次態(tài)為00,輸出Y=1。如圖(c)l(C)

37、圖題.解6.3.46.5.1試畫出圖題6. 5. 1所示電路的輸出(Q3 Q0)波形，分析電路的邏輯功能。圖題6. 5一 1解：74HC194功能由S1S0控制00保持，01右移 10左移11并行輸入當啟動信號端輸人一低電平時，使S1=1,這時有So =Sl=1,移位寄存器74HC194執(zhí)行并行輸人功能，Q3Q2Q1Q0 = D3D2D1D0 =1110。啟動信號撤消后，由于Q。=0,經(jīng)兩級與非門后，使S1=0,這時有S1S0= 01,寄存器開始執(zhí)行右移操作。在移位過程中，因為Q3Q2、Q1、Q0中總有一個為0,因而能夠維持 S1S0=01狀態(tài)，使右移操作持續(xù)進行下去。其移位 情況如圖題解6,

38、 5, 1所示。由圖題解6. 5。1可知，該電路能按固定的時序輸出低電平脈沖，是一個四相時序脈沖產(chǎn)生 電路。-jVuVlA.q-LJ Ia I6.5.6試用上升沿觸發(fā)的 D觸發(fā)器及門電路組成 3位同步二進制加1計數(shù)器；畫出邏輯圖 解：3位二進制計數(shù)器需要用3個觸發(fā)器。因是同步計數(shù)器，故各觸發(fā)器的CP端接同一時鐘脈沖源。(1)列出該計數(shù)器的狀態(tài)表和激勵表，如表題解6.5.6所示'表題解瓜5.6計收膿沖現(xiàn)態(tài)次 態(tài)激勵信號CP的順序。；Q；%q；tcr13 E /000。0010«11001010010201001101】3fl1110。1004100101101510111011

39、06110 _1IJ1t171 1 1000000(2)用卡諾圖化簡，得激勵方程口產(chǎn) QK、+ Q4a +PwQiQq。產(chǎn)QQ0+Q1R 。北=On= <?2®(?i<?o) =Qj Q口(3)畫出電路圖題解6一 5,66.5.10用JK觸發(fā)器設(shè)計一個同步六進制加1計數(shù)器解：需要3個觸發(fā)器(1)狀態(tài)表，激勵表(2)用卡諾圖化簡得激勵方程圖題解6, 5一 10(4)檢查自啟動能力。 當計數(shù)器進入無效狀態(tài)110時，在CP脈沖作用下，電路的狀態(tài)將按衰蹲立 5,10計數(shù)脈沖CP的順序現(xiàn)。:態(tài)*,次態(tài)QLh 1激勵信號Q：Q；氏八00000010X«X1XJ001010Q

40、X1XX1201001i0XX01X3011101XX1X1410°10jX00X1X5101000X10XM1110XXXXXXXXX111XXXKXXXX110 111000變化，計數(shù)器能夠自啟動。6.5.15 試用74HCT161設(shè)計一個計數(shù)器，其計數(shù)態(tài)為自然二進制數(shù)10011111。解：由設(shè)計要求可知，74HCT161在計數(shù)過程中要跳過 00001000九個狀態(tài)而保留10011111七個狀態(tài)。因此，可用“反饋量數(shù)法”實現(xiàn)：令 74HCT161的數(shù)據(jù)輸人端 D3D2D1D0 = 1001,并將進位信號TC經(jīng)反相器反相后加至并行置數(shù)使能端上。所設(shè)計的電路如圖題解6。5. 15所示

41、。161為異步清零，同步置數(shù)。圖題解6. 5. 156.5.18 試分析電路，說明電路是幾進制計數(shù)器解：兩片74HCT161級聯(lián)后，最多可能有 162=256個不同的狀態(tài)。而用“反饋置數(shù)法”構(gòu)成的圖題6. 5。18所示電路中，數(shù)據(jù)輸人端所加的數(shù)據(jù)01010010,它所對應(yīng)的十進制數(shù)是82,說明該電路在置數(shù)以后從01010010態(tài)開始計數(shù)，跳過了 82個狀態(tài)。因此，該計數(shù)器的模M=255 82= 174,即一百七十四進制計數(shù)器。6.5.19 試用74HCT161構(gòu)成同步二十四一制計數(shù)器，要求采用兩種不同得方法。解：因為M=24,有16VMV256,所以要用兩片74HCT161。將兩芯片的CP端直接與計數(shù) 脈沖相連，構(gòu)成同步電路，并將低位芯片的進位信號連到高位芯片的計數(shù)使能端。用“反饋清零法”或“反饋置數(shù)法”跳過 256 24= 232個多余狀態(tài)。反饋清零法：利用 74HCT161的“異步清零”功能，在第24個計數(shù)脈沖作用后，電路的輸出狀態(tài)為00011000時，將低位芯片的Q3及高位芯