簡易存儲示波器的設計與實現(xiàn)

1、 簡易存儲示波器的設計與實現(xiàn)摘要本系統(tǒng)基于單片機最小系統(tǒng)，以高速模數(shù)轉(zhuǎn)換器TLC5510為核心，利用CPLD構(gòu)成高速邏輯控制器件控制高速A/D芯片采樣轉(zhuǎn)換和雙口RAM存儲數(shù)據(jù)、回放波形。本系統(tǒng)主要由七個子模塊電路構(gòu)成：前級程控放大電路、TLC5510高速采樣電路、基于CPLD的高速邏輯控制電路、數(shù)據(jù)存入與讀出的雙口RAM電路、AD7523 D/A轉(zhuǎn)換電路、觸發(fā)電路、單片機最小系統(tǒng)。系統(tǒng)實現(xiàn)了單/雙蹤顯示、多觸發(fā)方式、波形存儲等多種功能。系統(tǒng)硬件設計應用了EDA工具，軟件設計采用模塊化編程方法。 關(guān)鍵字 程控增益放大 高速模數(shù)轉(zhuǎn)換器 數(shù)模轉(zhuǎn)換器 雙口RAM CPLD 一、 方案設計與論證 1.1

2、 總體方案設計 數(shù)字存儲示波器是可以方便的實現(xiàn)對模擬信號進行存儲，并能利用微處理器對存儲數(shù)據(jù)做進一步處理的示波器，它具有實時顯示和存儲兩種工作模式，其實時采樣工作方式?jīng)Q定了系統(tǒng)設計方案必須采用高速數(shù)據(jù)的采集和處理技術(shù)，因而，高速數(shù)據(jù)采集、存儲和回放電路的設計成為系統(tǒng)設計的難點。由于受單片機時鐘頻率的限制，數(shù)據(jù)采集過程必須由高速邏輯器件控制，因此本設計以高速A/D轉(zhuǎn)換器TLC5510為核心，利用CPLD產(chǎn)生高速的邏輯控制器件控制高速A/D芯片采樣轉(zhuǎn)換，并利用雙口RAM存儲數(shù)據(jù)、回放波形?？傮w方案設計如圖1所示Y輸入示波器X輸入D/A轉(zhuǎn)換RAMR/WA/D轉(zhuǎn)換衰減放大輸入信號 CPLD產(chǎn)生控制部分

3、D/A轉(zhuǎn)換觸發(fā)方式 圖1 CPLD高速邏輯控制實現(xiàn)簡易數(shù)字存儲示波器原理框圖1. 2模塊電路設計1.2.1前級信號處理模塊的設計利用模擬開關(guān)MAX333A構(gòu)成單、雙蹤切換及程控放大電路。此模塊的主要功能是控制兩路信號的分時選通，并對輸入信號的幅值進行程控放大，使輸入信號的幅度滿足模數(shù)轉(zhuǎn)換器所要求的動態(tài)轉(zhuǎn)換范圍，并滿足垂直靈敏度指標要求。CH1、CH2兩路波形信號分別經(jīng)過OP07構(gòu)成的射隨器后，輸入到模擬開關(guān)MAX333A，由CPLD產(chǎn)生的地址信號的最低位AR0控制CH1和CH2的高速輪流切換。分時采樣兩路信號。程控放大單元運用寬帶運放構(gòu)成放大器，高頻信號失真很小，并且由精密電位器構(gòu)成反相放大電

4、路，完成輸入信號的0.25倍、2.5倍、25倍精確放大。后級運放實現(xiàn)+1.6V 電平抬升，以滿足模數(shù)轉(zhuǎn)換的0.6V2.6V動態(tài)范圍（原因見下面分析）。具體電路設計框圖如圖2所示 二 CH1 射隨器 選 三檔程控 一倍反相 一 放大和+1.6V 限伏電路 ADC CH2 射隨器 開 反相放大 電平抬升 關(guān) 圖2 前級信號處理設計框圖具體實現(xiàn)電路圖如圖3所示圖3 三檔程控增益放大電路圖1.2.2數(shù)據(jù)采集電路設計本系統(tǒng)采用高速模/數(shù)轉(zhuǎn)換器TLC5510，此款ADC的最高采樣速率為20Msps。Vref（B）Vref（T）的動態(tài)轉(zhuǎn)換范圍。CLK端上升沿開采樣。輸出使能端OE接低電平時，在2.5個CLK

5、周期后，采樣量化數(shù)據(jù)自動呈現(xiàn)在數(shù)據(jù)線上。TLC5510的工作時序圖如圖4所示 圖4 TLC5510工作時序圖編碼方式如表1所示輸入電壓范圍 輸出數(shù)字編碼MSB LSB Vref（B） Vref（T）0 0 0 0 0 0 0 0。0 1 1 1 1 1 1 11 0 0 0 0 0 0 0。1 1 1 1 1 1 1 1表1 TLC5510編碼方式設計中，AD芯片采用內(nèi)部參考電壓，ref(B) 0.6V; ref(B) 2.6V；動態(tài)轉(zhuǎn)換范圍為0.6V2.6V。具體連接電路圖如圖5所示1.2.3 CPLD高速邏輯控制器高速控制部分電路由四個子模塊組成：掃描時間因數(shù)t/div控制器，觸發(fā)功能控制

6、器，寫地址計數(shù)器，讀地址計數(shù)器。這四部分電路均由CPLD設計完成，內(nèi)部邏輯模塊可表示如圖6所示圖6 CPLD高速邏輯控制單元框圖各模塊基本功能如下所述：·掃描時間因數(shù)t/div控制器實際上是一個時基分頻器，用于控制A/D轉(zhuǎn)換采樣速率以及存儲器的寫入速度。采用穩(wěn)定度較高的40MHz有源晶振。將其作為CPLD的時鐘基準輸入。在CPLD中，先對其進行4分頻。目的是保證較高的相位穩(wěn)定度。再由CPLD生成一個分頻比可調(diào)的分頻器，將分頻后的10M時鐘進行可調(diào)分頻，得到不同的采樣時鐘。因此這一模塊除有源晶振以外，其余部分均在CPLD中實現(xiàn)。·觸發(fā)功能控制器實現(xiàn)了單次觸發(fā)、電平觸發(fā)和連續(xù)觸

7、發(fā)功能，體現(xiàn)了數(shù)字存儲示波器的一大優(yōu)點。具體實現(xiàn)電路見觸發(fā)電路設計說明。·寫地址計數(shù)器用來產(chǎn)生寫地址信號，它由CPLD生成二進制的計數(shù)器，計數(shù)器的位數(shù)由存儲長度來確定。寫地址計數(shù)器的計數(shù)頻率與A/D轉(zhuǎn)換器的取樣時鐘頻率相同，產(chǎn)生寫地址數(shù)據(jù)送至雙口RAM的地址線。·讀地址計數(shù)器用來產(chǎn)生讀地址信號，它由CPLD生成二進制的計數(shù)器，產(chǎn)生讀地址信號將數(shù)據(jù)從雙口RAM中讀出。1.2.4 雙口RAM讀寫采樣數(shù)據(jù)AD采樣量化數(shù)據(jù)由雙口RAM存儲。IDT7134有兩組相互隔離的數(shù)據(jù)線、地址線、片選線和讀寫控制線。它們可以對RAM內(nèi)部的存儲單元同時進行讀寫操作。并且互不影響，這樣就解決了高速

8、存取和讀取的問題。存儲數(shù)據(jù)線與AD采樣量化輸出數(shù)據(jù)線相連，讀出數(shù)據(jù)線與列掃描DA數(shù)據(jù)線相連。存儲與讀出的地址線受CPLD控制。具體連接圖如圖7所示圖7 雙口RAM連接圖1.2.5 觸發(fā)電路設計本設計實現(xiàn)了單次觸發(fā)、電平觸發(fā)和連續(xù)觸發(fā)功能。其中電平觸發(fā)可以選擇CH1、CH2和外部輸入信號三路信號觸發(fā)。·單次觸發(fā)存儲顯示方式每按動一次“單次觸發(fā)”鍵，啟動CPLD控制AD開采樣200點并存儲采樣數(shù)據(jù)。讀地址線循環(huán)讀出此200點數(shù)據(jù)，連續(xù)送顯示。·電平觸發(fā)顯示方式利用高速比較器MAX921，產(chǎn)生比較脈沖。上升沿啟動AD開采樣200點并存儲采樣數(shù)據(jù)，讀地址線循環(huán)讀出此200點數(shù)據(jù)，同

9、時送顯示。AD采樣過程中，屏蔽觸發(fā)脈沖。觸發(fā)電平正負5V可調(diào)。電平觸發(fā)原理圖如圖8所示圖8 電平觸發(fā)原理圖具體實現(xiàn)電路圖如圖9所示圖9 電平觸發(fā)電路圖·連續(xù)觸發(fā)顯示方式連續(xù)觸發(fā)方式下，儀器能對信號進行采集、存儲并實時顯示。1.2.6 行/列掃描電路設計由高速數(shù)/模轉(zhuǎn)換器AD7523，構(gòu)成行/列掃描電路核心。·行掃描電路 CPLD內(nèi)的地址累加器的輸出控制AD7523不斷輸出鋸齒波，后級是一個加法電路，調(diào)節(jié)電位器，可以實現(xiàn)對輸出鋸齒波的直流電平移動。達到調(diào)節(jié)顯示器上波形左右位置平移的功能。具體電路如圖10所示圖10 行掃描電路圖 ·列掃描電路由AD7532、模擬開關(guān)和

10、電平調(diào)節(jié)電路構(gòu)成列掃描電路。雙口RAM右端的數(shù)據(jù)口輸出數(shù)據(jù)送AD7532，后級兩個電平跌價調(diào)節(jié)電路，調(diào)節(jié)電位器可以實現(xiàn)對CH1和CH2兩個通道輸出波形的上下平移。模擬開關(guān)MAX333A實現(xiàn)單/雙蹤切換功能。具體電路如圖11所示圖11 列掃描電路圖1.2.7 輸出信號與模擬示波器的連接顯示采樣模擬示波器的XY方式，在XY方式下，示波器的垂直軸和水平軸的偏轉(zhuǎn)電壓由外部提供。屏幕上每一個位置都有對應的一個XY坐標。因此，只要提供波形的坐標數(shù)據(jù)，經(jīng)D/A轉(zhuǎn)換送至X、Y軸即可，顯示時，地址計數(shù)器以固定的頻率循環(huán)計數(shù)，地址信號直接送至行掃描DA，產(chǎn)生周期鋸齒波，對應X軸偏轉(zhuǎn)電壓；雙口RAM數(shù)據(jù)送至列掃描D

11、A，對應Y軸偏轉(zhuǎn)電壓。具體輸出信號如圖12所示圖12 顯示原理圖二、 理論分析與參數(shù)計算2.1 程控放大器增益 程控增益放大器的放大倍數(shù)要求滿足垂直靈敏度指標，同時兼顧系統(tǒng)輸入信號和AD輸入信號幅值范圍。 指標要求設置0.01V/div、0. 1V/div、1V/div三檔垂直靈敏度，系統(tǒng)輸入信號范圍為4V4V；AD輸入信號幅度為0.62.6V。綜合以上指標，設置三檔放大倍數(shù)分別為0.25倍、2.5倍、25倍，其中0.25倍放大倍數(shù)對應1V/div垂直靈敏度； 2.5倍放大倍數(shù)對應0.1V/div垂直靈敏度；25倍放大倍數(shù)對應0.01V/div垂直靈敏度。2.2 采樣率Fs與掃描時間因數(shù)在固定

12、存儲深度M的條件下，采樣速率Fs與掃描時間因數(shù)S成反比。關(guān)系是 10S×FsM 取M=200，則Fs20/S 設計掃描時間因數(shù)從20uS/div200mS/div，共有13檔，覆蓋題目要求的3檔掃描時間因數(shù)。依據(jù)上式，計算對應的采樣速率如表2所示S(/div)20uS40uS100uS200uS500uS1mS2mSFs(KHz)1000500200100402010S(/div)5mS10mS20mS50mS100mS200mSFs(KHz)4210.40.20.1 表2 掃描時間因數(shù)與采樣速率對照表值得注意的是：采樣速率的獲得是對時基信號進行可調(diào)分頻得到的。實際設計中需要對輸入分

13、頻器的10MHz信號進行可調(diào)分頻得到上表所列采樣速率。2.3 A/D芯片的選取A/D芯片的位數(shù)取決于垂直分辨率，指標要求垂直分辨率為32級/div，示波器滿刻度為8格。垂直方向上應該有32×825628量化級，因此A/D轉(zhuǎn)換器的位數(shù)不應該低于8位。此外，從表2可知，A/D轉(zhuǎn)換器的采樣率不應低于1MHz，本設計采樣8位并行高速A/D轉(zhuǎn)換器TLC5510，最高采樣率為20MHz，滿足采樣率要求。2.4 輸入信號峰峰值測量通過89C51讀取并分析RAM中的數(shù)據(jù)，判斷最大值、最小值，由此可以計算出峰峰值。三、 軟件設計3.1 系統(tǒng)軟件主程序流程圖 開始系統(tǒng)初始化按鍵功能選擇 單 連 電 單

14、雙 峰 顯示 顯示 自動 次 續(xù) 平 蹤 蹤 值 采樣 放大 量程 觸 觸 觸 顯 顯 顯 速率 倍數(shù) 轉(zhuǎn)換 發(fā) 發(fā) 發(fā) 示 示 示 顯示波形 圖13 系統(tǒng)軟件主程序流程圖3.2 CPLD高速邏輯控制單元設計 3.2.1分頻比可調(diào)分頻器設計 使用VHDL語言描述分頻比可調(diào)的分頻器，其基本思想是：在分頻器內(nèi)部串聯(lián)數(shù)個小的分頻器，分別可以實現(xiàn)2、4、5、10等分頻，利用D0D5和Sel0、Sel1控制端口和二選一單元器件選擇各分頻器是否接入，以此實現(xiàn)分頻可調(diào)的功能。 3.2.2讀/寫地址累加器設計 讀/寫地址累加器實際上是對采樣脈沖的循環(huán)計數(shù)。循環(huán)周期等于存儲深度。四、 系統(tǒng)測試4.1測試使用儀器

15、 ·示波器YB4324 ·數(shù)字萬用表FLUKE 17B ·萬利單片機仿真機 ·泰克信源AFG310 ·直流穩(wěn)壓電源DH1718D-2 ·泰克數(shù)字存儲示波器TDS10024.2測試方法與步驟將泰克信源，泰克數(shù)字存儲示波器，模擬示波器按圖14所示與被測系統(tǒng)連接好，打開儀器電源開關(guān)，給儀器預熱。然后打開開關(guān)電源，用數(shù)字萬用表量出電源輸出值，并調(diào)整到所需的幅度范圍內(nèi)，接著關(guān)上電源，接上自制系統(tǒng)的供電端子，再打開電源，給系統(tǒng)供電，進行系統(tǒng)測試。圖14 系統(tǒng)測試原理圖 （1）單次觸發(fā)存儲顯示方式的測試 將自制的示波器設置好掃描時間因數(shù)，調(diào)整觸發(fā)電

16、平，按下單次觸發(fā)鍵，用自制的示波器和泰克存儲示波器同時對被測周期信號或單次非周期信號進行一次采集與存儲，比較兩幅波形，發(fā)現(xiàn)波形無明顯失真。（2）連續(xù)觸發(fā)存儲顯示方式的測試 將自制的示波器設置好掃描時間因數(shù)，調(diào)整觸發(fā)電平，按下連續(xù)觸發(fā)存儲鍵，用自制的示波器和泰克存儲示波器同時對被測周期信號或單次非周期信號進行連續(xù)的采集與存儲并實時顯示，比較兩幅波形，發(fā)現(xiàn)波形無明顯失真。（3）觸發(fā)功能的測試 設置好自制示波器的觸發(fā)電平，從CRT上觀察波形，調(diào)節(jié)示波器的觸發(fā)電平，發(fā)現(xiàn)對同一周期信號觸發(fā)點發(fā)生變化。（4）掃描時間因數(shù)的測試 設置好掃描時間因數(shù)，采集存儲并回放一幅周期性信號，估算出CRT上周期性信號一個

17、周期所占的水平刻度m div，并根據(jù)設置的掃描時間因數(shù)，算出周期信號的頻率，與泰克數(shù)字存儲示波器測得信號的頻率進行比較，估算出誤差，誤差小于2。（5）垂直靈敏度的測試 將垂直靈敏度置為1v/div，輸入一個兩伏的直流信號，讀出示波器上直流電平的偏移量，估算出直流電壓值，與實際值相比較，估算出誤差。其它垂直靈敏度分檔的測試上述原理同樣進行。 （6）雙蹤顯示的測試 輸入兩路信號待測信號，用自制的示波器和泰克數(shù)字存儲示波器同時的對其進行雙蹤顯示，觀測、比較兩幅波形，發(fā)現(xiàn)波形無明顯失真。（7）波形參數(shù)的測量 用泰克信源輸出一個待測信號，用自制的示波器和泰克數(shù)字存儲示波器同時的對其進行峰峰值的測量，比較測量數(shù)據(jù)，估算出誤差。五、 鍵值表表2為鍵盤布局 空鍵1 空鍵2 空鍵3 7 8 9 4 5 6 1