第3章++存儲(chǔ)器及接口技術(shù)

1、第3章 存儲(chǔ)器及接口技術(shù) 存儲(chǔ)器是計(jì)算機(jī)的重要組成部件，用來存放程序和數(shù)據(jù)。它是計(jì)算機(jī)的主要組成部分，反映了計(jì)算機(jī)的“記憶”功能。 圖3-1顯示了新型計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器組織，越往上，存儲(chǔ)器的速度越快，CPU的訪問頻度越高，每位的造價(jià)越高，系統(tǒng)的擁有量越?。辉酵?，其容量越大，每位的造價(jià)越低，速度也較低。CPU中的寄存器位于頂端，它的存取速度最快；向下依次是CPU內(nèi)部的Cache、主板上的Cache，也稱為外部Cache、主存儲(chǔ)器、輔助存儲(chǔ)器和大容量輔助存儲(chǔ)器。大容量附助存儲(chǔ)器附助存儲(chǔ)器主存儲(chǔ)器外部Cache內(nèi)部CacheCPU寄存器速度快容量小速度慢容量大圖3-1 微機(jī)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)3.

2、1 半導(dǎo)體存儲(chǔ)器概述n3.1.1 半導(dǎo)體存儲(chǔ)器的分類1按制造工藝分類半導(dǎo)體存儲(chǔ)器可分為雙極型和MOS型兩類：（1）雙極型。由TTL晶體管邏輯電路構(gòu)成。該類存儲(chǔ)器工作速度快，與CPU處在同一量級(jí)，但集成度低、功耗大、價(jià)格偏高，在微機(jī)系統(tǒng)中常用作高速緩存器。（2）金屬氧化物半導(dǎo)體型。簡(jiǎn)稱MOS型。該類型器件有多種制造工藝，如NMOS（N溝道MOS）、HMOS（高密度MOS）、CMOS（互補(bǔ)型MOS）、CHMOS（高速CMOS）等。 n2按使用屬性分類半導(dǎo)體存儲(chǔ)器分為RAM和ROM兩類，如圖3-2所示。靜態(tài)RAM動(dòng)態(tài)RAM隨機(jī)存取存儲(chǔ)器（RAM）只讀存儲(chǔ)器（ROM）掩膜式ROM可編程ROM（PROM

3、）可擦除PROM（EPROM）電可擦除PROM（E2PROM）閃速存儲(chǔ)器FLASH（MEMORY）半導(dǎo)體存儲(chǔ)器圖3-2 半導(dǎo)體存儲(chǔ)器的分類 3.1.2 半導(dǎo)體存儲(chǔ)芯片的一般結(jié)構(gòu)n圖3-3所示為存儲(chǔ)器組成示意圖。它由存儲(chǔ)體、地址寄存器、地址譯碼驅(qū)動(dòng)電路、讀/寫電路、數(shù)據(jù)寄存器和控制邏輯等組成。 地址寄存地址譯碼存儲(chǔ)體讀寫電路地址寄存控制電路ABDBOE WE CS圖3-3 半導(dǎo)體存儲(chǔ)芯片的一般結(jié)構(gòu)3.1.3 半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)（1）存儲(chǔ)容量。該項(xiàng)指標(biāo)對(duì)于廠商，多用總的位容量來進(jìn)行描述，如某芯片為256M位；對(duì)于用戶，一般用“存儲(chǔ)單元數(shù)每個(gè)單元的存儲(chǔ)位數(shù)”來進(jìn)行描述，如8K指的是8K8位。

4、（2）存取速度。該項(xiàng)指標(biāo)一般可用以下兩參數(shù)中的一個(gè)來進(jìn)行描述：1）存取時(shí)間，即TA，它是指從CPU給出有效的存儲(chǔ)地址啟動(dòng)一次存儲(chǔ)器讀/寫操作，到操作完成所經(jīng)歷的時(shí)間。2）存取周期，即TAC，是指連續(xù)兩次存儲(chǔ)器讀/寫操作之間所需的最小時(shí)間間隔。3.1.4 PC機(jī)主存儲(chǔ)器性能介紹n1FPM DRAM（快速頁(yè)面模式動(dòng)態(tài)隨機(jī)內(nèi)存）其讀取速度為6080ns，單列直插內(nèi)存模塊內(nèi)存條，印制板單面出線，有30線和72線兩種，386和486主板上為30線，486和586主板上為72線。n2EDO DRAM（擴(kuò)展數(shù)據(jù)輸出動(dòng)態(tài)隨機(jī)內(nèi)存）它的讀取速度比FPM DRAM快10%20%左右，約為50ns60ns，72線，

5、SIMM封裝，應(yīng)用于586主板。n3SDRAM（同步突發(fā)內(nèi)存） SDRAM采用了多體存儲(chǔ)器結(jié)構(gòu)和突發(fā)模式，為雙存儲(chǔ)體結(jié)構(gòu)，也就是有兩個(gè)儲(chǔ)存陣列，一個(gè)被CPU讀取數(shù)據(jù)時(shí)，另一個(gè)已經(jīng)做好被讀取的準(zhǔn)備，兩者相互自動(dòng)切換，使得存取效率成倍提高，并且將內(nèi)存與CPU以相同時(shí)鐘頻率控制，使內(nèi)存與CPU外頻同步，取消等待時(shí)間，其傳輸速率比EDO DRAM快了許多，速度可達(dá)6ns。n4SDRAM DDR（雙倍數(shù)據(jù)速率）SDRAM，即我們常說的DDR內(nèi)存。SDRAM內(nèi)存只在時(shí)鐘周期的升沿傳輸指令、地址和數(shù)據(jù)，而DDR SDRAM內(nèi)存的數(shù)據(jù)線有特殊的電路，可以讓它在時(shí)鐘的上下沿都傳輸數(shù)據(jù)。 n5DRDRAMnDRD

6、RAM是由RAMBUS 公司和INTEL公司合作開發(fā)的一種新型內(nèi)存，常稱為RAMBUS內(nèi)存。它采用184線接口，電壓為2.5V。與芯片組之間的接口寬度為16位，如果帶ECC校驗(yàn)，其接口寬度為18位。DRDRAM的接口工作頻率為400MHZ，由于它能在時(shí)鐘信號(hào)的上升沿和下降沿各傳輸一次數(shù)據(jù)，因此數(shù)據(jù)傳輸?shù)念l率實(shí)際上為800MHZ，其峰值傳輸速率可以達(dá)到1.6Gb/s。這種內(nèi)存也是雙列直插膜組，但與SDRAM和DDR SDRAM內(nèi)存條不兼容。這種內(nèi)存性能高，價(jià)格貴，一般用于高檔機(jī)。性能價(jià)格比不如DDR內(nèi)存。 3.2 半導(dǎo)體存儲(chǔ)器與 CPU的接口n這一節(jié)，我們將介紹半導(dǎo)體存儲(chǔ)器與CPU的接口，介紹存

7、儲(chǔ)芯片與具有不同數(shù)據(jù)位的CPU的連接和配合。我們選取的例子涉及到8位、16位、32位、64位CPU與存儲(chǔ)器的接口，使讀者對(duì)CPU與存儲(chǔ)器接口有一個(gè)整體的概念。 3.2.1 存儲(chǔ)芯片信號(hào)線的處理n1存儲(chǔ)芯片數(shù)據(jù)線的處理 若存儲(chǔ)器為字節(jié)編址結(jié)構(gòu)，芯片的數(shù)據(jù)線是8根，芯片的全部數(shù)據(jù)線應(yīng)與系統(tǒng)對(duì)應(yīng)的8位數(shù)據(jù)總線相連。n2存儲(chǔ)芯片地址線的連接 存儲(chǔ)芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連。尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的。n3存儲(chǔ)芯片片選端的處理 由一個(gè)存儲(chǔ)芯片或芯片組構(gòu)成的存儲(chǔ)器，需要在“地址方向”上加以擴(kuò)充，簡(jiǎn)稱為“地址擴(kuò)充”。在系統(tǒng)存在“地址擴(kuò)充”的情況下，必須對(duì)多個(gè)存儲(chǔ)芯片或芯

8、片組進(jìn)行尋址。這一尋址過程，主要通過將系統(tǒng)高位地址線與存儲(chǔ)芯片片選端相關(guān)聯(lián)的方法來加以實(shí)現(xiàn)。 3.2.2 存儲(chǔ)芯片與 CPU的配合n下面我們討論兩個(gè)重要的問題：n 1總線驅(qū)動(dòng)能力 CPU的總線驅(qū)動(dòng)能力有限，通常為l到數(shù)個(gè)TTL門電路，所以在較大的系統(tǒng)中，需要考慮總線驅(qū)動(dòng)，其中：（1）對(duì)單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等來加以鎖存和驅(qū)動(dòng)。（2）對(duì)雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動(dòng)器來加以驅(qū)動(dòng)。三態(tài)雙向驅(qū)動(dòng)器也稱總線收發(fā)器或數(shù)據(jù)收發(fā)器。 n2時(shí)序配合 時(shí)序配合主要是分析存儲(chǔ)器的存取速度是否滿足CPU總線時(shí)序的要求，如果不能滿足，就需要考慮更換芯片或在存儲(chǔ)器訪問的總線

9、周期中插入等待狀態(tài)TW。所以，在芯片選取時(shí)要注意以下幾點(diǎn)：（1）存儲(chǔ)器的“存取周期”TAC應(yīng)小于CPU的總線讀寫周期，并留出一定余量。（2）在存儲(chǔ)芯片的讀周期中，當(dāng)芯片選中時(shí)，從輸出允許有效到數(shù)據(jù)輸出并穩(wěn)定，需要一定的時(shí)間。3.2.3 8位CPU 8088/80188與存儲(chǔ)器接口 n1EPROM與8088/80188接口n圖3-4描述了一個(gè)8088/80188微處理器與8片2732EPROM（4K8）的連接，圖中的譯碼器的8個(gè)輸出分別選中一片2732，即總共32K8位的8088/80188物理地址空間。 圖3-4 8088 CPU與8片2732 EPROM接口n2RAM與8088 CPU接口n

10、RAM與CPU接口比EPROM稍容易一些，因?yàn)榇蠖鄶?shù)的RAM器件不需要等待狀態(tài)。RAM理想的存儲(chǔ)器段在地址空間的最底部，該段包含中斷向量。由于中斷向量經(jīng)常被軟件包修改，因此這段存儲(chǔ)器必須用RAM。n在圖3-5中16個(gè)62256（32K8）靜態(tài)RAM與8088接口，存儲(chǔ)單元00000H到7FFFFF單元，容量為512KB。 圖3-5 使用了16片62256 SRAM的512KB靜態(tài)存儲(chǔ)系統(tǒng)3.2.4 8086、80186、80286和80386SX（16位）存儲(chǔ)器接口n8086、80186、80286和80386SX（16位）微處理器與8088/80188比較，有以下3個(gè)不同之處：數(shù)據(jù)總線擴(kuò)為1

11、6位寬；8088的引腳換成引腳；有一個(gè)新的稱為總線高允許（）的控制信號(hào)，地址位A0或BLE的使用方式也不同。n除以上3點(diǎn)不同外，8086/80186和80286/80386SX之間存在少許其他差別。80286/80386SX包含24位地址總線，而8086/80186包含20位地址總線。8086/80186包含M/IO 信號(hào)，而80286系統(tǒng)和80386SX微處理器包含 MRDC 和MWTC ，而不是RD和WR。n116位總線控制n由于8086、80186、80286和80386SX的數(shù)據(jù)總線寬度為16位，所以CPU必須能夠?qū)?shù)據(jù)寫入任何16位或8位存儲(chǔ)單元。即16位數(shù)據(jù)總線必須能夠?qū)ぶ穬蓚€(gè)獨(dú)立

12、的8位寬的存儲(chǔ)體，以便微處理器可以在半個(gè)區(qū)域（8位）或整個(gè)區(qū)域（16位）中寫入數(shù)據(jù)。圖3-6描述了存儲(chǔ)器的兩個(gè)存儲(chǔ)體，一個(gè)低位存儲(chǔ)體包含所有地址為偶數(shù)的存儲(chǔ)單元；另一個(gè)高位存儲(chǔ)體包含所有地址為奇數(shù)的存儲(chǔ)單元。FFFFFFFFFDFFFFBBHEFFFFEFFFFCFFFFA（BLE）000050000300001000040000200000高位存儲(chǔ)體（奇存儲(chǔ)體）低位存儲(chǔ)體（偶存儲(chǔ)體）注釋：80386SX上的A，被標(biāo)識(shí)為BLE（總線低位允許）圖3-6 8086、80186、80286和80386SX微處理器的 高（奇）和低（偶）8位存儲(chǔ)體n8086、80186、80286和80386SX用信號(hào)

13、BHE（高位允許）和A0地址位（低位允許）來選擇1個(gè)或兩個(gè)存儲(chǔ)體進(jìn)行數(shù)據(jù)傳送。表3-1描述了這兩個(gè)引腳上的電平和所選擇的存儲(chǔ)體。存儲(chǔ)體的選擇以兩種方式完成：產(chǎn)生一個(gè)獨(dú)立的寫信號(hào)來選擇對(duì)每個(gè)存儲(chǔ)體的寫操作；每個(gè)存儲(chǔ)體使用獨(dú)立的譯碼器。BHEBLE功能00110101允許兩個(gè)存儲(chǔ)體進(jìn)行16位數(shù)據(jù)傳送允許高位存儲(chǔ)體進(jìn)行8位數(shù)據(jù)傳送允許低位存儲(chǔ)體進(jìn)行8位數(shù)據(jù)傳送2個(gè)存儲(chǔ)體都未選中表3-1 使用BHE和BLE（A0）選擇存儲(chǔ)體n2獨(dú)立的存儲(chǔ)體譯碼器n使用獨(dú)立的存儲(chǔ)器譯碼器為8086、80186、80286和80386SX微處理器譯碼是一種效率很低的方式，采用這種方式的原因是為了節(jié)約能耗，因?yàn)橹挥斜贿x中的

14、1個(gè)存儲(chǔ)體允許進(jìn)行數(shù)據(jù)傳送。n圖3-7中描述了兩個(gè)74LS138譯碼器用于為80386SX（24位地址）譯碼，以及選擇64KRAM存儲(chǔ)器件的情況。 圖3-7 獨(dú)立的存儲(chǔ)體譯碼器n3獨(dú)立的存儲(chǔ)體寫選通 圖3-8描述了為存儲(chǔ)體產(chǎn)生獨(dú)立的8086寫選通信號(hào)的方法。這里，74LS32或門組合A0和WR產(chǎn)生低位存儲(chǔ)體選擇信號(hào)（LWR），組合BHE和WR產(chǎn)生高位存儲(chǔ)體選擇信號(hào)（HWR）。80286/80386SX寫選通的產(chǎn)生使用信號(hào)取代了。若傳送一個(gè)16位數(shù)，則兩個(gè)存儲(chǔ)體被選中；若傳送一個(gè)8位數(shù)，則1個(gè)存儲(chǔ)體被選中。BHEWRHWRLWR0A圖3-8 存儲(chǔ)體寫選擇輸入信號(hào)HWR和WR3.2.5 80386

15、DX和80486（32位）與存儲(chǔ)器的接口n32位微處理器存儲(chǔ)系統(tǒng)與它們的區(qū)別在于微處理器有32位數(shù)據(jù)總線和4個(gè)存儲(chǔ)體，而不是一個(gè)或兩個(gè)。另一個(gè)區(qū)別是80386DX和80486均包含32位地址總線，由于它們的地址位數(shù)較多，因此通常需要PLD作為譯碼器而不是集成電路譯碼器。n1存儲(chǔ)體n圖3-9描述了80386DX和80486微處理器的存儲(chǔ)體。如果傳送一個(gè)32位數(shù)，則所有4個(gè)存儲(chǔ)體都被選中；如果傳送一個(gè)16位數(shù)，則2個(gè)存儲(chǔ)體被選中；如果傳送一個(gè)8位數(shù)，則1個(gè)存儲(chǔ)體被選中。n與8086/80286/80386SX一樣，80386DX和80486對(duì)每個(gè)存儲(chǔ)體需要獨(dú)立的寫選通信號(hào)。這些獨(dú)立的寫選通信號(hào)是通

16、過使用一個(gè)簡(jiǎn)單的或門，或其他邏輯器件產(chǎn)生的，如圖3-10所示。存儲(chǔ)體3FFFFFFFFFFFFFFFBFFFFFFF70000000B0000000700000003D31 D24存儲(chǔ)體2FFFFFFFEFFFFFFFAFFFFFFF60000000A0000000600000002D23 D16存儲(chǔ)體1FFFFFFFDFFFFFFF9FFFFFFF5000000090000000500000001D15 D8存儲(chǔ)體0FFFFFFFCFFFFFFF8FFFFFFF4000000080000000400000000D7 D0圖3-9 80386DX和80486微處理器的存儲(chǔ)器組織MYTC123B

17、EOWRO456BE1WR19108BE2WR2121311BE3WR374LS32圖3-10 80386DX和80486微處理器的存儲(chǔ)體寫信號(hào)n232位存儲(chǔ)器接口n從前面的討論中可以看出，80386DX和80486的存儲(chǔ)器接口需要產(chǎn)生4個(gè)存儲(chǔ)體寫選通信號(hào)并譯碼32位地址。當(dāng)32位寬的存儲(chǔ)器被譯碼時(shí)，地址位A0和A1為無關(guān)項(xiàng)，這兩個(gè)地址位用在微處器中產(chǎn)生存儲(chǔ)體允許信號(hào)；而地址總線A2與存儲(chǔ)器地址線A0相連。n圖3-11描述了80486微處理器的一個(gè)256K8存儲(chǔ)器系統(tǒng)。該接口使用了8個(gè)32K8 SRAM存儲(chǔ)器件和兩個(gè)PAL16L8器件作為譯碼器。需要兩個(gè)PAL器件是因?yàn)槲⑻幚砥鞯牡刂肪€數(shù)較多。

18、此系統(tǒng)使SRAM存儲(chǔ)器位于存儲(chǔ)單元地址02000000H0203FFFFH。 圖3-11 與80486微處理器接口的一個(gè)小型256KB的SRAM存儲(chǔ)器系統(tǒng) 3.2.6 Pentium、Pentium Pro和Pentium II（64位）存儲(chǔ)器接口nPentium、Pentium Pro和Pentium 微處理器（除Pentium的P24T版本外）具有64位數(shù)據(jù)總線，需要8個(gè)譯碼器（每個(gè)存儲(chǔ)體1個(gè)）或8個(gè)獨(dú)立的寫信號(hào)。在大多數(shù)的系統(tǒng)中，當(dāng)微處理器與存儲(chǔ)器接口時(shí)使用獨(dú)立的寫信號(hào)。圖3-12描述了Pentium的存儲(chǔ)器組織及其8個(gè)存儲(chǔ)體。它與80486幾乎是相同的，只是它包含8個(gè)存儲(chǔ)體而不是4個(gè)。

19、存儲(chǔ)體7FFFFFFFFFFFFFFF7FFFFFFEF0000000B0000000700000003D31 D24存儲(chǔ)體6FFFFFFFEFFFFFFF6FFFFFFED0000000A0000000600000002D23 D16存儲(chǔ)體5FFFFFFFDFFFFFFF5FFFFFFEE000000090000000500000001D15 D8存儲(chǔ)體4FFFFFFFCFFFFFFF4FFFFFFEC000000080000000400000000D7 D0存儲(chǔ)體3FFFFFFFBFFFFFFF3FFFFFFED000000130000000B00000003D31 D24存儲(chǔ)體2FFFF

20、FFFAFFFFFFF2FFFFFFEA000000120000000A00000002D23 D16存儲(chǔ)體1FFFFFFF9FFFFFFF1FFFFFFE9000000110000000900000001D15 D8存儲(chǔ)體0FFFFFFF8FFFFFFF0FFFFFFE8000000100000000800000000D7 D0圖3-12 Pentium Pentium 微處理器的存儲(chǔ)器組織123BE0WR7456BE1WR69108BE2WR5121311BE3WR474F32123WR0456WR19108WR2121311WR3MYTCBE4BE5BE6BE7圖3-13 Pentium

21、 Pentium 微處理器寫選通信號(hào)的產(chǎn)生n圖3-14描述了一個(gè)小型的PentiumPentium 存儲(chǔ)器系統(tǒng)。該系統(tǒng)使用兩片PAL16L8譯碼存儲(chǔ)器地址。該系統(tǒng)包含8個(gè)27512 EPROM存儲(chǔ)器件（64K8）與PentiumPentium 接口，地址范圍為FFF80000HFFFFFFFFH。存儲(chǔ)器的總?cè)萘繛?12KB字節(jié)，每個(gè)存儲(chǔ)體包含1個(gè)存儲(chǔ)器。PentiumPentium 可以被配置為36條地址線，可允許最大64GB存儲(chǔ)器。圖3-14 與Pentium Pentium 微處理器接口的一個(gè)小型512KB的EPROM存儲(chǔ)器3.3 Cache存儲(chǔ)器n3.3.1 Cache存儲(chǔ)器原理 1原理

22、 使用Cache改善系統(tǒng)性能的依據(jù)是程序的局部性原理，即程序的地址訪問流有很強(qiáng)的時(shí)序相關(guān)性，未來的訪問模式與最近已發(fā)生的訪問模式相似。研究結(jié)果表明，在任一給定的時(shí)間間隔內(nèi)，對(duì)不同的地址區(qū)域其訪問概率是不同的，有的區(qū)域高，有的區(qū)域低。而另一種可能則是訪問概率隨著離當(dāng)前執(zhí)行指令的遠(yuǎn)近而變化，離當(dāng)前執(zhí)行指令越近，其概率也越高。 Cache7位標(biāo)記0頁(yè)標(biāo)記1頁(yè)標(biāo)記2C-1頁(yè)0頁(yè)主存儲(chǔ)器標(biāo)記標(biāo)記2頁(yè)1頁(yè)3頁(yè)2m-1頁(yè)頁(yè)號(hào)頁(yè)內(nèi)地址主存頁(yè)號(hào)頁(yè)內(nèi)地址主存地址Cache地址n位b位n位 圖3-15 Cache的基本結(jié)構(gòu)n2Cache的命中率 如果以h代表對(duì)Cache的訪問命中率（hit rate），t1表示Ca

23、che的周期時(shí)間，t2表示主存儲(chǔ)器周期時(shí)間，以讀操作為例，使用“Cache+主存儲(chǔ)器”的系統(tǒng)的平均周期為t3，則： t3=ht1+(1-h)t2 其中，(1-h)又稱為失效率（未命中率，miss rate）。假設(shè)Cache的讀取速度是主存的10倍，即t1=0.1t2，當(dāng)訪問命中率為0.99時(shí)： t3=0.990.1t2+0.01t2=0.109t2 可見當(dāng)Cache的命中率很高時(shí)，系統(tǒng)的存儲(chǔ)器訪問速度高于主存而已經(jīng)接近Cache。 當(dāng)訪問命中率h=0.90時(shí)： t3=0.900.1t2+0.1t2=0.19t23.3.2 Cache存儲(chǔ)器組織n1地址映像n為了把信息放到Cache存儲(chǔ)器中，必須

24、應(yīng)用某種函數(shù)把主存地址映像到Cache，稱作地址映像。在信息按照這種映像關(guān)系裝入Cache后，執(zhí)行程序時(shí)，應(yīng)將主存地址變換成Cache地址，這個(gè)變換過程叫做地址變換。地址的映像和變換是密切相關(guān)的。 n2替換算法n常用的替換算法有兩類。n（1）先進(jìn)先出算法（FIFO）。這種方法比較簡(jiǎn)單，容易實(shí)現(xiàn)，系統(tǒng)開銷少。但不一定合理，因?yàn)橛行﹥?nèi)容雖然調(diào)入較早，但可能仍需使用。n（2）近期最少使用算法（LRU）。LRU算法是把一組中近期少使用的頁(yè)替換出去。但這種算法較前一種算法復(fù)雜。n（3）隨機(jī)替換法（RAND）。這種算法不考慮使用情況，在組內(nèi)隨機(jī)選擇一頁(yè)來替換。其性能比根據(jù)使用情況的替換算法要差些。3.3.

25、3 多層次Cache存儲(chǔ)器n1指令Cache和數(shù)據(jù)Cachen計(jì)算機(jī)開始實(shí)現(xiàn)Cache時(shí)，是將指令和數(shù)據(jù)存放在同一Cache中的。隨著計(jì)算機(jī)技術(shù)的發(fā)展和處理速度的加快，存取數(shù)據(jù)的操作經(jīng)常會(huì)與取指令的操作發(fā)生沖突，從而延遲了指令的讀取。發(fā)展的趨勢(shì)是將指令Cache和數(shù)據(jù)Cache分開而成為兩個(gè)相互獨(dú)立的Cache。n2多層次Cache結(jié)構(gòu)n隨著超大規(guī)模集成電路的發(fā)展，新型的微處理器都將Cache集成在片內(nèi)，片內(nèi)Cache的讀取速度要Cache比片外快得多。Pentium微處理器的片內(nèi)包含有8KB數(shù)據(jù)Cache和8KB指令Cache，ache行的長(zhǎng)度為32B，采用兩路組相聯(lián)組織。n數(shù)據(jù)Cache有

26、兩個(gè)端口，分別與兩個(gè)ALU交換數(shù)據(jù)，每個(gè)端口傳送32位數(shù)據(jù)，也可組合成64位數(shù)據(jù)，與浮點(diǎn)部件接口相連，傳送浮點(diǎn)數(shù)。數(shù)據(jù)Cache采取“寫回”策略，即僅當(dāng)Cache中的數(shù)據(jù)要調(diào)出且被修改過，才需要寫回主存。n指令Cache只讀不寫，其控制比數(shù)據(jù)Cache簡(jiǎn)單。n在Pentium處理器剛推出時(shí)，由于當(dāng)時(shí)的技術(shù)限制，片內(nèi)Cache的容量只有8KB+8KB，因此命中率比大容量Cache低，于是推出了二級(jí)Cache方案：片內(nèi)為第一級(jí)Cache（L1）；片外為第二級(jí)Cache（L2），容量為256KB或512KB，也是采用兩路組相聯(lián)方案。n后來發(fā)展的Pentium MMX處理器內(nèi)部Cache增大到16KB

27、+16KB；Pentium 、Pentium 處理器又發(fā)展為片內(nèi)2級(jí)Cache，L1為16KB+16KB，L2為256KB512KB，性能顯著增強(qiáng)。這時(shí)隨著內(nèi)存速度的提高，主板上一般不再設(shè)第3級(jí)Cache。3.4 虛擬存儲(chǔ)器簡(jiǎn)介n虛擬存儲(chǔ)器建立在“主存輔存”層次，它能使計(jì)算機(jī)具有輔存的容量，接近于主存的速度存取，使程序員可以按比主存大得多的空間來編制程序，即按虛擬空間編址。從原理角度看，主存輔存層次和Cache主存層次有很多相似之處。它們采用的地址變換及映像方法和替換策略，從原理上看是相同的。n在采用磁盤作為輔助存儲(chǔ)器后，可以在存儲(chǔ)管理部件和操作系統(tǒng)的存儲(chǔ)管理軟件的支持下，使用戶獲得一個(gè)很大的

28、編程空間，其容量大大超過真實(shí)的主存儲(chǔ)器。這個(gè)在用戶界面上看到的存儲(chǔ)器，被稱為虛擬存儲(chǔ)器（Virtual Memory），簡(jiǎn)稱VM。這時(shí)用戶可以使用較長(zhǎng)的地址編程，這種地址是面向程序的需要，而不必考慮程序?qū)碓谥鞔嬷械膶?shí)際位置，因而稱為邏輯地址，也稱為虛地址。CPU可以按虛地址訪問的空間甚至可達(dá)到整個(gè)輔存容量。n在計(jì)算機(jī)系統(tǒng)實(shí)際運(yùn)行中，所編程序和數(shù)據(jù)在操作系統(tǒng)管理下，先送入磁盤，然后操作系統(tǒng)將當(dāng)前即需運(yùn)行的部分調(diào)入內(nèi)存，供CPU操作，其余暫不運(yùn)行的部分留在磁盤中。隨程序執(zhí)行的需要，操作系統(tǒng)自動(dòng)按一定替換算法進(jìn)行調(diào)度，將當(dāng)前暫不運(yùn)行部分調(diào)回磁盤，將程序需要的模塊由磁盤調(diào)入主存。nCPU執(zhí)行程序時(shí)，

29、需將程序提供的虛地址變換為主存的實(shí)際地址（實(shí)地址、物理地址）。一般是先由存儲(chǔ)管理部件判斷該地址的內(nèi)容是否在主存中，若已調(diào)入主存，則通過地址變換機(jī)制將虛地址轉(zhuǎn)換為實(shí)地址，然后訪問主存的實(shí)際單元。若尚未調(diào)入主存，則通過缺頁(yè)中斷程序，以頁(yè)為單位調(diào)入或?qū)崿F(xiàn)主存內(nèi)容調(diào)換。 3.5 磁盤、光盤存儲(chǔ)器n計(jì)算機(jī)存儲(chǔ)系統(tǒng)采用多層次存儲(chǔ)器結(jié)構(gòu)，即存儲(chǔ)系統(tǒng)由Cache、主存儲(chǔ)器（內(nèi)存）和輔助存儲(chǔ)器（外存）構(gòu)成。其中輔助存儲(chǔ)器具有容量大、價(jià)格低、斷電后能長(zhǎng)期保存信息等特點(diǎn)，成為存儲(chǔ)系統(tǒng)中不可缺少的一部分。常用的輔助存儲(chǔ)器有軟磁盤、硬磁盤和光盤等。3.5.1 軟磁盤驅(qū)動(dòng)器n 軟磁盤存儲(chǔ)器是微機(jī)最早使用的一種輔助存儲(chǔ)器，

30、由于它具有操作使用簡(jiǎn)便、價(jià)格低、對(duì)環(huán)境要求不嚴(yán)等特點(diǎn)，成為微型計(jì)算機(jī)的一種常用輔助存儲(chǔ)器。軟磁盤存儲(chǔ)器由軟盤盤片、軟盤驅(qū)動(dòng)器和軟盤控制器三部分組成。n1軟磁盤原理介紹n軟磁盤是一種磁表面存儲(chǔ)器，盤片的盤基由聚酯類柔性材料制成，故名軟盤。軟盤的盤基表面涂有一層可記錄信息的磁膜，封裝在一個(gè)塑料盤套或硬殼內(nèi)。磁盤套主要用來保護(hù)盤片不被外界損傷，通常在盤套的內(nèi)層附有一層無紡布，既可防塵又可消除盤片在套內(nèi)旋轉(zhuǎn)時(shí)產(chǎn)生的靜電，保證數(shù)據(jù)不致丟失。常用的3.5英寸軟盤的外部結(jié)構(gòu)如圖3-16所示。n軟盤盤片的結(jié)構(gòu)如圖3-17所示。盤片上存儲(chǔ)的信息是以扇區(qū)為單位進(jìn)行存放的。 圖3-16 軟盤外部結(jié)構(gòu) 圖3-17 軟

31、盤盤片 n2軟盤驅(qū)動(dòng)器n軟盤驅(qū)動(dòng)器主要由主軸部件、磁頭驅(qū)動(dòng)及定位裝置、讀寫裝置、控制電路等部分組成，它的功能是根據(jù)軟盤控制器發(fā)出的命令對(duì)軟盤進(jìn)行讀/寫操作。此外軟盤驅(qū)動(dòng)器上的多個(gè)傳感器，可以對(duì)磁盤寫保護(hù)、零磁道、索引孔等磁盤信息進(jìn)行檢測(cè)，并將這些軟盤的狀態(tài)信息送回軟盤控制器。n3軟盤控制器n軟盤控制器是主機(jī)與軟盤驅(qū)動(dòng)器交換信息的接口，它的主要功能是接受來自主機(jī)的指令，并根據(jù)指令向軟盤驅(qū)動(dòng)器發(fā)出各種控制信號(hào)，軟盤控制器的結(jié)構(gòu)主要包括與主機(jī)的接口電路和與軟盤驅(qū)動(dòng)器的接口電路。與主機(jī)的接口電路包括數(shù)據(jù)緩沖器、端口地址譯碼電路、I/O讀寫控制電路、DMA控制電路等。由于內(nèi)存與磁盤交換的信息量大，軟盤控

32、制器可通過DMA方式與主存進(jìn)行數(shù)據(jù)傳送，以提高數(shù)據(jù)傳輸速度。 3.5.2 硬磁盤存儲(chǔ)器n1硬磁盤原理n硬磁盤存儲(chǔ)器是微機(jī)中常用的輔助存儲(chǔ)設(shè)備之一，因其盤片由硬制材料（圓形微晶玻璃或陶瓷、金屬等）做盤基而得名。硬盤是靠磁盤表面的磁性材料來記錄信息的。為獲得較大的容量，硬磁盤通常由多個(gè)盤片組成一組，每組盤片固定在同一根主軸上，相鄰盤片之間留有1020mm的空隙，以便磁頭能平行插入。每一個(gè)盤面配置一個(gè)磁頭，負(fù)責(zé)對(duì)該盤面進(jìn)行讀寫操作。磁頭固定在讀寫臂上，由定位驅(qū)動(dòng)系統(tǒng)控制帶動(dòng)磁頭移動(dòng)。通常硬盤的每個(gè)盤片均為雙面盤，一組盤中最上面和最下面兩個(gè)盤片的頂部和底部盤面不存儲(chǔ)信息，它們僅作為保護(hù)面使用。 n2硬

33、盤驅(qū)動(dòng)器組成結(jié)構(gòu)n硬盤驅(qū)動(dòng)器HDD（Hard Disk Driver）與硬盤體組裝在一起，主要由磁盤片組、磁頭及定位驅(qū)動(dòng)機(jī)構(gòu)、讀/寫控制電路以及空氣過濾系統(tǒng)等部分組成，如圖3-18所示。圖3-18 硬盤驅(qū)動(dòng)器結(jié)構(gòu)n 由多個(gè)盤片構(gòu)成的盤片組固定在同一根主軸上，在主軸電機(jī)的控制下以一定的轉(zhuǎn)速旋轉(zhuǎn)。與每一個(gè)盤面相匹配的磁頭通過讀寫臂固定在小車上，在磁頭定位系統(tǒng)的控制下，運(yùn)載磁頭的小車按一定的方向運(yùn)動(dòng)，帶動(dòng)磁頭進(jìn)入盤片內(nèi)部，進(jìn)行尋道的操作。n 硬盤磁頭定位驅(qū)動(dòng)機(jī)構(gòu)采用音圈電機(jī)驅(qū)動(dòng)和伺服定位方式，該方式與軟盤步進(jìn)電機(jī)的驅(qū)動(dòng)方式相比，具有速度快、定位精度高的特點(diǎn)。在硬盤驅(qū)動(dòng)器中，為使磁頭快速準(zhǔn)確地定位，通常采用閉環(huán)定位控制系統(tǒng)。該系統(tǒng)中除控制電機(jī)外還包括位置檢測(cè)機(jī)構(gòu)，一般采用嵌入式伺服技術(shù)，由磁頭讀取當(dāng)前磁道的位置信息，并將該信息反饋到閉環(huán)控制系統(tǒng)中。 n3控制器及接口技術(shù)n硬盤控制器又叫硬盤適配器，是連接主機(jī)與硬盤驅(qū)動(dòng)器的接口電路，它的功能主要是接受主機(jī)的指令對(duì)硬盤驅(qū)動(dòng)器發(fā)出各種控制信號(hào)，完成主機(jī)與硬盤之間的信息交換。硬盤控制器與主機(jī)接口部分是通過DMA方式與主機(jī)交換數(shù)據(jù)，