第4章主存儲(chǔ)器

1、1 1、存儲(chǔ)器概述、存儲(chǔ)器概述外部特性，性能參數(shù)，層次結(jié)構(gòu)外部特性，性能參數(shù)，層次結(jié)構(gòu)2 2、靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)單元構(gòu)成、靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器存儲(chǔ)單元構(gòu)成 一位存儲(chǔ)單元及存儲(chǔ)陣列，多端口一位存儲(chǔ)單元及存儲(chǔ)陣列，多端口SRAMSRAM3 3、半導(dǎo)體、半導(dǎo)體ROMROM存儲(chǔ)器存儲(chǔ)器 MROMMROM，PROMPROM，EPROMEPROM，EEPROMEEPROM，F(xiàn)LASHFLASH4 4、存儲(chǔ)器芯片構(gòu)成以及存儲(chǔ)器主要技術(shù)指標(biāo)、存儲(chǔ)器芯片構(gòu)成以及存儲(chǔ)器主要技術(shù)指標(biāo)5 5、存儲(chǔ)器擴(kuò)展技術(shù)、存儲(chǔ)器擴(kuò)展技術(shù)位、字、字位擴(kuò)展位、字、字位擴(kuò)展1 1、半導(dǎo)體存儲(chǔ)器的分類、組成及組成部件的作用及工作

2、原、半導(dǎo)體存儲(chǔ)器的分類、組成及組成部件的作用及工作原理、讀理、讀/ /寫操作的基本過程。寫操作的基本過程。2 2、SRAMSRAM、DRAMDRAM芯片的組成特點(diǎn)、工作過程、典型芯片的引芯片的組成特點(diǎn)、工作過程、典型芯片的引腳信號(hào)、了解腳信號(hào)、了解DRAMDRAM刷新的基本概念。刷新的基本概念。3 3、半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)、芯片的擴(kuò)充、半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)、芯片的擴(kuò)充、CPUCPU與半導(dǎo)與半導(dǎo)體存儲(chǔ)器間的連接。體存儲(chǔ)器間的連接。4.1 主存儲(chǔ)器處于全機(jī)中心地位主存儲(chǔ)器處于全機(jī)中心地位(1) (1) 當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)( (除了暫存于除了暫存

3、于CPUCPU寄存寄存器的器的) )均存放在存儲(chǔ)器中。均存放在存儲(chǔ)器中。CPUCPU直接從存儲(chǔ)器取指令或存取數(shù)直接從存儲(chǔ)器取指令或存取數(shù)據(jù)。據(jù)。(2) (2) 計(jì)算機(jī)系統(tǒng)中輸入輸出設(shè)備數(shù)量增多，數(shù)據(jù)傳送速度加計(jì)算機(jī)系統(tǒng)中輸入輸出設(shè)備數(shù)量增多，數(shù)據(jù)傳送速度加快，因此采用了直接存儲(chǔ)器存取快，因此采用了直接存儲(chǔ)器存取(DMA)(DMA)技術(shù)和技術(shù)和I/OI/O通道技術(shù)，通道技術(shù)，在存儲(chǔ)器與輸入輸出系統(tǒng)之間直接傳送數(shù)據(jù)。在存儲(chǔ)器與輸入輸出系統(tǒng)之間直接傳送數(shù)據(jù)。(3) (3) 共共享存儲(chǔ)器的多處理機(jī)的出現(xiàn)，利用存儲(chǔ)器存放共享數(shù)據(jù)，享存儲(chǔ)器的多處理機(jī)的出現(xiàn)，利用存儲(chǔ)器存放共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信，

4、更加強(qiáng)了存儲(chǔ)器作為全機(jī)中心的地并實(shí)現(xiàn)處理機(jī)之間的通信，更加強(qiáng)了存儲(chǔ)器作為全機(jī)中心的地位。位。 由于中央處理器都是由高速器件組成，不少指令的執(zhí)行速度由于中央處理器都是由高速器件組成，不少指令的執(zhí)行速度基本上取決于主存儲(chǔ)器的速度。所以，計(jì)算機(jī)解題能力的提高、基本上取決于主存儲(chǔ)器的速度。所以，計(jì)算機(jī)解題能力的提高、應(yīng)用范圍的日益廣泛和系統(tǒng)軟件的日益豐富，無一不與主存儲(chǔ)應(yīng)用范圍的日益廣泛和系統(tǒng)軟件的日益豐富，無一不與主存儲(chǔ)器的技術(shù)發(fā)展密切相關(guān)。器的技術(shù)發(fā)展密切相關(guān)。存儲(chǔ)器概述1 1、存儲(chǔ)器：、存儲(chǔ)器：是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。2 2、存

5、儲(chǔ)元：、存儲(chǔ)元：存儲(chǔ)器的最小組成單位，用以存儲(chǔ)存儲(chǔ)器的最小組成單位，用以存儲(chǔ)1 1位二進(jìn)制代碼。位二進(jìn)制代碼。3 3、存儲(chǔ)單元：、存儲(chǔ)單元：是是CPUCPU訪問存儲(chǔ)器基本單位，由若干個(gè)具有相同操作屬性的存訪問存儲(chǔ)器基本單位，由若干個(gè)具有相同操作屬性的存儲(chǔ)元組成。儲(chǔ)元組成。4 4、單元地址：、單元地址：在存儲(chǔ)器中用以表識(shí)存儲(chǔ)單元的唯一編號(hào)，在存儲(chǔ)器中用以表識(shí)存儲(chǔ)單元的唯一編號(hào)，CPUCPU通過該編號(hào)訪通過該編號(hào)訪問相應(yīng)的存儲(chǔ)單元。問相應(yīng)的存儲(chǔ)單元。5 5、字存儲(chǔ)單元、字存儲(chǔ)單元：存放一個(gè)字的存儲(chǔ)單元，相應(yīng)的單元地址叫字地址。：存放一個(gè)字的存儲(chǔ)單元，相應(yīng)的單元地址叫字地址。6 6、字節(jié)存儲(chǔ)單元：、

6、字節(jié)存儲(chǔ)單元：存放一個(gè)字節(jié)的存儲(chǔ)單元，相應(yīng)的單元地址叫字節(jié)地址存放一個(gè)字節(jié)的存儲(chǔ)單元，相應(yīng)的單元地址叫字節(jié)地址7 7、按字尋址計(jì)算機(jī)：、按字尋址計(jì)算機(jī)：可編址的最小單位是字存儲(chǔ)單元的計(jì)算機(jī)。可編址的最小單位是字存儲(chǔ)單元的計(jì)算機(jī)。8 8、按字節(jié)尋址計(jì)算機(jī)、按字節(jié)尋址計(jì)算機(jī)：可編址的最小單位是字節(jié)的計(jì)算機(jī)。：可編址的最小單位是字節(jié)的計(jì)算機(jī)。9 9、存儲(chǔ)體：、存儲(chǔ)體：存儲(chǔ)單元的集合，是存放二進(jìn)制信息的存儲(chǔ)單元的集合，是存放二進(jìn)制信息的地方地方幾個(gè)基本概念幾個(gè)基本概念存儲(chǔ)器各個(gè)概念之間的關(guān)系存儲(chǔ)器各個(gè)概念之間的關(guān)系單元地址單元地址00000001.XXXX存儲(chǔ)單元存儲(chǔ)單元存儲(chǔ)元存儲(chǔ)元存儲(chǔ)容量存儲(chǔ)容量存

7、儲(chǔ)體存儲(chǔ)體4.2 4.2 存儲(chǔ)器分類存儲(chǔ)器分類1. 1. 按存儲(chǔ)介質(zhì)分按存儲(chǔ)介質(zhì)分 半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器：用半導(dǎo)體器件組成的存儲(chǔ)器。：用半導(dǎo)體器件組成的存儲(chǔ)器。磁表面存儲(chǔ)器：磁表面存儲(chǔ)器：用磁性材料做成的存儲(chǔ)器。用磁性材料做成的存儲(chǔ)器。2. 2. 按存儲(chǔ)方式分按存儲(chǔ)方式分 隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器：任何存儲(chǔ)單元的內(nèi)容都能被隨機(jī)存取，且存?。喝魏未鎯?chǔ)單元的內(nèi)容都能被隨機(jī)存取，且存取 時(shí)間和存儲(chǔ)單元的物理位置無關(guān)。時(shí)間和存儲(chǔ)單元的物理位置無關(guān)。 順序存儲(chǔ)器：順序存儲(chǔ)器：只能按某種順序來存取，存取時(shí)間和存儲(chǔ)單元只能按某種順序來存取，存取時(shí)間和存儲(chǔ)單元 的物理位置有關(guān)。的物理位置有關(guān)。3. 3. 按存

8、儲(chǔ)器的讀寫功能分按存儲(chǔ)器的讀寫功能分 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM)：存儲(chǔ)的內(nèi)容是固定不變的，只能讀出而：存儲(chǔ)的內(nèi)容是固定不變的，只能讀出而 不能寫入的半導(dǎo)體存儲(chǔ)器。不能寫入的半導(dǎo)體存儲(chǔ)器。隨機(jī)讀寫存儲(chǔ)器隨機(jī)讀寫存儲(chǔ)器(RAM)：既能讀出又能寫入的半導(dǎo)體存儲(chǔ)器。：既能讀出又能寫入的半導(dǎo)體存儲(chǔ)器。 4. 4. 按信息的可保存性分按信息的可保存性分 非永久記憶的存儲(chǔ)器非永久記憶的存儲(chǔ)器：斷電后信息即消失的存儲(chǔ)器。：斷電后信息即消失的存儲(chǔ)器。永久記憶性存儲(chǔ)器：永久記憶性存儲(chǔ)器：斷電后仍能保存信息的存儲(chǔ)器。斷電后仍能保存信息的存儲(chǔ)器。5. 5. 按在計(jì)算機(jī)系統(tǒng)中的作用分按在計(jì)算機(jī)系統(tǒng)中的作用分 根據(jù)存

9、儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中所起的作用，可分為根據(jù)存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中所起的作用，可分為: 主存儲(chǔ)器主存儲(chǔ)器、輔助存儲(chǔ)器輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器、 控制存儲(chǔ)器控制存儲(chǔ)器等。等。 半半導(dǎo)導(dǎo)體體存存儲(chǔ)儲(chǔ)器器 只讀只讀 存儲(chǔ)器存儲(chǔ)器 ROMROM 隨機(jī)讀寫隨機(jī)讀寫存儲(chǔ)器存儲(chǔ)器RAMRAM 掩膜掩膜 ROMROM 可編程可編程ROM ROM （ PROMPROM ） 可擦除可擦除ROM ROM （ EPPROMEPPROM ） 電擦除電擦除ROM ROM （ E E2 2PROMPROM ） 靜態(tài)靜態(tài) RAM RAM （ SRAMSRAM ） 動(dòng)態(tài)動(dòng)態(tài) RAM RAM （ DRAMDRAM ）

10、半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器存儲(chǔ)器層次結(jié)構(gòu)存儲(chǔ)器層次結(jié)構(gòu) 容量大，速度快，成本低。容量大，速度快，成本低。 為解決三者之間的矛盾，目前通常采用為解決三者之間的矛盾，目前通常采用多級(jí)存儲(chǔ)器體系結(jié)構(gòu)多級(jí)存儲(chǔ)器體系結(jié)構(gòu)， 即使用即使用高速緩沖存儲(chǔ)器、主存儲(chǔ)器和外存儲(chǔ)器高速緩沖存儲(chǔ)器、主存儲(chǔ)器和外存儲(chǔ)器。 對(duì)存儲(chǔ)器的要求是：對(duì)存儲(chǔ)器的要求是：寄存器寄存器Cache主存儲(chǔ)器主存儲(chǔ)器輔助存儲(chǔ)器輔助存儲(chǔ)器 名稱名稱 高速緩沖高速緩沖 存儲(chǔ)器存儲(chǔ)器 主存儲(chǔ)器主存儲(chǔ)器 外存儲(chǔ)器外存儲(chǔ)器 簡(jiǎn)稱簡(jiǎn)稱 Cache 主存主存 外存外存用途用途高速存取指令和數(shù)據(jù)高速存取指令和數(shù)據(jù) 存放計(jì)算機(jī)運(yùn)行期間的存放計(jì)算機(jī)運(yùn)行期間的大量

11、程序和數(shù)據(jù)大量程序和數(shù)據(jù) 存放系統(tǒng)程序和大型數(shù)據(jù)存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫(kù)文件及數(shù)據(jù)庫(kù)特點(diǎn)特點(diǎn) 存取速度快，但存存取速度快，但存儲(chǔ)容量小儲(chǔ)容量小存取速度較快，存取速度較快， 存存儲(chǔ)容量不大儲(chǔ)容量不大存儲(chǔ)容量大，存儲(chǔ)容量大， 位成位成本低本低存儲(chǔ)器的用途和特點(diǎn)存儲(chǔ)器的用途和特點(diǎn)4.3 4.3 主存儲(chǔ)器的技術(shù)指標(biāo)主存儲(chǔ)器的技術(shù)指標(biāo) 存儲(chǔ)容量；存取時(shí)間存儲(chǔ)容量；存取時(shí)間(存儲(chǔ)器訪問時(shí)間）、存儲(chǔ)周期存儲(chǔ)器訪問時(shí)間）、存儲(chǔ)周期和存儲(chǔ)器帶寬；可靠性；功耗及集成度。和存儲(chǔ)器帶寬；可靠性；功耗及集成度。 指指 標(biāo)標(biāo)存儲(chǔ)容量存儲(chǔ)容量存取時(shí)間存取時(shí)間存儲(chǔ)周期存儲(chǔ)周期存儲(chǔ)器帶寬存儲(chǔ)器帶寬含義含義在一個(gè)存儲(chǔ)器

12、中可以容納在一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)的存儲(chǔ)單元總數(shù)啟動(dòng)到完成一次存儲(chǔ)器操作啟動(dòng)到完成一次存儲(chǔ)器操作所經(jīng)歷的時(shí)間所經(jīng)歷的時(shí)間連續(xù)啟動(dòng)兩次操作所需間連續(xù)啟動(dòng)兩次操作所需間隔的最小時(shí)間隔的最小時(shí)間單位時(shí)間里存儲(chǔ)器所存取單位時(shí)間里存儲(chǔ)器所存取的信息量的信息量 表表 現(xiàn)現(xiàn)存儲(chǔ)空間的大存儲(chǔ)空間的大小小 主存的速度主存的速度 主存的速度主存的速度數(shù)據(jù)傳輸速率數(shù)據(jù)傳輸速率技術(shù)指標(biāo)技術(shù)指標(biāo) 單單 位位字?jǐn)?shù)，字?jǐn)?shù)， 字節(jié)數(shù)字節(jié)數(shù)位位/秒，秒， 字節(jié)字節(jié)/秒秒 可靠性可靠性 主存儲(chǔ)器的可靠性通常用平均無故障時(shí)間主存儲(chǔ)器的可靠性通常用平均無故障時(shí)間 MTBFMTBF (Mean Time Between F

13、ailures) (Mean Time Between Failures)來表征。來表征。MTBFMTBF指連指連 續(xù)兩次故障之間的平均時(shí)間間隔。顯然，續(xù)兩次故障之間的平均時(shí)間間隔。顯然，MTBFMTBF越長(zhǎng)越長(zhǎng) ，意味著主存的可靠性越高，意味著主存的可靠性越高， 功耗功耗 作為目前的主存儲(chǔ)器的主體的半導(dǎo)體存儲(chǔ)器的功耗包作為目前的主存儲(chǔ)器的主體的半導(dǎo)體存儲(chǔ)器的功耗包 括括“維持功耗維持功耗”和和“操作功耗操作功耗”，應(yīng)在保證速度的前，應(yīng)在保證速度的前提下提下 盡可能地減小功耗，特別是要減小盡可能地減小功耗，特別是要減小“維持功耗維持功耗”。 集成度集成度 所謂集成度是指在一片數(shù)平方毫米的芯片上

14、能集成所謂集成度是指在一片數(shù)平方毫米的芯片上能集成 多少個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元存儲(chǔ)一個(gè)二進(jìn)制位，多少個(gè)存儲(chǔ)單元，每個(gè)存儲(chǔ)單元存儲(chǔ)一個(gè)二進(jìn)制位， 所以集成度常表示為所以集成度常表示為位位/ /片片。 4.44.4主存儲(chǔ)器的基本操作主存儲(chǔ)器的基本操作n主存儲(chǔ)器用來暫時(shí)存儲(chǔ)CPU正在使用的指令和數(shù)據(jù)，它和CPU的關(guān)系最為密切。主存儲(chǔ)器和CPU的連接是由總線支持的，連接形式如圖所示。SRAMSRAM存儲(chǔ)器存儲(chǔ)器DRAMDRAM存儲(chǔ)器存儲(chǔ)器4.5 4.5 讀寫存儲(chǔ)器讀寫存儲(chǔ)器主存儲(chǔ)器的邏輯組成主存儲(chǔ)器的邏輯組成0 1 0 1 1 0 1 00 1 0 1 1 0 1 00 1 0 1 1 0 1 00

15、 1 0 1 1 0 1 00 1 0 1 1 0 1 00 1 0 1 1 0 1 0保持保持1，0的雙穩(wěn)態(tài)的雙穩(wěn)態(tài)電路電路1000H1001H1002H1003H1004H1005H地址地址 內(nèi)容內(nèi)容存儲(chǔ)單元存儲(chǔ)單元SRAMSRAM存儲(chǔ)器存儲(chǔ)器1.1.基本存儲(chǔ)元基本存儲(chǔ)元 基本存儲(chǔ)元是組成存儲(chǔ)器的基礎(chǔ)和核心基本存儲(chǔ)元是組成存儲(chǔ)器的基礎(chǔ)和核心,它用來存儲(chǔ)一位二進(jìn)它用來存儲(chǔ)一位二進(jìn)制信息制信息0或或1。六管基本存六管基本存儲(chǔ)單元電路儲(chǔ)單元電路X X地地址址譯譯碼碼線線Y Y地地址址譯譯碼碼線線T6T5VCC(+5V )BABT1T2T3T4T7T8D DD D寫入讀出六管SRAM存儲(chǔ)器兩種狀態(tài)

16、T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)Y地址譯碼線I/O截止?fàn)顟B(tài)導(dǎo)通裝態(tài)低電位高電位ABX地址譯碼線I/OT4T3Vss(0V)T1T2T5T7T8T6VDD(5V)Y地址譯碼線I/OABX地址譯碼線I/O六管SRAM存儲(chǔ)器讀操作T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)YX地址譯碼線I/O截止?fàn)顟B(tài)導(dǎo)通裝態(tài)低電位高電位ABDDI/O六管SRAM存儲(chǔ)器寫操作T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)I/O截止?fàn)顟B(tài)導(dǎo)通裝態(tài)低電位高電位ABDX地址譯碼線Y地址譯碼線DI/OX0Y0D位存儲(chǔ)體DXX1X2X3Y1存儲(chǔ)矩陣D位存儲(chǔ)體DXD位存儲(chǔ)體

17、DXD位存儲(chǔ)體DXD位存儲(chǔ)體DXD位存儲(chǔ)體DXD位存儲(chǔ)體DXD位存儲(chǔ)體DX64x64 存儲(chǔ)矩陣I/O電路存儲(chǔ)矩陣64644096X0X1X630,01,063,0Y00,11,163,1Y10,631,6363,63Y6316161 bit SRAM1 bit SRAM2.SRAM2.SRAM存儲(chǔ)器的組成存儲(chǔ)器的組成 一個(gè)一個(gè)SRAM存儲(chǔ)器由存儲(chǔ)器由存儲(chǔ)體存儲(chǔ)體、讀寫電路讀寫電路、地址譯碼地址譯碼電路和電路和控制電路控制電路等組成。等組成。X0X1存儲(chǔ)單元陣列存儲(chǔ)單元陣列存儲(chǔ)單元陣列X向驅(qū)動(dòng)器I/O電路n位X向地址DBUS控制電路RD WR CSX向地址譯碼器Y0Y1m位Y向地址Y向地址譯碼器

18、Y向驅(qū)動(dòng)器3.SRAM3.SRAM存儲(chǔ)器芯片實(shí)例存儲(chǔ)器芯片實(shí)例4.4.存儲(chǔ)器的讀、寫周期存儲(chǔ)器的讀、寫周期 在與在與CPU連接時(shí)連接時(shí), CPU的控制信號(hào)與存儲(chǔ)器的讀、寫周期之的控制信號(hào)與存儲(chǔ)器的讀、寫周期之間的配合問題是非常重要的。間的配合問題是非常重要的。讀周期讀周期: 讀周期時(shí)間與讀出時(shí)間是兩個(gè)不同的概念。讀周期時(shí)間與讀出時(shí)間是兩個(gè)不同的概念。 讀出時(shí)間讀出時(shí)間從給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所從給出有效地址到外部數(shù)據(jù)總線上穩(wěn)定地出現(xiàn)所 讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間。讀出的數(shù)據(jù)信息所經(jīng)歷的時(shí)間。 讀周期時(shí)間讀周期時(shí)間則是存儲(chǔ)器進(jìn)行則是存儲(chǔ)器進(jìn)行兩次連續(xù)讀兩次連續(xù)讀操作時(shí)所必須間隔操

19、作時(shí)所必須間隔 的時(shí)間，它總是大于或等于讀出時(shí)間。的時(shí)間，它總是大于或等于讀出時(shí)間。SRAMSRAM存儲(chǔ)器時(shí)序存儲(chǔ)器時(shí)序地址有效地址有效CSCS有效有效數(shù)據(jù)輸出數(shù)據(jù)輸出CSCS復(fù)位復(fù)位地址撤銷地址撤銷靜態(tài)存儲(chǔ)器的靜態(tài)存儲(chǔ)器的讀周期讀周期AdrCSWEDOUT地址對(duì)片選的建立時(shí)間地址對(duì)片選的建立時(shí)間 tsu AdrCS片選讀時(shí)間片選讀時(shí)間taCS片禁止到輸出的傳片禁止到輸出的傳輸延遲輸延遲tPLH CSDOUTCPU必須在這段時(shí)必須在這段時(shí)間內(nèi)取走數(shù)據(jù)間內(nèi)取走數(shù)據(jù)靜態(tài)存儲(chǔ)器的靜態(tài)存儲(chǔ)器的寫周期寫周期 tWCADD tAWWE tOTWCSDout tDS tDHDin寫周期：寫周期：地址有效地址

20、有效CSCS有效有效數(shù)據(jù)有效數(shù)據(jù)有效CSCS復(fù)位（數(shù)據(jù)輸入）復(fù)位（數(shù)據(jù)輸入）地址撤銷地址撤銷常用典型的SRAM芯片有6116、6264、62256等。 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND VCC A8 A9 WE OE A10 CS D7 D6 D5 D4 D3 1 24 2 23 3 22 4 21 5 20 6 19 7 18 8 17 9 16 10 15 11 14 12 13 SRAM芯片實(shí)例芯片實(shí)例SRAM 6116 (2K 8)輸入輸入I/O工作方式工作方式CEWEOEDIDOHXXXHigh-Z非選擇非選擇LHLHigh-ZDO讀讀LLHD

21、IHigh-Z寫寫LLLDIHigh-Z寫寫LHHXHigh-Z選擇選擇 DRAM DRAM存儲(chǔ)器存儲(chǔ)器1.1.三管動(dòng)態(tài)存儲(chǔ)元三管動(dòng)態(tài)存儲(chǔ)元2.2.單管動(dòng)態(tài)存儲(chǔ)元單管動(dòng)態(tài)存儲(chǔ)元 數(shù)據(jù)線數(shù)據(jù)線 行行( (字字) )選擇選擇CCDT110T1DRAM的單管存儲(chǔ)單元: 讀讀DRAM的單管存儲(chǔ)單元: 寫寫單管單管DRAM的存儲(chǔ)矩陣的存儲(chǔ)矩陣 讀操作讀操作 行選擇線為高電平，使存儲(chǔ)電路中的行選擇線為高電平，使存儲(chǔ)電路中的T T1 1管導(dǎo)通，于是，使連在管導(dǎo)通，于是，使連在每一列上的刷新放大器讀取每一列上的刷新放大器讀取電容電容C C上的電壓值。刷新放大器的靈上的電壓值。刷新放大器的靈敏度很高，放大倍數(shù)很

22、大，并且能將從電容上讀得的電壓值折合敏度很高，放大倍數(shù)很大，并且能將從電容上讀得的電壓值折合為邏輯為邏輯“0”0”或者邏輯或者邏輯“1”1”。 列地址（較高位地址）產(chǎn)生列選擇信號(hào)，有了列選擇信號(hào)，所列地址（較高位地址）產(chǎn)生列選擇信號(hào)，有了列選擇信號(hào)，所選中行上的基本存儲(chǔ)電路才受到驅(qū)動(dòng)，從而可以輸出信息。選中行上的基本存儲(chǔ)電路才受到驅(qū)動(dòng)，從而可以輸出信息。 在讀出過程中，選中行上的所有基本存儲(chǔ)電路中的電容都受到在讀出過程中，選中行上的所有基本存儲(chǔ)電路中的電容都受到打擾，因此為打擾，因此為破壞性讀出破壞性讀出。為了在讀出之后，仍能保存所容納的。為了在讀出之后，仍能保存所容納的信息，刷新放大器對(duì)這些

23、電容上的電壓值讀取之后又立即進(jìn)行重信息，刷新放大器對(duì)這些電容上的電壓值讀取之后又立即進(jìn)行重寫。寫。 寫操作寫操作 行選擇線為行選擇線為“1”1”；T T1 1管處于可導(dǎo)通的狀態(tài)，如果列選擇信管處于可導(dǎo)通的狀態(tài)，如果列選擇信號(hào)也為號(hào)也為“1”1”則此基本存儲(chǔ)電路被選中，于是由數(shù)據(jù)輸入輸則此基本存儲(chǔ)電路被選中，于是由數(shù)據(jù)輸入輸出線送來的信息通過刷新放大器和出線送來的信息通過刷新放大器和T T1 1管送到電容管送到電容C C。 刷新刷新 雖然進(jìn)行一次讀寫操作實(shí)際上也進(jìn)行了刷新，但是，由雖然進(jìn)行一次讀寫操作實(shí)際上也進(jìn)行了刷新，但是，由于讀寫操作本身是隨機(jī)的，所以，并不能保證所有的于讀寫操作本身是隨機(jī)的

24、，所以，并不能保證所有的RAMRAM單單元都在元都在2ms2ms中可以通過正常的讀寫操作來刷新，由此，專門中可以通過正常的讀寫操作來刷新，由此，專門安排了存儲(chǔ)器刷新周期完成對(duì)安排了存儲(chǔ)器刷新周期完成對(duì)動(dòng)態(tài)動(dòng)態(tài)RAMRAM的刷新的刷新。 集成度高，功耗低集成度高，功耗低 具有易失性，必須刷新。具有易失性，必須刷新。 破壞性讀出，必須讀后重寫破壞性讀出，必須讀后重寫 讀后重寫，刷新均經(jīng)由刷新放大器進(jìn)行。讀后重寫，刷新均經(jīng)由刷新放大器進(jìn)行。 刷新時(shí)只提供行地址，由各列所擁有的刷新放大器，刷新時(shí)只提供行地址，由各列所擁有的刷新放大器， 對(duì)選中行全部存儲(chǔ)細(xì)胞實(shí)施同時(shí)集體讀后重寫對(duì)選中行全部存儲(chǔ)細(xì)胞實(shí)施同

25、時(shí)集體讀后重寫( (再生再生) )。DRAMDRAM的電氣特征：的電氣特征：內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)16K12.DRAM2.DRAM存儲(chǔ)芯片實(shí)例存儲(chǔ)芯片實(shí)例 NC DIN WE RAS A0 A2 A1 GND VCC CAS DOUT A6 A3 A4 A5 A7 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9 Intel 2164(64K1)引腳 A0A7：地址輸入線：地址輸入線RAS：行地址選通信號(hào)線，兼：行地址選通信號(hào)線，兼起片選信號(hào)作用（整個(gè)讀寫周起片選信號(hào)作用（整個(gè)讀寫周期，期，RAS一直處于有效狀態(tài)）一直處于有效狀態(tài)）CAS：列地址選通信號(hào)線：列地址選通信號(hào)

26、線WE：讀寫控制信號(hào)：讀寫控制信號(hào) 0-寫寫 1-讀讀Din：數(shù)據(jù)輸入線：數(shù)據(jù)輸入線Dout：數(shù)據(jù)輸出線：數(shù)據(jù)輸出線DRAMDRAM時(shí)序時(shí)序讀周期讀周期：行地址有效行地址有效行地址選通行地址選通列地址有效列地址有效列地址選通列地址選通數(shù)據(jù)輸出數(shù)據(jù)輸出行選通、列選通及地址撤銷行選通、列選通及地址撤銷ADD(a) 讀周期tCASDout行地址行地址列地址列地址數(shù) 據(jù)數(shù) 據(jù)WECASRASDRAMDRAM時(shí)序時(shí)序?qū)懼芷冢簩懼芷冢盒械刂酚行械刂酚行械刂愤x通行地址選通列地址、數(shù)據(jù)有效列地址、數(shù)據(jù)有效列地址選列地址選通通數(shù)據(jù)輸入數(shù)據(jù)輸入行選通、列選通及地址撤銷行選通、列選通及地址撤銷address(

27、(b b) )寫寫周周期期tRAStCYC行行地地址址列列地地址址數(shù) 據(jù)DinWECASRAS3.DRAM3.DRAM的刷新的刷新(1) DRAM(1) DRAM的刷新的刷新 不管是哪一種動(dòng)態(tài)不管是哪一種動(dòng)態(tài)RAMRAM，都是利用電容存儲(chǔ)電荷的原理來保存，都是利用電容存儲(chǔ)電荷的原理來保存信息的，由于電容會(huì)逐漸放電，所以，對(duì)動(dòng)態(tài)信息的，由于電容會(huì)逐漸放電，所以，對(duì)動(dòng)態(tài)RAMRAM必須不斷進(jìn)行必須不斷進(jìn)行讀出和再寫入，以使泄放的電荷受到補(bǔ)充，也就是進(jìn)行刷新。讀出和再寫入，以使泄放的電荷受到補(bǔ)充，也就是進(jìn)行刷新。 動(dòng)態(tài)動(dòng)態(tài)MOS存儲(chǔ)器采用存儲(chǔ)器采用“讀出讀出”方式進(jìn)行刷新方式進(jìn)行刷新, 先將原存信息

28、先將原存信息讀出，再由刷新放大器形成原信息并重新寫入。讀出，再由刷新放大器形成原信息并重新寫入。(2) (2) 刷新周期刷新周期 從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全從上一次對(duì)整個(gè)存儲(chǔ)器刷新結(jié)束到下一次對(duì)整個(gè)存儲(chǔ)器全部刷新一遍為止，這一段時(shí)間間隔叫刷新周期。部刷新一遍為止，這一段時(shí)間間隔叫刷新周期。一般為一般為2ms, 4ms, 8ms。(3) (3) 刷新方式刷新方式常用的刷新方式有三種常用的刷新方式有三種: 集中式、分散式、異步式。集中式、分散式、異步式。 在整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀在整個(gè)刷新間隔內(nèi)，前一段時(shí)間重復(fù)進(jìn)行讀/寫周期或維持寫周期或維持周期，等到需要進(jìn)行

29、刷新操作時(shí)，便暫停讀周期，等到需要進(jìn)行刷新操作時(shí)，便暫停讀/寫或維持周期，而寫或維持周期，而逐行刷新整個(gè)存儲(chǔ)器，它適用于高速存儲(chǔ)器。逐行刷新整個(gè)存儲(chǔ)器，它適用于高速存儲(chǔ)器。 集中式刷新集中式刷新RW刷新2刷新1RW128RWRW刷新間隔2ms讀寫/維持刷新過程/ 死區(qū)500ns500ns例如：對(duì)例如：對(duì)128 128矩陣存儲(chǔ)器刷新。矩陣存儲(chǔ)器刷新。刷新時(shí)間相當(dāng)于刷新時(shí)間相當(dāng)于128個(gè)讀周期；個(gè)讀周期； 設(shè)刷新周期為設(shè)刷新周期為2ms，讀，讀/寫周期為寫周期為0.5 s，則，則 刷新周期有刷新周期有4000個(gè)個(gè)周期，其中周期，其中 3782個(gè)周期（個(gè)周期（1936 s）用來讀）用來讀/寫或維持信

30、息；寫或維持信息； 128個(gè)周期（個(gè)周期（64 s）用來刷新操作；）用來刷新操作； 當(dāng)當(dāng)3781個(gè)周期結(jié)束，便開始進(jìn)行個(gè)周期結(jié)束，便開始進(jìn)行128個(gè)周期，個(gè)周期，64 s的刷新操作。的刷新操作。集中式刷新適用于高速存儲(chǔ)器。集中式刷新適用于高速存儲(chǔ)器。存在不能進(jìn)行讀寫操作的死區(qū)時(shí)間存在不能進(jìn)行讀寫操作的死區(qū)時(shí)間. 把一個(gè)存儲(chǔ)周期把一個(gè)存儲(chǔ)周期tc分為兩半，周期前半段時(shí)間分為兩半，周期前半段時(shí)間tm用來讀用來讀/寫操作寫操作或維持信息，周期后半段時(shí)間或維持信息，周期后半段時(shí)間tr作為刷新操作時(shí)間。這樣，每經(jīng)作為刷新操作時(shí)間。這樣，每經(jīng)過過128個(gè)系統(tǒng)周期時(shí)間，整個(gè)存儲(chǔ)器便全部刷新一遍。個(gè)系統(tǒng)周期時(shí)

31、間，整個(gè)存儲(chǔ)器便全部刷新一遍。 分散式刷新分散式刷新分散式刷新系統(tǒng)速度降低，但不存在停止讀寫操作的死時(shí)間。分散式刷新系統(tǒng)速度降低，但不存在停止讀寫操作的死時(shí)間。RW刷新2刷新1RW128RWRW刷新間隔2ms500ns500ns存儲(chǔ)周期 異步式刷新異步式刷新是前兩種方式的結(jié)合。是前兩種方式的結(jié)合。例如例如：對(duì)：對(duì)2116來說，在來說，在2ms中內(nèi)把中內(nèi)把128行刷新一遍。行刷新一遍。 2000 s 128 15.5 s 即：每即：每15.5 s 刷新一行。刷新一行。 RW刷新1RWRW15.5微秒500nsRW128RW15.5微秒500ns例例: 說明說明1M1位位DRAM片子的刷新方法，刷

32、新周期定為片子的刷新方法，刷新周期定為8ms。 1M位的存儲(chǔ)單元排列成位的存儲(chǔ)單元排列成 512 2048的矩陣；的矩陣； 如果選擇一個(gè)行地址進(jìn)行刷新，如果選擇一個(gè)行地址進(jìn)行刷新， 刷新地址為刷新地址為A0A8（29），）， 因此這一行上的因此這一行上的2048個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新；個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新； 在在8ms內(nèi)進(jìn)行內(nèi)進(jìn)行512個(gè)周期的刷新；個(gè)周期的刷新； 刷新方式可采用：刷新方式可采用： 在在8ms中進(jìn)行中進(jìn)行512次刷新操作的集中刷新方式；次刷新操作的集中刷新方式； 按按8ms51215.5 s刷新一次的異步刷新方式。刷新一次的異步刷新方式。練習(xí):n有一個(gè)1K4位的動(dòng)態(tài)RAM蕊片（蕊

33、片內(nèi)是6416結(jié)構(gòu)）構(gòu)成，問： （1） 采用異步刷新方式，如單元刷新時(shí)間間隔不超過2ms，則刷新信號(hào)周期是多少？ （2） 如果用集中刷新方式，存儲(chǔ)的刷新一遍最少用多少讀寫周期？死時(shí)間率是多少？設(shè)T單位為0.1us。 n解：1、采用異步刷新方式，在2ms時(shí)間內(nèi)分散地把64行刷新一遍，故刷新時(shí)間間隔為2ms/64=31.25us，即可取刷新信號(hào)周期為31.25us。 2、如果采用集中刷新方式，假定T為讀寫周期，如16組同時(shí)進(jìn)行刷新，則所需時(shí)間為64T。因?yàn)門為0.1us，2ms=2000us.死時(shí)間率=64T/2000*100%=0.32%。4.6 4.6 非易失性半導(dǎo)體存儲(chǔ)器非易失性半導(dǎo)體存儲(chǔ)器

34、 缺點(diǎn)缺點(diǎn)不能重寫不能重寫只能一次只能一次性改寫性改寫只讀存儲(chǔ)器只讀存儲(chǔ)器 掩模式掩模式 (ROM)一次編程一次編程(PROM) 多次編程多次編程(EPROM)(EEPRPM)定義定義數(shù)據(jù)在芯片制造過程數(shù)據(jù)在芯片制造過程中就確定中就確定 用戶可自行改變產(chǎn)品用戶可自行改變產(chǎn)品中某些存儲(chǔ)元中某些存儲(chǔ)元 可以用紫外光照可以用紫外光照 射射或電擦除原來的數(shù)據(jù)，或電擦除原來的數(shù)據(jù)，然后再重新寫入新的數(shù)然后再重新寫入新的數(shù)據(jù)據(jù)優(yōu)點(diǎn)優(yōu)點(diǎn) 可靠性和集成度可靠性和集成度高，價(jià)格便宜高，價(jià)格便宜 可以根據(jù)用戶需要可以根據(jù)用戶需要編程編程 可以多次改寫可以多次改寫ROM中的內(nèi)容中的內(nèi)容閃速存儲(chǔ)器閃速存儲(chǔ)器Flash

35、 memory(1) (1) 掩模式掩模式ROMROM 采用掩模工藝制成，其內(nèi)容由廠方生產(chǎn)時(shí)寫入，用戶只采用掩模工藝制成，其內(nèi)容由廠方生產(chǎn)時(shí)寫入，用戶只能讀出使用而不能改寫。能讀出使用而不能改寫。有有MOSMOS管的位管的位表示存表示存1 1，沒有沒有MOSMOS管的位管的位表示存表示存0 0。(2) (2) 可寫入（可編程）只讀存儲(chǔ)器可寫入（可編程）只讀存儲(chǔ)器PROMPROM例：熔絲燒斷型例：熔絲燒斷型寫寫“0”時(shí)：時(shí)： 燒斷熔絲燒斷熔絲寫寫“1”時(shí)：時(shí)： 保留熔絲保留熔絲行線行線X X位位線線Y YVccVccT TXYXY熔絲熔絲(3)(3)可擦可編程只讀存儲(chǔ)器可擦可編程只讀存儲(chǔ)器EPR

36、OMEPROM 為了能修改ROM中的內(nèi)容，出現(xiàn)了EPROM。其原理：控制柵控制柵浮置柵浮置柵P型基片型基片源源n+漏漏n+VPP(+12V)57V源漏5V源漏5V 晶體管導(dǎo)通 浮柵電子阻止晶體管導(dǎo)通保存1保存0 存儲(chǔ)存儲(chǔ)1，0的原理：的原理：EPROMn高壓寫入高壓寫入 紫外線光照擦除紫外線光照擦除編程器紫外線擦除器(4) (4) 電擦可編程只讀存儲(chǔ)器電擦可編程只讀存儲(chǔ)器EEPROMEEPROM E2PROM的編程序原理與EPROM相同，但擦除原理完全不同，重復(fù)改寫的次數(shù)有限制（因氧化層被磨損），一般為10萬次。它的主要特點(diǎn)是能在應(yīng)用系統(tǒng)中在線改寫，斷它的主要特點(diǎn)是能在應(yīng)用系統(tǒng)中在線改寫，斷電

37、后信息保存，因此目前得到廣泛應(yīng)用。電后信息保存，因此目前得到廣泛應(yīng)用?？刂茤趴刂茤鸥≈脰鸥≈脰臥型基片型基片源源n+漏漏n+VPPF1ash Memory是在EPROM與E2PROM基礎(chǔ)上發(fā)展起來的，其原理： F1ash Memory的讀寫原理：的讀寫原理：Vd=6VVg=12V 寫入寫入OpenVs=12V 擦除擦除Vd=1VVg=1V 讀出讀出存儲(chǔ)器存儲(chǔ)器應(yīng)用應(yīng)用SRAMDRAMROMPROMEPROME2PROMFlash MemoryCache計(jì)算機(jī)主存計(jì)算機(jī)主存固定程序，微程序控制器固定程序，微程序控制器用戶自編程序，工業(yè)控制機(jī)或電器用戶自編程序，工業(yè)控制機(jī)或電器用戶編寫并可修改程序

38、，產(chǎn)品試制階段程用戶編寫并可修改程序，產(chǎn)品試制階段程序序IC卡上存儲(chǔ)器卡上存儲(chǔ)器固態(tài)盤、固態(tài)盤、IC卡卡 4.7 DRAM4.7 DRAM的研制與發(fā)展的研制與發(fā)展 增強(qiáng)型DRAM（EDRAM）改進(jìn)了CMOS制造工藝，使晶體管開關(guān)加速，其結(jié)果使EDRAM的存取時(shí)間和周期時(shí)間比普通DRAM減少一半，而且在EDRAM芯片中還集成了小容量SRAM cache。 其原理與EDRAM相似，其主要差別是SRAM cache的容量較大，且與真正的cache原理相同。在存儲(chǔ)器直接連接處理器的系統(tǒng)中，cache DRAM可取代第二級(jí)cache和主存儲(chǔ)器（第一級(jí)cache在處理器芯片中）。CDRAM還可用作緩沖器支

39、持?jǐn)?shù)據(jù)塊的串行傳送。 擴(kuò)充數(shù)據(jù)輸出（extended data out，簡(jiǎn)稱EDO），它在完成當(dāng)前內(nèi)存周期前即可開始下一周期的操作，因此能提高數(shù)據(jù)帶寬或傳輸率。 典型的DRAM是異步工作的，CPU送地址和控制信號(hào)之后，等待存儲(chǔ)器的內(nèi)部操作完成，此時(shí)CPU不能做別的。 SDRAM與CPU之間的數(shù)據(jù)傳輸是同步的，CPU送出地址和控制信號(hào)后，經(jīng)過已知數(shù)量的時(shí)鐘后，SDRAM完成內(nèi)部操作，此期間，CPU可以做其他的工作，而不必等待。 Rambus公司研制，著重提高存儲(chǔ)器頻率帶寬。 RDRAM與CPU之間通過專用的RDRAM總線傳送數(shù)據(jù)，而不是常用的RAS、CAS、WE、CE信號(hào)。 采用異步成組數(shù)據(jù)傳輸

40、協(xié)議，開始時(shí)需要較大的存取時(shí)間（例如48ns），以后可達(dá)500MB/s的傳輸速率。 Rambus得到Intel公司的支持，其高檔的Pentium III 處理器將采用Rambus DRAM結(jié)構(gòu)。 將整個(gè)DRAM系統(tǒng)集成在一個(gè)芯片內(nèi)，包括存儲(chǔ)單元陣列、刷新邏輯、裁決邏輯、地址分時(shí)、控制邏輯及時(shí)序等。片內(nèi)還附加有測(cè)試電路。 根據(jù)用戶需求而設(shè)計(jì)的專用存儲(chǔ)器芯片，它以RAM為中心，并結(jié)合其他邏輯功能電路。 例如，視頻存儲(chǔ)器（video memory）是顯示專用存儲(chǔ)器，它接收外界送來的圖像信息，然后向系統(tǒng)提供高速串行信息。 4.8 4.8 半導(dǎo)體存儲(chǔ)器的組成與控制半導(dǎo)體存儲(chǔ)器的組成與控制 1、主存儲(chǔ)器與

41、、主存儲(chǔ)器與CPU的連接的連接n地址線的連接n數(shù)據(jù)線的連接n控制信號(hào)線的連接主存儲(chǔ)器與主存儲(chǔ)器與CPU的連接的連接D0,D1WE A CS2K2D0D1A10-0MREQ#R/W#CPUD1D02. 存儲(chǔ)器容量擴(kuò)展存儲(chǔ)器容量擴(kuò)展 1個(gè)存儲(chǔ)器的芯片的容量是有限的，它在字?jǐn)?shù)或字長(zhǎng)方面與實(shí)際存儲(chǔ)器的要求都有很大差巨，所以需要在字向和位向進(jìn)行擴(kuò)充才能滿足需要。（1）位擴(kuò)展）位擴(kuò)展 位擴(kuò)展指的是用多個(gè)存儲(chǔ)器器件對(duì)字長(zhǎng)進(jìn)行擴(kuò)充。 位擴(kuò)展的連接方式是將多片存儲(chǔ)器的地址、片選己、讀寫控制端RW可相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出。（1）位擴(kuò)展 A0A13CS 16K4R/W D0D3 A0A13CS 16K4R/W D

42、0D3D0D3D4D7D0D7R/WCSA0A13（1）位擴(kuò)展 位擴(kuò)展： 1）地址的總位數(shù)不變，總存儲(chǔ)器字容量不變。 例如，芯片的地址線是A0A13，存儲(chǔ)器的地址總線還是A0A13 。 2）數(shù)據(jù)線的位數(shù)增加，增加的數(shù)量等于各芯片位數(shù)之和。 例如，共兩個(gè)芯片，每個(gè)芯片4位，總存儲(chǔ)器的數(shù)據(jù)總線是8位。 2. 存儲(chǔ)器容量擴(kuò)展（2）字?jǐn)U展）字?jǐn)U展 字?jǐn)U展指的是增加存儲(chǔ)器中字的數(shù)量。 靜態(tài)存儲(chǔ)器進(jìn)行字?jǐn)U展時(shí)，將各芯片的地址線、數(shù)據(jù)線、讀寫控制線相應(yīng)并聯(lián)，而由片選信號(hào)來區(qū)分各芯片的地址范圍。 （2） 字?jǐn)U展 CSA13 16K8A0R/W D0D7譯譯碼碼器器0123 CSA13 16K8A0R/W D0

43、D7 CSA13 16K8A0R/W D0D7 CSA13 16K8A0R/W D0D7A15A14A13A0R/WD0D7最低地址最高地址C000FFFF00,0000,0000,000011,1111,1111,111111114最低地址最高地址8000BFFF00,0000,0000,000011,1111,1111,111110103最低地址最高地址40007FFF00,0000,0000,000011,1111,1111,111101012最低地址最高地址00003FFF00,0000,0000,000011,1111,1111,111100001說明總地址片內(nèi)A13 A12 .A1

44、 A0選片A15 A14地址片號(hào)地址空間分配表地址空間分配表（2）字?jǐn)U展 字?jǐn)U展： 1）地址的總位數(shù)增加，總存儲(chǔ)器字容量增加。字容量增加等于各芯片字容量乘以芯片個(gè)數(shù)。 例如，芯片的字容量是16K，4個(gè)芯片，總存儲(chǔ)器的字容量為416K=64K。 2）數(shù)據(jù)線的位數(shù)不變，總存儲(chǔ)器的數(shù)據(jù)總線位數(shù)等于各芯片位數(shù)。 例如，共4芯片，每個(gè)芯片8位，總存儲(chǔ)器的數(shù)據(jù)總線是8位。 2. 存儲(chǔ)器容量擴(kuò)展（3）字位擴(kuò)展）字位擴(kuò)展 實(shí)際存儲(chǔ)器往往需要字向和位向同時(shí)擴(kuò)充。 一個(gè)存儲(chǔ)器的容量為MN位，若使用LK位存 儲(chǔ) 器 芯 片 ， 那 么 ， 這 個(gè) 存 儲(chǔ) 器 共 需 要M/LN/K存儲(chǔ)器芯片。（3） 字位擴(kuò)展譯譯碼

45、碼器器0123A15A14A13A0R/WD4D7D0D3 CSA13 2114A0R/W D0D7 CSA13 2114A0R/W D0D7 CSA13 2114A0R/W D0D7 CSA13 2114A0R/W D0D7 CSA13 2114A0R/W D0D7 CSA13 2114A0R/W D0D7 CSA13 2114A0R/W D0D7 CSA13 2114A0R/W D0D7（3）字位擴(kuò)展 字位擴(kuò)展： 1）地址的總位數(shù)增加，總存儲(chǔ)器字容量增加。字容量增加等于各芯片字容量乘以芯片組數(shù)（位擴(kuò)展）。 例如，芯片的字容量是16K，4組芯片，總存儲(chǔ)器的字容量為416K=64K。 2）數(shù)據(jù)

46、線的位數(shù)增加，增加的數(shù)量等于用于位擴(kuò)展的芯片位數(shù)之和。 例如，每個(gè)芯片4位，2個(gè)芯片用于位擴(kuò)展，總存儲(chǔ)器的數(shù)據(jù)總線是24=8位。 *ramsel0 = A21A20 *MREQramsel1 = A21 *A20*MREQramsel2 = A21* A20 *MREQramsel3 = A21*A20*MREQ例例 有若干片有若干片1M8位的位的SRAM芯片，采用字?jǐn)U展方法構(gòu)成芯片，采用字?jǐn)U展方法構(gòu)成4MB存儲(chǔ)器，問存儲(chǔ)器，問(1) 需要多少片需要多少片RAM芯片？芯片？(2) 該存儲(chǔ)器需要多少地址位？該存儲(chǔ)器需要多少地址位？(3) 畫出該存儲(chǔ)器與畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)連接的結(jié)

47、構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、數(shù)的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)據(jù)信號(hào)、控制信號(hào)MREQ和和R/W#。(4) 給出地址譯碼器的邏輯表達(dá)式。給出地址譯碼器的邏輯表達(dá)式。解：解：(1) 需要需要4M/1M = 4片片SRAM芯片；芯片；(2) 需要需要22條地址線條地址線(3) 譯碼器的輸出信號(hào)邏輯表達(dá)式為：譯碼器的輸出信號(hào)邏輯表達(dá)式為： ramsel32-4 譯碼ramsel2ramsel1ramsel0A21A20A21A0A19A0OEMREQR/W#CPUD7D0D7D0D7D0D7D0D7D0WE* A CE1M 8DWE* A CE1M 8DWE* A CE1M 8DWE

48、* A CE1M 8D例例 設(shè)有若干片設(shè)有若干片256K8位的位的SRAM芯片，問：芯片，問：(1) 采用字?jǐn)U展方法構(gòu)成采用字?jǐn)U展方法構(gòu)成2048KB的存儲(chǔ)器需要多少片的存儲(chǔ)器需要多少片SRAM芯片？芯片？(2) 該存儲(chǔ)器需要多少字節(jié)地址位？該存儲(chǔ)器需要多少字節(jié)地址位？(3) 畫出該存儲(chǔ)器與畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址信號(hào)、的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)數(shù)據(jù)信號(hào)、控制信號(hào)MREQ#和和R/W#。解：解：(1) (1) 該存儲(chǔ)器需要該存儲(chǔ)器需要2048K/256K = 82048K/256K = 8片片SRAMSRAM芯片；芯片； (2)

49、(2) 需要需要2121條地址線，因?yàn)闂l地址線，因?yàn)? 22121=2048K=2048K，其中高，其中高3 3位用于芯片選擇，低位用于芯片選擇，低1818位作為位作為每個(gè)存儲(chǔ)器芯片的地址輸入。每個(gè)存儲(chǔ)器芯片的地址輸入。(3) (3) 該存儲(chǔ)器與該存儲(chǔ)器與CPUCPU連接的結(jié)構(gòu)圖如下。連接的結(jié)構(gòu)圖如下。 ramsel73-8譯碼ramsel2ramsel1ramsel0A20-18A20-0A17-0OE#MREQ#R/W#CPUD7D0D7D0D7D0D7D0D7D0WE A CE256K8DWE A CE256K8DWE A CE256K8DWE A CE256K8D例例 設(shè)有若干片設(shè)有若

50、干片256K8位的位的SRAM芯片，問：芯片，問：(1) 如何構(gòu)成如何構(gòu)成2048K32位的存儲(chǔ)器？位的存儲(chǔ)器？(2) 需要多少片需要多少片RAM芯片？芯片？(3) 該存儲(chǔ)器需要多少字節(jié)地址位？該存儲(chǔ)器需要多少字節(jié)地址位？(4) 畫出該存儲(chǔ)器與畫出該存儲(chǔ)器與CPU連接的結(jié)構(gòu)圖，設(shè)連接的結(jié)構(gòu)圖，設(shè)CPU的接口信號(hào)有地址的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ#和和R/W#。解：解：采用字位擴(kuò)展的方法。需要采用字位擴(kuò)展的方法。需要32片片SRAM芯片。芯片。 ramsel73-8 譯碼ramsel2ramsel1ramsel0A22-20A22-2A19-2OE#M

51、REQ#R/W#CPUD31D0D31D0D31D0D31D0D31D0WE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片DWE A CE256Kx84 片D3 3、存儲(chǔ)器舉例、存儲(chǔ)器舉例CPU的地址總線的地址總線16根根(A15A0，A0為低位為低位)；雙向數(shù)據(jù)總線；雙向數(shù)據(jù)總線8根根(D7D0)，控制總線中與主存有關(guān)的信號(hào)有：，控制總線中與主存有關(guān)的信號(hào)有： MREQ，R/W。主存地址空間分配如下：主存地址空間分配如下： 08191為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)芯片組成；為系統(tǒng)程序區(qū)，由只讀存儲(chǔ)芯片組成； 819232767為用戶程序區(qū)；最后為用

52、戶程序區(qū)；最后(最大地址最大地址)2K地址空間地址空間為系統(tǒng)程序工作區(qū)。為系統(tǒng)程序工作區(qū)。 現(xiàn)有如下存儲(chǔ)器芯片：現(xiàn)有如下存儲(chǔ)器芯片： EPROM：8K8位位(控制端僅有控制端僅有CS); SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.解解： (1) 主存地址空間分布如圖所示主存地址空間分布如圖所示。16根地址線尋址根地址線尋址 64K 0000 FFFFH(65535) EPROM：8K8位位SRAM：16K1位，位，2K8位，位，4K8位，位，8K8位位.00001FFF20007FFFF800FFFF63488請(qǐng)從上述芯片中選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫出請(qǐng)從上述

53、芯片中選擇適當(dāng)芯片設(shè)計(jì)該計(jì)算機(jī)主存儲(chǔ)器，畫出主存儲(chǔ)器邏輯框圖，注意畫出選片邏輯主存儲(chǔ)器邏輯框圖，注意畫出選片邏輯(可選用門電路及可選用門電路及3 8譯碼器譯碼器74LS138)與與CPU 的連接，說明選哪些存儲(chǔ)器芯片，選的連接，說明選哪些存儲(chǔ)器芯片，選多少片。多少片。(2) 連接電路連接電路片內(nèi)尋址：片內(nèi)尋址：8K芯片芯片片內(nèi)片內(nèi)13根根 A12A02K芯片芯片片內(nèi)片內(nèi)11根根 A10A0片間尋址：片間尋址：前前32K A15A14A13 0 0 0 0 0 1 0 1 0 0 1 1最后最后2K 1 1 1 加加 A12A11 1 100001FFF2000 3FFF6000 7FFFF80

54、0FFFF4000 5FFF63488A B CY0 Y1 Y2 Y3 Y7。MREQA0 A12A0 A12A0 A12A0 A12A0 A10CSCSCSCSCSR/WR/WR/WR/WnCPU與存儲(chǔ)器之間的速度無法匹配n解決之道n采用高速器件提高速度n增加字長(zhǎng)，在每個(gè)存儲(chǔ)周期中存取多個(gè)字n采用雙端口存儲(chǔ)器n將主存劃分為多個(gè)模塊，多模塊并行n增加Cache4.9 4.9 多體交叉存儲(chǔ)器多體交叉存儲(chǔ)器1、雙端口存儲(chǔ)器、雙端口存儲(chǔ)器n具有兩組相互獨(dú)立的讀寫控制線路的存儲(chǔ)器n兩組讀寫控制線路可以并行操作n當(dāng)兩個(gè)端口地址不相同，無沖突，可以并行存取n端口地址相同，發(fā)生讀寫沖突，無法并行存取存儲(chǔ)體(A0-10)L(D0-15)LBUSYLR/WL(A0-10)R(D0-15)RBUSYRR/WR2.2.多