存儲器擴(kuò)展與設(shè)計(jì)

1、存儲器系統(tǒng)的設(shè)計(jì)n所要考慮的問題nCPU總線的負(fù)載能力nCPU的時(shí)序和存儲器存取速度之間的配合n存儲芯片的選取及數(shù)目n片內(nèi)尋址和片間尋址地址線的分配n譯碼電路的選?。ㄓ芯€性譯碼、全譯碼和部分譯碼方式）n數(shù)據(jù)線、控制線的連接n舉例說明舉例（1）-線性選擇方式nRAM芯片Intel6264容量為8K8位，用2片SRAM芯片6264，組成16K8位的存儲器系統(tǒng)。地址選擇的方式是將地址總線低13位（A12A0）并行的與存儲器芯片的地址線相連，而CS端與高地址線相連。n要求：寫出解題步驟和畫出系統(tǒng)的電路圖。解題步驟n進(jìn)行片內(nèi)尋址和片間尋址地址線如何分配？n用于片間尋址時(shí)，地址線如何譯碼形成片選信號？線形

2、譯碼方式n需要的控制信號的類型及如何與存儲器系統(tǒng)中的芯片相連？n畫出邏輯電路圖n寫出各存儲器芯片的地址范圍 62641# A12 A0 CSD7D0 62642# A12 A0 CSD7D0A13M/IOA12A0A12A0D7D0D7D0舉例（2）-全譯碼選作方式n假設(shè)一個(gè)微機(jī)系統(tǒng)的RAM容量為4KB，采用1K8的RAM芯片，安排在64K空間的最低4K位置， A9A0作為片內(nèi)尋址， A15A10譯碼后作為芯片尋址n要求：寫出解題步驟和畫出系統(tǒng)的電路圖。解題步驟n存儲器芯片數(shù)目的確定n進(jìn)行片內(nèi)尋址和片間尋址地址線如何分配？n用于片間尋址時(shí)，地址線如何譯碼？全譯碼方式n需要的控制信號的類型及如何

3、與存儲器系統(tǒng)中的芯片相連？n畫出邏輯電路圖n寫出各存儲器芯片的地址范圍舉例（3）-部分譯碼選擇方式n用2K8的RAM芯片6116和74LS138芯片設(shè)計(jì)一個(gè)8K8的存儲器系統(tǒng)，使其存儲器空間在24000H25FFFH解題步驟n74LS138芯片介紹n存儲器芯片數(shù)目的確定n進(jìn)行片內(nèi)尋址和片間尋址地址線如何分配？n用于片間尋址時(shí)，地址線如何譯碼形成片選信號？部分譯碼方式n需要的控制信號的類型及如何與存儲器系統(tǒng)中的芯片相連？n畫出邏輯電路圖n寫出各存儲器芯片的地址范圍74LS138芯片介紹存儲器芯片數(shù)目的確定n存儲器系統(tǒng)的總?cè)萘繛?K8，即8K字節(jié)n每片RAM芯片的容量為2K8，即2K字節(jié)n所以：需

4、要芯片總數(shù)為_進(jìn)行片內(nèi)尋址和片間尋址地址線的分配n由于6116芯片有2K個(gè)存儲單元，所以需要_根地址線，才能選擇其中某一個(gè)存儲單元n選擇8086地址總線A0A19中的低_地址線進(jìn)行片內(nèi)尋址n選擇8086地址總線A0A19中的高_(dá)地址線進(jìn)行片間尋址11A0A10A11A19片間尋址地址線的譯碼1# RAM芯片的片選端2# RAM芯片的片選端3# RAM芯片的片選端4# RAM芯片的片選端采用部分譯碼方式：每個(gè)存儲器芯片的地址空間nA19 A18 A17=000時(shí)n#1: 04000H047FFHn#2: 04800H04FFFHn#3: 05000H05700Hn#4: 05800H05FFFH

5、nA19 A18 A17=001時(shí)n#1: 24000H247FFHn#2: 24800H24FFFHn#3: 25000H25700Hn#4: 25800H25FFFHn芯片地址有重疊舉例（4）n要求用4K8的EPROM芯片2732，8K8的RAM芯片6264，譯碼器74LS138構(gòu)成8K字ROM和8K字RAM的存儲器系統(tǒng)。n要求：寫出解題步驟和畫出系統(tǒng)的電路圖。解題步驟n存儲器芯片數(shù)目的確定n進(jìn)行片內(nèi)尋址和片間尋址地址線如何分配？n用于片間尋址時(shí)，地址線如何譯碼？n偶地址和奇地址存儲體的選擇n需要的控制信號的類型及如何與存儲器系統(tǒng)中的芯片相連？n畫出邏輯電路圖n寫出各存儲器芯片的地址范圍芯

6、片數(shù)目及片內(nèi)尋址n對ROM芯片2732（4K8），8K字用_片組成；片內(nèi)用_根地址線_n對RAM芯片6264（8K8），8K字用_ 片組成；片內(nèi)用_根地址線_nA0用來作為奇偶存儲體的選擇信號，不參與片內(nèi)尋址！412A1A12A1A13213片間尋址地址線的分配n74LS138的輸入端C、B、A分別連接地址線A16A14，控制端G1、G2A、G2B分別連接M/IO和A17、A18n74LS138譯碼器輸出Y0、Y1完成ROM和RAM芯片的選擇n由于ROM和RAM芯片容量不同，ROM為4K8，需要12根地址線，RAM為8K8，需要13根地址線；因此A13和Y0輸出進(jìn)行二次譯碼，來選擇兩組ROM芯

7、片，這樣可以保證存儲器地址的連續(xù)偶地址和奇地址存儲體的選擇nA0和BHE分別選擇偶地址和奇地址存儲體；n若A0=0選中偶地址存儲體，即連接到數(shù)據(jù)總線的低8位；若BHE=0選中奇地址存儲體，即連接到數(shù)據(jù)總線的高8位；若A0和BHE均為0，兩個(gè)存儲體全選中，讀/寫一個(gè)字字、字節(jié)讀寫邏輯BHEA0讀/寫情況00在偶地址讀/寫一個(gè)字01在奇地址讀/寫一個(gè)字節(jié)10在偶地址讀/寫一個(gè)字節(jié)11無效奇地址字的讀取BHEA0數(shù)據(jù)總線使用情況01先從奇地址讀取一個(gè)字節(jié)，即讀取數(shù)據(jù)總線的高8位(D15D8)，組成字的低位字節(jié)10再從相鄰的偶地址讀取一個(gè)字節(jié)，即讀取數(shù)據(jù)總線的低8位(D15D8)，組成字的高位字節(jié)RA

8、M存儲器低8位和高8位的選擇n對于第一個(gè)RAM芯片6264，由于它有兩個(gè)片選端CE1和CE2，因此CE1連到74LS138的Y1，CE2連到A0，作為偶地址存儲體；n對于第二個(gè)RAM芯片6264，CE1直接連到74LS138的Y1，CE2連到BHE，作為奇地址存儲體；ROM存儲器低8位和高8位的選擇n74LS138與A13的譯碼輸出有兩個(gè)信號，分別選擇兩個(gè)ROM字存儲體；n將A0和BHE再與這兩個(gè)信號進(jìn)行二次譯碼，譯出四個(gè)信號，分別選擇兩個(gè)字存儲體中的低位字節(jié)和高位字節(jié)。二次譯碼電路圖圖5-17 12732芯片圖5-17 22732芯片第229頁CS1和CS3選擇的是偶地址存儲體CS2和CS4

9、選擇的是奇地址存儲體控制信號的連接nROM芯片的OE信號連到RD信號，完成數(shù)據(jù)的讀出nRAM芯片的OE信號連到RD信號，完成數(shù)據(jù)的讀出；WE信號連到WR信號，完成數(shù)據(jù)的寫入nM/IO為高電平選擇存儲器，已連到74LS138的G1端nA0和BHE的連接已呈現(xiàn)于上面的二次譯碼圖每個(gè)芯片的地址范圍n1#: ROM 00000H01FFFHn2#: ROM 02000H03FFFHn3#: RAM 04000H07FFFHn以上每個(gè)地址范圍又分成奇地址和偶地址兩部分。舉例（5）n已知：ROM芯片2732(4K8)，RAM芯片4118(1K 8)，3-8譯碼器74LS138。用這些芯片設(shè)計(jì)一個(gè)存儲器系統(tǒng)，使ROM的存儲空間為12K字節(jié)，地址范圍為0000H2FFFH；RAM的存儲空間為2K字