數(shù)字電子技術(shù)復(fù)習(xí)習(xí)題及答案

1、精選優(yōu)質(zhì)文檔-傾情為你奉上數(shù)字電子技術(shù)復(fù)習(xí)題及答案一、填空題1、(238)10()2(EE)16。(.01)2(36.4)16(54.25)10。2、德?摩根定理表示為(),()。3、數(shù)字信號只有（兩）種取值，分別表示為（0）和（1）。4、異或門電路的表達(dá)式是()；同或門的表達(dá)式是()。5、組成邏輯函數(shù)的基本單元是（最小項）。6、與最小項相鄰的最小項有()、()和(ABC)。7、基本邏輯門有（與門）、（或門）和（非門）三種。復(fù)合門有（與非門）、（或非門）、（與或非門）和（異或門）等。8、9、10、最簡與或式的定義是乘積項的（個數(shù)最少），每個乘積項中相乘的（變量個數(shù)也最少）的與或表達(dá)式。11、在

2、正邏輯的約定下，“1”表示（高電平），“0”表示（低電平）。在負(fù)邏輯的約定下，“1”表示（低電平），“0”表示（高電平）。12、一般TTL門電路輸出端(不能)直接相連，實現(xiàn)線與。(填寫“能”或“不能”)13、三態(tài)門的三種可能的輸出狀態(tài)是(高電平)、(低電平)和(高阻態(tài))。14、實現(xiàn)基本和常用邏輯運(yùn)算的(電子電路)，稱為邏輯門電路，簡稱門電路。15、在TTL三態(tài)門、OC門、與非門、異或門和或非門電路中，能實現(xiàn)“線與”邏輯功能的門為（OC門），能實現(xiàn)總線連接方式的的門為（三態(tài)門）。16、TTL與非門的多余輸入端不能接（低）電平。17、18、真值表是將輸入邏輯變量的（所有可能取值）與相應(yīng)的（輸出變量

3、函數(shù)值）排列在一起而組成的表格。19、組合邏輯電路是指任何時刻電路的穩(wěn)定輸出，僅僅只決定于（該時刻各個輸入變量的取值）。20、用文字、符號或者數(shù)碼表示特定對象的過程叫做（編碼）。把代碼的特定含義翻譯出來的過程叫（譯碼）。在幾個信號同時輸入時，只對優(yōu)先級別最高的進(jìn)行編碼叫做（優(yōu)先編碼）。21、兩個1位二進(jìn)制數(shù)相加，叫做（半加器）。兩個同位的加數(shù)和來自低位的進(jìn)位三者相加，叫做（全加器）。22、比較兩個多位二進(jìn)制數(shù)大小是否相等的邏輯電路，稱為(數(shù)值比較器)。23、半導(dǎo)體數(shù)碼顯示器的內(nèi)部接法有兩種形式：共(陽)極接法和共(陰)極接法。對于共陽接法的發(fā)光二極管數(shù)碼顯示器，應(yīng)采用(低)電平驅(qū)動的七段顯示譯

4、碼器。24、能夠?qū)ⅲ?個）輸入數(shù)據(jù)，根據(jù)需要傳送到（m個）輸出端的任意一個輸出端的電路，叫做數(shù)據(jù)分配器。25、在多路傳輸過程中，能夠根據(jù)需要將（其中任意一路挑選出來）的電路，叫做數(shù)據(jù)選擇器，也稱為多路選擇器或多路開關(guān)。26、觸發(fā)器又稱為雙穩(wěn)態(tài)電路，因為它具有（兩個）穩(wěn)定的狀態(tài)。27、根據(jù)邏輯功能不同，觸發(fā)器可分為（RS觸發(fā)器）、（D觸發(fā)器）、（JK觸發(fā)器）、（T觸發(fā)器）和（T觸發(fā)器）等。根據(jù)邏輯結(jié)構(gòu)不同，觸發(fā)器可分為（基本觸發(fā)器）、（同步觸發(fā)器）和（邊沿觸發(fā)器）等。28、JK觸發(fā)器在JK00時，具有（保持）功能，JK11時；具有（翻轉(zhuǎn)）功能；JK01時，具有（置0）功能；JK10時，具有（置1

5、）功能。29、JK觸發(fā)器具有（保持）、（置0）、（置1）和（翻轉(zhuǎn)）的邏輯功能。D觸發(fā)器具有（置0）和（置1）的邏輯功能。RS觸發(fā)器具有（保持）、（置0）和（置1）的邏輯功能。T觸發(fā)器具有（保持）和（翻轉(zhuǎn)）的邏輯功能。T觸發(fā)器具有（翻轉(zhuǎn)）的邏輯功能。30、邊沿觸發(fā)器具有共同的動作特點(diǎn)，即觸發(fā)器的次態(tài)僅取決于CP信號（上升沿或下降沿）到來時刻輸入的邏輯狀態(tài)，而在這時刻之前或之后，輸入信號的變化對觸發(fā)器輸出的狀態(tài)沒有影響。31、基本RS觸發(fā)器的特性方程是（）；其約束條件是（）。JK觸發(fā)器的特性方程是（）；D觸發(fā)器的特性方程是（）；T觸發(fā)器的特性方程是（）；T觸發(fā)器的特性方程是（）。32、時序邏輯電路

6、的邏輯功能的特點(diǎn)是任何時刻電路的穩(wěn)定（輸出），不僅和（該時刻的輸入信號）有關(guān)，而且還取決于（電路原來的狀態(tài)）。33、時序邏輯電路一定包含有作為存儲單元的（觸發(fā)器），時序電路中可以沒有（組合）電路，但不能沒有（觸發(fā)器）。34、時序邏輯電路的邏輯功能通?？捎茫ㄟ壿嫳磉_(dá)式）、（狀態(tài)表）、（卡諾圖）、（狀態(tài)圖）和（時序圖）等方式描述。35、時序邏輯電路按觸發(fā)器時鐘端的連接方式不同可以分為(同步時序邏輯電路)和(異步時序邏輯電路)兩類。36、可以用來暫時存放數(shù)據(jù)的器件稱為(寄存器)。寄存器分為（基本寄存器）和（移位寄存器）兩種。37、若ROM有5根地址輸入線，有8根數(shù)據(jù)輸出線，則ROM的字線數(shù)為（32）

7、，ROM的容量為（256）。38、把移位寄存器的（輸出以一定方式饋送到）串行輸入端，即得到（移位寄存器型）計數(shù)器。39、一個十進(jìn)制加法計數(shù)器需要由（4個）JK觸發(fā)器組成。40、RAM與ROM比較，其優(yōu)點(diǎn)是（讀寫方便，使用靈活）；缺點(diǎn)是（掉電丟失信息）。41、順序脈沖發(fā)生器可分成（計數(shù)型）和（移位型）兩大類。42、555定時器由（分壓器）、（比較器）、（基本RS觸發(fā)器）、（晶體管開關(guān)）和（輸出緩沖器）五部分組成。43、施密特觸發(fā)器有兩個穩(wěn)定狀態(tài)（“0”態(tài)和“1”態(tài)），其維持與轉(zhuǎn)換完全取決于（輸入電壓的大?。?4、單穩(wěn)態(tài)觸發(fā)器狀態(tài)有一個（穩(wěn)定狀態(tài)）和一個（暫穩(wěn)狀態(tài)）。45、多諧振蕩器是一種（自激

8、振蕩）電路，它沒有（穩(wěn)態(tài)），只有兩個（暫穩(wěn)態(tài)）。它不需要外加觸發(fā)信號，就能自動的輸出（矩形）脈沖。46、石英晶體多諧振蕩器的振蕩頻率僅決定于晶體本身的(諧振頻率)，而與電路中(RC)的數(shù)值無關(guān)。47、48、AD轉(zhuǎn)換器是把（模擬量）轉(zhuǎn)換為（數(shù)字量）的轉(zhuǎn)換器。D/A轉(zhuǎn)換器是把（數(shù)字量）轉(zhuǎn)換為（模擬量）的轉(zhuǎn)換器。49、衡量D/A和A/D轉(zhuǎn)換器性能優(yōu)劣的主要指標(biāo)都是（轉(zhuǎn)換精度）和（轉(zhuǎn)換速度）。50、A/D轉(zhuǎn)換過程四個步驟的順序是（采樣）、（保持）、（量化）、（編碼）。二、選擇題1、數(shù)字電路中使用的數(shù)制是（B）。A、十進(jìn)制B、二進(jìn)制C、十六進(jìn)制D、八進(jìn)制2、二進(jìn)制數(shù).01對應(yīng)的十進(jìn)制數(shù)為(D)。A、14

9、0.125B、125.50C、136.25D、124.253、十進(jìn)制數(shù)127.25對應(yīng)的二進(jìn)制數(shù)為(A)。A、.01B、C、.01D、.114、將二進(jìn)制、八進(jìn)制、十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的共同規(guī)則是（C）。A、除十取余B、乘十取整C、按權(quán)展開D、以上均可5、標(biāo)準(zhǔn)與或式是由（D）構(gòu)成的邏輯表達(dá)式。A、最大項之積B、最小項之積C、最大項之和D、最小項之和6、函數(shù)的最簡與或式為(C)。A、ABB、C、1D、07、n個變量可以構(gòu)成（C）個最小項。A、nB、2nC、2nD、2n18、若輸入變量A、B全為1時，輸出F=0，則其輸入與輸出關(guān)系是(B)。A、非B、與非C、與D、或9、標(biāo)準(zhǔn)與或式是由（B）構(gòu)成的

10、邏輯表達(dá)式。A、與項相或B、最小項相或C、最大項相與D、或項相與10、以下表達(dá)式中符合邏輯運(yùn)算法則的是（D）。A、C·C=C2B、1+1=10C、0<1D、A+1=111、下列邏輯式中，正確的是（A）。A、B、A+A=1C、A·A=0D、A·A=112、ABC(C)。A、AB、BCC、(AB)?(AC)D、AC13、兩者的關(guān)系是(A)。A、B、C、14、同或邏輯Z對應(yīng)的邏輯圖是（C）。=1ABZ=1ABZ1ABZ1ABZB、A、C、D、15、有三個輸入端的或非門電路，要求輸出高電平，其輸入端應(yīng)是(C)。A、全部為高電平B、至少一個端為高電平C、全部為低電平D

11、、至少一個端為低電平16、具有“線與”邏輯功能的門電路有(B)。A、三態(tài)門B、集電極開路門C、與門D、或門17、對于負(fù)邏輯而言，某邏輯電路為與門，則對于正邏輯而言，該電路為(C)。A、與非門B、或非門C、或門D、與門18、集電極開路門(OC門)在使用時須在(B)之間接一電阻。A、輸出與地B、輸出與電源C、輸出與輸入19.一個兩輸入端的門電路，當(dāng)輸入為0和1時，輸出不是1的門是（B）。A、與非門B、或非門C、異或門20、若在編碼器中有50個編碼對象，則要求輸出二進(jìn)制代碼位數(shù)為(B)位。A、5B、6C、10D、5021、如需要判斷兩個二進(jìn)制數(shù)的大小或相等，可以使用(D)電路。A、譯碼器B、編碼器C

12、、數(shù)據(jù)選擇器D、數(shù)據(jù)比較器22、八輸入的編碼器按二進(jìn)制編碼時，輸出端的個數(shù)是（B）。A、2個B、3個C、4個D、8個23、和數(shù)據(jù)分配器使用相同型號MSI的組合邏輯電路是(A)。A、譯碼器B、編碼器C、數(shù)據(jù)選擇器D、數(shù)據(jù)比較器24、組合邏輯電路消除競爭冒險的方法有(A)和(B)。A、修改邏輯設(shè)計B、在輸出端接入濾波電容C、后級加緩沖電路?D、屏蔽輸入信號的尖峰干擾25、數(shù)據(jù)分配器輸入端的個數(shù)是(B)。A、2個B、1個C、4個D、8個26、一片容量為1024字節(jié)×4位的存儲器，表示有(C)個存儲單元。A、1024B、4C、4096D、827、下列觸發(fā)器中存在約束條件的是(A)。A、RS觸

13、發(fā)器B、JK觸發(fā)器C、D觸發(fā)器D、T觸發(fā)器28、JK觸發(fā)器在時鐘脈沖的作用下，如果要使，則輸入信號JK應(yīng)為(A)。A、J=1，K=1B、J=0，K=1C、J=0，K=0D、J=1，K=029、RS觸發(fā)器的約束條件是(D)。A、R+S=1B、R+S=0C、RS=1D、RS=030、JK觸發(fā)器欲在CP作用后保持原狀態(tài)，則JK的值是(D)。A、JK11B、JK10C、JK01D、JK0031、Mealy型時序邏輯電路的輸出(C)。A、只與電路的現(xiàn)態(tài)有關(guān)B、只與電路的輸入有關(guān)C、與電路的現(xiàn)態(tài)和電路的輸入有關(guān)D、與電路的現(xiàn)態(tài)和電路的輸入無關(guān)32、若4位同步二進(jìn)制加法計數(shù)器當(dāng)前的狀態(tài)是0111，下一個輸入

14、時鐘脈沖后，其內(nèi)容變?yōu)?C)。A、0111B、0110C、1000D、001133、A、0011B、1000C、1001D、001134、下圖所示為某時序邏輯電路的時序圖，由此可判斷該時序電路具有的功能是(A)。A、十進(jìn)制計數(shù)器B、九進(jìn)制計數(shù)器C、四進(jìn)制計數(shù)器D、八進(jìn)制計數(shù)器CPQ0Q1Q2Q335、構(gòu)成同步二進(jìn)制計數(shù)器一般應(yīng)選用的觸發(fā)器是（C）。A、D觸發(fā)器B、RS觸發(fā)器C、JK觸發(fā)36、構(gòu)成四位寄存器應(yīng)選用（B）。A、2個觸發(fā)器；B、4個觸發(fā)器C、16個觸發(fā)器37、需用(B)片74LS161構(gòu)成六十進(jìn)制計數(shù)器。A、1片B、2片C、3片D、4片38、555構(gòu)成的施密特觸發(fā)器的回差電壓UT為(

15、D)。A、VCCB、VCC/2C、2VCC/3D、VCC/339、能起到定時作用的觸發(fā)器是(C)。A、施密特觸發(fā)器B、雙穩(wěn)態(tài)觸發(fā)器C、單穩(wěn)態(tài)觸發(fā)器D、多諧振蕩器40、對電壓、頻率、電流等模擬量進(jìn)行數(shù)字處理之前，必須將其進(jìn)行(B)。A、D/A轉(zhuǎn)換B、A/D轉(zhuǎn)換C、直接輸入D、隨意三、計算題1、將十進(jìn)制數(shù)63.125轉(zhuǎn)換為二進(jìn)制數(shù)和八進(jìn)制數(shù)。解：(63.125)10=(.001)2=(77.1)82、將二進(jìn)制數(shù).01轉(zhuǎn)換為十六進(jìn)制數(shù)和十進(jìn)制數(shù)。解：(.01)2=(7C.4)16=(124.25)103、型號為2764的EPROM地址線為13，位線為8，試計算它的容量。解：其容量為：213×

16、;8=8192×8=8×1024×8=8K×8四、邏輯函數(shù)式變換1、用公式法將下列邏輯函數(shù)式化簡為最簡與或表達(dá)式解：2、將下列邏輯函數(shù)式展開成最小項表達(dá)式解：五、用卡諾圖化簡法將下列函數(shù)化簡為最簡與或表達(dá)式解：ABCD00000111100111100111000010110000ABCD00000111100111101×1×1××1010×010×六、作圖題1、電路及CP、S、R的波形如圖1所示，試對應(yīng)畫出的波形。QQ圖12、邊沿觸發(fā)器及CP、J、K的波形如圖2所示，試對應(yīng)畫出的波形。QQ圖23、邊沿觸發(fā)器及CP、D的波形如圖3所示，試對應(yīng)畫出的波形。QQ圖34、電路及A、B和CP的波形如圖4所示，試畫出Q端的波形，設(shè)觸發(fā)器的初始狀態(tài)Q1。ABCP=1ABCPQDQABDQCP圖4解：，故根據(jù)A、B的波形異或可先畫出D觸發(fā)器的D端波形，然后再根據(jù)D端的波形畫出D觸發(fā)器的Q端波形。如圖4右圖所示。5、已知JK觸發(fā)器電路和A、B和CP的波形如圖5所示，試畫出JK觸發(fā)器Q端的波形，設(shè)觸發(fā)器的初始狀態(tài)Q0。解：JKAB，故根據(jù)A、B的波形