模擬集成電路設計作業(yè)1

1、模擬集成電路設計原理期末考試A卷 課程性質：必修 使用范圍： 考試時間： 考試方式： 學號專業(yè)班級學生姓名 成績題號一二三四五總分得分一填空題（每空1分，共14分）1、與其它類型的晶體管相比，MOS器件的尺寸很容易按_縮小，CMOS電路被證明具有_的制造成本。2、 放大應用時，通常使MOS管工作在_區(qū)，電流受柵源過驅動電壓控制，我們定義_跨導_來表示電壓轉換電流的能力。3、為溝長調制效應系數(shù)，對于較長的溝道，值_（較大、較?。?。4、源跟隨器主要應用是起到_的作用。5、共源共柵放大器結構的一個重要特性就是_很高，因此可以做成_。6、由于_或_等因素，共模輸入電平的變化會引起差動輸出的改變。7、理

2、想情況下，_結構可以精確地復制電流而不受工藝和溫度的影響，實際應用中，為了抑制溝長調制效應帶來的誤差，可以進一步將其改進為_結構。8、為方便求解，在一定條件下可用_法估算系統(tǒng)的極點頻率。9、與差動對結合使用的有源電流鏡結構如下圖所示，電路的輸入電容Cin為_。10、為溝長調制效應系數(shù)，值與溝道長度成_（正比、反比）。二名詞解釋（每題3分，共24分）1、阱2、亞閾值導電效應3、溝道長度調制4、等效跨導Gm5、米勒定理6、N阱7、有源電流鏡8、輸出擺幅三畫圖題（每題8分，共16分）1、以VDS作為參數(shù)畫出NMOS晶體管的IDVGS曲線。要求：（1）畫三條曲線，VDS的值分別為VDS1、VDS2、V

3、DS3，其中VDS1<VDS2<VDS3；有適當?shù)姆治鐾茖н^程，并標出曲線中關鍵轉折點的坐標。（2）畫兩條曲線，VDS的值分別為VBS=0、VBS<0；標出曲線中關鍵轉折點的坐標。 2、畫出差動對的輸入輸出特性曲線（IDVin）。要求：（1）標出曲線中關鍵轉折點和極限點的坐標；（2）由圖分析：通過什么措施可以使差動對的線性度更好。四簡答（每題7分，共21分）1、“MOS器件即使沒有傳輸電流也可能導通”，這種說法正確么？為什么？2、什么是體效應？體效應會對電路產生什么影響？3、帶有源極負反饋的共源極放大電路相對于基本共源極電路有什么優(yōu)點？五分析計算題（共34分）（下列題目中使用

4、教材表2.1所列的器件數(shù)據(jù)，所有器件尺寸都是有效值，單位均為微米。）1、（7分）假設=0，計算圖示電路的小信號增益（表達式）。 2、（9分）差動電路如圖所示，ISS=1mA，VDD=3V，(W/L)1、2=(W/L)3、4=50/0.5。（1）假設=0，求差動電壓增益；（2）=0.45 V-1時，如果ISS上的壓降至少為0.4V，求最小的允許輸入共模電平。 3、（9分）(W/L)N=10/0.5，(W/L)P=10/0.5，IREF=100A，VDD=3V，加到M1、M2柵極的輸入共模電平等于1.5V。（1）分別計算流過晶體管M3、 M4 、M5、 M6 、M7的電流；（2）假設=0，分別計算