ConceptHDL原理圖設(shè)計(jì)

1、Allegro Design Entry HDL原理圖輸入方式孫海峰Design Entry HDL是Cadence公司原有的原理圖設(shè)計(jì)輸入系統(tǒng)，提供了一個(gè)全面、高效、靈活的原理圖設(shè)計(jì)環(huán)境，具有強(qiáng)大的操作編輯功能。設(shè)計(jì)者在HDL環(huán)境中能夠完成整個(gè)原理圖設(shè)計(jì)流程，可以進(jìn)行層次原理圖和平面原理圖輸入、原理圖檢查、生成料單、生成網(wǎng)表等工作。HDL還能與Allegro工具很好的集成在一個(gè)工程中，可很方便的實(shí)現(xiàn)原理圖到PCB的導(dǎo)入，以及PCB改動(dòng)反標(biāo)到原理圖等交互式操作。接下來，按照原理圖設(shè)計(jì)輸入流程，我來詳細(xì)闡述Design Entry HDL原理圖的輸入方式。1、 進(jìn)入Design Entry HD

2、L用戶界面進(jìn)入HDL原理圖輸入界面的步驟如下。1、執(zhí)行“開始/程序/Cadence 16.3/Design Entry HDL”命令，將彈出產(chǎn)品選擇對(duì)話框 2、進(jìn)入產(chǎn)品界面，彈出Open Project對(duì)話框 其中Open Recent用以打開最后運(yùn)行的項(xiàng)目； Open Open an Existing Project用以打開一個(gè)已有的項(xiàng)目； Create a New Project用以新建一個(gè)項(xiàng)目。 3、點(diǎn)擊Create a New Project新建項(xiàng)目，則進(jìn)入新建項(xiàng)目向?qū)?，填入新建?xiàng)目名稱和保 存位置，如下圖。4、點(diǎn)擊下一步，進(jìn)入Project Libraries對(duì)話框，在可用元件庫中為

3、項(xiàng)目添加元件庫5、 點(diǎn)擊下一步，進(jìn)入Design Name對(duì)話框，Library中選擇需要的元件庫，Design中可 以填寫新建項(xiàng)目名稱，也可以選擇已有元件，對(duì)其進(jìn)行修改。6、 點(diǎn)擊下一步，進(jìn)入Summary對(duì)話框，顯示前面步驟所設(shè)置的所有內(nèi)容。7、點(diǎn)擊Finish按鈕，在接下來的對(duì)話框中均確定就可以完成項(xiàng)目的新建， 并出現(xiàn)原理圖工作界面。其中：（1）標(biāo)題欄顯示文件所在路徑和文件名稱； （2）菜單欄項(xiàng)目所有相關(guān)操作的集合； 包含了文件菜單、編輯菜單、視圖菜單、元件菜單、畫線菜單、文本菜單、 模塊菜單、群組菜單、顯示菜單、仿真菜單、RF-PCB菜單、工具菜單、窗 口菜單和幫助菜單。原理圖繪制過程

4、中所需的所有相關(guān)操作都可在這些菜單 中啟動(dòng)。 （3）工具欄HDL原理圖工作平臺(tái)有很多工具欄，調(diào)用工具欄的方法也很簡(jiǎn) 單，執(zhí)行Views/Toolbar命令，彈出Customize對(duì)話框，即可調(diào)用工具欄。 （4）工作窗口包含Hierarchy View窗口、Global Navigation窗口、Console Window窗口以及原理圖設(shè)計(jì)窗口。（5）狀態(tài)欄用戶界面最下端的狀態(tài)欄顯示原理圖基本狀態(tài)設(shè)置。2、 設(shè)置Design Entry HDL在做原理圖之前，應(yīng)該做好前期的準(zhǔn)備工作，所謂“工欲善其事，必先利其器”，將準(zhǔn)備工作做好，再去做原理圖，會(huì)事半功倍。接下來，對(duì)HDL進(jìn)行基本設(shè)置。1、元件

5、庫的調(diào)用設(shè)置 設(shè)計(jì)者在進(jìn)行原理圖設(shè)計(jì)時(shí)，需要使用Cadence自帶的某些元件庫，或者自己開發(fā)新的元件庫，如何調(diào)用這些元件庫呢，步驟如下：（1） 執(zhí)行“開始/Cadence/Release 16.3/Project Manager”，再選擇產(chǎn)品類型， 而后打開新建項(xiàng)目則進(jìn)入Allegro Project Manager對(duì)話框；（2） 點(diǎn)擊Setup進(jìn)入Project Setup對(duì)話框； 在Project Setup對(duì)話框中，有Global標(biāo)簽下，設(shè)定或修改原理圖設(shè)計(jì) 所需的元件庫，設(shè)計(jì)名稱以及保存路徑。2、原理圖繪制界面的基本設(shè)置 執(zhí)行HDL原理圖繪制界面菜單欄中Tools/Options命令，

6、或者在Project Setup對(duì)話框中Tools標(biāo)簽下點(diǎn)擊Design Entry HI后的Setup進(jìn)入DesignEntry HDL Options對(duì)話框，如下圖，其中： （1）General用以設(shè)置原理圖設(shè)計(jì)的總體狀況； （2）Font用以設(shè)置原理圖中元件、網(wǎng)絡(luò)相關(guān)標(biāo)識(shí)的字體、顏色等； （3）Paths用以設(shè)置輸入路徑； （4）Graphics用以設(shè)置繪圖時(shí)畫線、畫點(diǎn)的基本情況； （5）Text用以設(shè)置原理圖中添加文本的內(nèi)容、屬性狀況； （6）Color用以設(shè)置原理圖中元件、線、點(diǎn)、背景等的初始顏色； （7）Grid用以設(shè)置柵格點(diǎn)； （8）Check用以設(shè)置電氣、走線、信號(hào)名、雜項(xiàng)和在

7、線檢查等檢查 情況； 在做原理圖的設(shè)計(jì)繪制前，以上幾項(xiàng)設(shè)置好就可以了，其它項(xiàng)目不需要改變，只要選擇默認(rèn)設(shè)置，這樣就完成了原理圖設(shè)計(jì)的基本設(shè)置了。 最后原理圖打印時(shí)，再在Plotting中設(shè)定打印頁面，如下圖。3、 HDL原理圖設(shè)計(jì)結(jié)構(gòu)原理圖有兩種設(shè)計(jì)結(jié)構(gòu)：平坦式和層次式，平坦式電路在空間結(jié)構(gòu)上看是在同一層次上的電路，知識(shí)整個(gè)電路分布在不同的頁面，頁面之間通過端口連接器連接起來；層次式電路結(jié)構(gòu)上屬于不同的空間層次。1、 平坦式電路設(shè)計(jì)平坦式電路在空間上同一層次，不同頁面之間都有端口OFFPAGE連接，雖然它們不在同一頁面，但是于再同一個(gè)電路圖的文件夾中，電學(xué)上都是相通的，其結(jié)構(gòu)框圖如下圖。Sch

8、ematic Page 1L>>Schematic Page 2<<L R>>Schematic Page 3<<R 2、 層次式電路圖設(shè)計(jì)層次式電路在空間上的不同層次，一般先在一張圖紙上用框圖形式設(shè)計(jì)總體結(jié)構(gòu)，然后再另一張圖紙上設(shè)計(jì)每個(gè)子電路框圖代表的結(jié)構(gòu)，知道最后一層電路圖不包含子電路框圖為止，其結(jié)構(gòu)框圖如下。根層電路Schematic6Schematic5 5Schematic 3Schematic 2Schematic 4Schematic 14、 HDL原理圖繪制在原理圖繪制界面基本設(shè)置完成后，下面就可以來進(jìn)行原理圖的繪制了。1、 產(chǎn)生

9、一個(gè)設(shè)計(jì)頁面執(zhí)行File/New命令，就可以新建原理圖繪制頁面了。2、 調(diào)用頁面圖框在HDL中原理圖框式作為Component來添加的，在原理圖繪制頁面，執(zhí)行Component/Add命令，可在元件庫中調(diào)用軟件自帶或者自己開發(fā)的邊框封裝。3、 元件、輸入輸出端口、電源接地等原理圖封裝的添加與編輯 原理圖頁面基本設(shè)置完成后，就可以添加元件、端口、電源等封裝了，執(zhí)行Component/Add命令，彈出Component Browser對(duì)話框。 在該對(duì)話框中，設(shè)計(jì)者尋找自己所需的元件庫以及對(duì)應(yīng)元件，執(zhí)行Add命令即可添加元件。在Edit下拉菜單中，可執(zhí)行元件的刪除、移動(dòng)、顏色變換、排列、復(fù)制等一系列

10、編輯操作。4、 元件連線（1）繪制導(dǎo)線：執(zhí)行Wire/Draw或者Wire/Route命令對(duì)元件進(jìn)行連線和自 動(dòng)走線；（2） 添加或修改導(dǎo)線網(wǎng)絡(luò)名：執(zhí)行Wire/Signal Name，填入網(wǎng)絡(luò)名稱，再 點(diǎn)擊相應(yīng)網(wǎng)絡(luò)，即可完成網(wǎng)絡(luò)命名，也可以在走線時(shí)右擊鼠標(biāo)執(zhí)行Signal Name命令來實(shí)現(xiàn)走線時(shí)定義網(wǎng)絡(luò)名；執(zhí)行Text/Change命令，再點(diǎn)擊網(wǎng)絡(luò) 名，就可對(duì)網(wǎng)絡(luò)名進(jìn)行修改；Signal Name對(duì)話框如下： （3）繪制總線：執(zhí)行Wire/Draw命令作導(dǎo)線，加入總線格式網(wǎng)絡(luò)名，如 DATA<7.0>，連線則自動(dòng)轉(zhuǎn)換成總線；（4） 總線分支線命名： 執(zhí)行Wire/Bus Nam

11、e命令，設(shè)置好總線支線名稱排列方式,然后單擊鼠 標(biāo)左鍵，再釋放鼠標(biāo)，自上而下貫通所需命名的總線支線如下圖所示，然后單擊左鍵，即可完成總線分支的自動(dòng)編號(hào)，其中鼠標(biāo)單擊開始的位 置作為高位如下圖。5、 元件屬性設(shè)置原理圖設(shè)計(jì)繪制完成后，要首先確定或修改元件的相關(guān)屬性，執(zhí)行Text/Attributes命令，再單擊所要編輯屬性的元件即可出現(xiàn)Attributes對(duì)話框，則可以進(jìn)行屬性修改。5、 原理圖檢查完成原理圖的繪制后，必須對(duì)原理圖進(jìn)行檢查，以確保原理圖能正確完整的導(dǎo)出網(wǎng)表方便PCB設(shè)計(jì)，其中原理圖的檢查包含以下幾個(gè)方面。（1） 位號(hào)、電源/地網(wǎng)絡(luò)檢查： 每個(gè)元件都需要設(shè)置位號(hào)，且位號(hào)不能重疊，可

12、以手動(dòng)添加位號(hào)，也可 以在原理圖打包時(shí)自動(dòng)產(chǎn)生位號(hào)。注意，位號(hào)的設(shè)置要與元件建庫時(shí)的字符頭一致； 電源、GND檢查比較重要，要確保這些網(wǎng)絡(luò)無錯(cuò)接，無漏接。（2） 單網(wǎng)絡(luò)檢查： 執(zhí)行Tools/Packager Utilities/Electrical Rules Check命令，在彈出的對(duì)話框中，選擇Single Node Nets檢查，點(diǎn)擊Run執(zhí)行單網(wǎng)絡(luò)檢查，可根據(jù)單網(wǎng) 絡(luò)報(bào)告來檢查修改。（3） 信號(hào)互連檢查： 單網(wǎng)絡(luò)檢查不能保證網(wǎng)絡(luò)是否連接正確，因此有必要進(jìn)行信號(hào)互連檢查，首先執(zhí)行Tools/Expend Design命令，而后執(zhí)行Tools/Global Find命令，則可在原理圖上全

13、局查找網(wǎng)絡(luò)和元件，最后再執(zhí)行Tools/Global Navigation命令，則可以逐個(gè)檢查網(wǎng)絡(luò)互連情況。（4） 其它方面檢查： 原理圖檢查除了以上的檢查，其它檢查也很重要，這主要包含總線連接檢查，匹配電阻檢查，每頁原理圖的注釋文字檢查等。6、 打包原理圖原理圖的打包工作，用以將原理圖邏輯設(shè)計(jì)輸入到物理設(shè)計(jì)，準(zhǔn)備PCB布局布線；原理圖與PCB之間的交互設(shè)計(jì)；電子規(guī)則檢查；生成BOM；生成網(wǎng)表。后續(xù)設(shè)計(jì)都以此為工作基礎(chǔ)，因此，原理圖的打包是必不可少的。1、執(zhí)行File/Export Physical命令，彈出Export Physical對(duì)話框如圖：2、選擇Package Design選項(xiàng)；3

14、、Package Option中Preserve表示保留所有以前的打包信息，Optimize表示重新打包更緊密的模塊，Repackage表示忽略以前的打包信息重新打包；4、 根據(jù)實(shí)際情況選擇Update PCB Editor Board Option、Constraint Manager Data對(duì)話框等內(nèi)容；5、 點(diǎn)擊OK命令，即可完成打包，打包過程中有時(shí)會(huì)遇到錯(cuò)誤，出現(xiàn)下圖。經(jīng)常出現(xiàn)的錯(cuò)誤，在于元件屬性錯(cuò)誤，執(zhí)行Text/Attributes命令，對(duì)元件屬性進(jìn)行編輯，使原理圖正確打包。7、 創(chuàng)建平面元件在繪制原理圖時(shí)，需要用到許多元件，雖然Cadence 16.3中具有豐富的元件庫，但是這

15、并不能滿足設(shè)計(jì)者的需求，設(shè)計(jì)者往往需要?jiǎng)?chuàng)建自己的元件庫，創(chuàng)建自己的元件平面元件。Cadence提供了專用的原理圖庫管理工具Library Explorer，可以進(jìn)行元件庫管理以及元件的編輯。1、 進(jìn)入Library Explorer界面，創(chuàng)建新庫（1） 執(zhí)行“開始/Cadence/Release 16.3/Library Explorer”，并選擇Allegro PCB Librarian XL(PCB Librarian Expert)產(chǎn)品，進(jìn)入Library Explorer界面，如下圖。（2） 在Library Explorer界面，執(zhí)行File/New/Build Library命令，

16、即可創(chuàng)建新的元件庫，如下圖新建元件庫0410。（3） 右擊新建元件庫，即可出現(xiàn)以上命令，執(zhí)行New Part命令即可在該元件庫內(nèi)創(chuàng)建新元件，如下圖。（4） 在新建元件上右擊，執(zhí)行Part Developer命令，進(jìn)入元件信息編輯界面如圖。（5） 在Part Developer編輯器中，右擊Package，執(zhí)行New命令，創(chuàng)建元件封裝，如下圖，創(chuàng)建元件0410封裝。封裝編輯器中，有三個(gè)標(biāo)簽，其中General選項(xiàng)卡中：Logical&Physical Parts對(duì)元件封裝邏輯部分和物理部分，右擊Physical Parts（Pack Types）執(zhí)行New命令，出現(xiàn)Add Physica

17、l Part對(duì)話框，輸入新建元件物理封裝類型。輸入類型點(diǎn)擊OK則完成封裝的創(chuàng)建。Additional Properties選擇項(xiàng)卡中，對(duì)封裝進(jìn)行屬性編輯。（6） 在選項(xiàng)卡Associated Footprints下Jedec Type上選擇相應(yīng)的引腳圖，用以指定新建元件的引腳圖。（7） 在封裝編輯界面選擇Package Pin選項(xiàng)卡，用以創(chuàng)建元件引腳。執(zhí)行Pins/Add命令，彈出Add Pin對(duì)話框，來創(chuàng)建邏輯引腳。（8） 執(zhí)行Footprint/Extract From Footprint命令，釋放之前Jedec Type中指定的引腳圖。（9） 先選擇邏輯引腳，再選擇封裝引腳，然后點(diǎn)擊Map命令，完成映射；或者直接在“S1”列上直接填入封裝引腳號(hào)。zai（10） 在Global Pin